JPH02230340A - エラー情報ロギングシステム - Google Patents
エラー情報ロギングシステムInfo
- Publication number
- JPH02230340A JPH02230340A JP1050625A JP5062589A JPH02230340A JP H02230340 A JPH02230340 A JP H02230340A JP 1050625 A JP1050625 A JP 1050625A JP 5062589 A JP5062589 A JP 5062589A JP H02230340 A JPH02230340 A JP H02230340A
- Authority
- JP
- Japan
- Prior art keywords
- error
- control circuit
- logging
- cpu
- error information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
反度欠１
本発明はエラー情報ロギングシステムに関し、特に情報
処理装置のエラー情報ロギング方式に関する． 従』」１癒 従来、情報処理装置のエラーロギングは、ＣＰＵ（中央
処理装置）がメモリ制御回路やＩ／Ｏ（入出力）制御回
路をアクセスしてエラーが存在することを認識したとき
に、そのエラーステータスを引取ってディスク装置やフ
ロッピディスク装置などの記憶媒体に記録することによ
り実現されていた． 一ｍにエラーが発生すると、ＣＰＵはそのエラーの内容
をログファイルに記録した後に再試行（リトライ）を行
うが、上述のようなエラー情報ロギング方式では、ＣＰ
Ｕがいったんエラーステータスを引取った後に、ディス
ク装置やフロツビディスク装置などからの制御プログラ
ムが実行されて、そのエラーステータスをそれら記憶媒
体に記録するようになっているため、記憶媒体に記録す
るためのシーク時間や回転待ち時間などを必要とし、Ｃ
ＰＵの処理速度が低下するという欠点がある． また、エラーコレクション機構を有するメモリ制御回路
においてコレクタブルエラーが発生した場合には再試行
を必要としないが、そのコレクタブルエラー発波のログ
ファイルへの記録は必要であり、その場合にはログファ
イルへの記録を行わない場合に比べて著しく性能が低下
してしまう．九匪五亘菫 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、エラーロギングにともなうＣＰＬＪの処
理速度の低下を防止することができるエラー情報ロギン
グシステムの提供を目的とする． 及涯Ｖ口ｉ感 本発明によるエラー情報ロギングシステムは、エラーの
発生を通知するエラー通知手段を夫々有するメモリ制御
回路および入出力制御回路と、前記メモリ制御回路およ
び入出力制御回路各々のエラー通知手段からのエラー通
知信号に応答して、前記メモリ制御回路および入出力制
御回路から中央処理装置へのエラー情報を格納する記憶
手段とを含むことを特徴とする． Ｋ崖ヱ 次に、本発明の一実施例について図面を参照して説明す
る． 第１図は本発明の一実施例の構成を示すブロック図であ
る．図において、ＣＰＵＩは端子ＩＡを介してインタフ
ェースバス１００に接続されている．メインメモリ制御
部（ＭＭＣ）２は端子２Ａを介してインタフェースバス
１００に接続され、端子２Ｂを介してインタフェース信
号線１０１に接続されている．尚、メインメモリ制御部
２の端子２Ｂには図示せぬエラー通知回路が接続されて
いる．Ｉ／Ｏ制御部（ＩＯＣ）３は端子３Ａを介してイ
ンタフェースバス１００に接続され、端子３Ｂを介して
インタフェース信号線１０１に接続されている．尚、Ｉ
／Ｏ制御部３の端子３Ｂは図示せぬエラー通知回路に接
続されている． ロギング回路（ＬＯＧ＞４はロギングのためのメモリで
あり、端子４Ａを介してインタフェースバス１００に接
続され、端子４Ｂを介してインタフェース信号線１０１
に接続されている．よって、ロギング回路４にはメイン
メモリ制御部２および■／０制御部３各々のエラー通知
回路からインタフエース信号線１０１を介してエラー信
号が伝達される． ＣＰＵＩがインタフェースバス１００を介してメインメ
モリ制御部２をアクセスすると、メインメモリ制御部２
ではメモリリードまたはメモリライトが実行される． メインメモリ制御部２でメモリリードが実行されるとき
には、このメモリリードの実行により図示せぬメインメ
モリから読出されたデータのＥＣＣがチェックされる．
このチェックによりコレクタブルエラーまたはアンコレ
クタブルエラーの発生が検出されると、エラー通知回路
が端子２Ｂをアクティブにし、その結果インタフェース
信号線１０１がアクティブとなる． ロギング回路４では端子４Ｂを介して常にインタフェー
ス信号線１０１を監視しており、インタフェース信号線
１０１がアクティブになると、インタフェースバス１０
Ｇの状態を端子４Ａを介して内部のメモリ（図示せず）
に記録する．すなわち、メインメモリ制御部２でエラー
が検出されると、ロギング回路４はインタフェースバス
１００を介してエラーが発生した状態をメモリに記録す
る．また、ＣＰＵＩがインタフェースバス１００を介し
てＩ／Ｏ制御部３をアクセスすると、Ｉ／Ｏ制御部３で
はＩ／Ｏ制御が実行され、終了ステータスが保持される
．この終了ステータスはＩ／Ｏ制御部３の端子３Ａから
インタフェースバス１００を介してＣＰＵＩに送出され
る． このとき、Ｉ／Ｏ制御部３ではＩ／Ｏ制御が異常終了と
なると、エラー通知回路が端子３Ｂをアクティブにし、
その結果インタフェース信号線１０１がアクティブとな
る． ロギング回路４ではインタフェース信号線１０１がアク
ティブになると、インタフェースバス１００の状態を端
子４Ａを介して内部のメモリに記録する．すなわち、Ｉ
／Ｏ制御部３でエラーが検出されると、ロギング回路４
はインタフェースバス１００を介してエラーが発生した
ときの終了ステータスをメモリに記録する． ここで、ロギング回路４のメモリは不揮発性メモリでも
揮発性メモリでもよい．しかしながら、不揮発性メモリ
の場合には装置の電源がオフとなった後も記録されたデ
ータを保持することができるが、揮発性メモリの場合に
は装置の電源がオフとなったときに記録されたデータが
消えてしまうなめ、記録されたデータを電源がオフとな
る前に外部記憶装置（図示せず）に転送する必要がある
．次に、たとえばＩ／Ｏ制御部３がディスクコントロー
ラの場合について説明する． ＣＰＵＩがディスクコントローラにシリンダ、ヘッド、
セクタ番号、セクタ数をセツして読取り命令を出力する
と、ディスクコントローラは図示せぬディスク装置をア
クセスして該読取り命令を終了する． このとき、一般的にディスクコントローラからＣＰＵＩ
に割込み信号が送出され、ｃｐｕｔはインタフェースバ
ス１００を介してディスクコントローラの終了ステータ
スを読出す． この終了ステータスには正常終了か異常終了かを示すビ
ットが付加されており、異常終了のときには該ビットが
オンとなって、ディスクコントローラのエラー通知回路
によりインタフェース信号線１０１がアクティブにされ
る． よって、ロギング回路４ではインタフェースバス１００
上の終了ステータスが端子４Ａを介して内部のメモリに
記録される， また、ＣＰＵ１は終了ステータスの該ビットによりディ
スクコントローラにおいて異常終了となったことを知る
と、引続きディスクコントローラに対してパラメータの
読取りを行う． このとき、ディスクコントローラがパラメータをインタ
フェースバス１００上に送出すると同時に、エラー通知
回路によりインタフェース信号線１０１がアクティブに
される． このパラメータはエラーの詳細ステータスや、エラー発
生のシリンダ、ヘッド、セクタ番号などであり、インタ
フェース信号線１０１がアクティブとなることにより、
これら一連の情報がロギング回路４内部のメモリに記録
される． このように、メインメモリ制御部２やＩ／Ｏ制御部３が
エラー情報をインタフェースバス１（ｔｏに出力するの
と同時に、各々のエラー通知回路によりインタフェース
信号線１０１をアクティブとし、このインタフェース信
号線１０１がアクティブとなることにより、インタフェ
ースバス１００上のエラー情報をロギング回路４内部一
のメモリに記録するようにすることよって、コレクタブ
ルエラーやアンコレクタブルエラー、およびＩ／Ｏ制御
の興常ステータスなどをＣＰＵＩの介在なしにロギング
することが可能となる．よって、エラー情報のロギング
にともなうｃｐｕｔの処理速度の低下を防止することが
できる． 九匪立夏】 以上説明したように本発明によれば、メモリ制御回路お
よび入出力制御回路にエラーの発生を通知するエラー通
知手段を夫々設け、該エラー通知手段からのエラー通知
信号に応答して、メモリ制御回路および入出力制御回路
からＣＰＵへのエラー情報を格納するようにすることに
よって、エラーロギングにともなうＣＰＵの処理速度の
低下を防止することができるという効果がある．
処理装置のエラー情報ロギング方式に関する． 従』」１癒 従来、情報処理装置のエラーロギングは、ＣＰＵ（中央
処理装置）がメモリ制御回路やＩ／Ｏ（入出力）制御回
路をアクセスしてエラーが存在することを認識したとき
に、そのエラーステータスを引取ってディスク装置やフ
ロッピディスク装置などの記憶媒体に記録することによ
り実現されていた． 一ｍにエラーが発生すると、ＣＰＵはそのエラーの内容
をログファイルに記録した後に再試行（リトライ）を行
うが、上述のようなエラー情報ロギング方式では、ＣＰ
Ｕがいったんエラーステータスを引取った後に、ディス
ク装置やフロツビディスク装置などからの制御プログラ
ムが実行されて、そのエラーステータスをそれら記憶媒
体に記録するようになっているため、記憶媒体に記録す
るためのシーク時間や回転待ち時間などを必要とし、Ｃ
ＰＵの処理速度が低下するという欠点がある． また、エラーコレクション機構を有するメモリ制御回路
においてコレクタブルエラーが発生した場合には再試行
を必要としないが、そのコレクタブルエラー発波のログ
ファイルへの記録は必要であり、その場合にはログファ
イルへの記録を行わない場合に比べて著しく性能が低下
してしまう．九匪五亘菫 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、エラーロギングにともなうＣＰＬＪの処
理速度の低下を防止することができるエラー情報ロギン
グシステムの提供を目的とする． 及涯Ｖ口ｉ感 本発明によるエラー情報ロギングシステムは、エラーの
発生を通知するエラー通知手段を夫々有するメモリ制御
回路および入出力制御回路と、前記メモリ制御回路およ
び入出力制御回路各々のエラー通知手段からのエラー通
知信号に応答して、前記メモリ制御回路および入出力制
御回路から中央処理装置へのエラー情報を格納する記憶
手段とを含むことを特徴とする． Ｋ崖ヱ 次に、本発明の一実施例について図面を参照して説明す
る． 第１図は本発明の一実施例の構成を示すブロック図であ
る．図において、ＣＰＵＩは端子ＩＡを介してインタフ
ェースバス１００に接続されている．メインメモリ制御
部（ＭＭＣ）２は端子２Ａを介してインタフェースバス
１００に接続され、端子２Ｂを介してインタフェース信
号線１０１に接続されている．尚、メインメモリ制御部
２の端子２Ｂには図示せぬエラー通知回路が接続されて
いる．Ｉ／Ｏ制御部（ＩＯＣ）３は端子３Ａを介してイ
ンタフェースバス１００に接続され、端子３Ｂを介して
インタフェース信号線１０１に接続されている．尚、Ｉ
／Ｏ制御部３の端子３Ｂは図示せぬエラー通知回路に接
続されている． ロギング回路（ＬＯＧ＞４はロギングのためのメモリで
あり、端子４Ａを介してインタフェースバス１００に接
続され、端子４Ｂを介してインタフェース信号線１０１
に接続されている．よって、ロギング回路４にはメイン
メモリ制御部２および■／０制御部３各々のエラー通知
回路からインタフエース信号線１０１を介してエラー信
号が伝達される． ＣＰＵＩがインタフェースバス１００を介してメインメ
モリ制御部２をアクセスすると、メインメモリ制御部２
ではメモリリードまたはメモリライトが実行される． メインメモリ制御部２でメモリリードが実行されるとき
には、このメモリリードの実行により図示せぬメインメ
モリから読出されたデータのＥＣＣがチェックされる．
このチェックによりコレクタブルエラーまたはアンコレ
クタブルエラーの発生が検出されると、エラー通知回路
が端子２Ｂをアクティブにし、その結果インタフェース
信号線１０１がアクティブとなる． ロギング回路４では端子４Ｂを介して常にインタフェー
ス信号線１０１を監視しており、インタフェース信号線
１０１がアクティブになると、インタフェースバス１０
Ｇの状態を端子４Ａを介して内部のメモリ（図示せず）
に記録する．すなわち、メインメモリ制御部２でエラー
が検出されると、ロギング回路４はインタフェースバス
１００を介してエラーが発生した状態をメモリに記録す
る．また、ＣＰＵＩがインタフェースバス１００を介し
てＩ／Ｏ制御部３をアクセスすると、Ｉ／Ｏ制御部３で
はＩ／Ｏ制御が実行され、終了ステータスが保持される
．この終了ステータスはＩ／Ｏ制御部３の端子３Ａから
インタフェースバス１００を介してＣＰＵＩに送出され
る． このとき、Ｉ／Ｏ制御部３ではＩ／Ｏ制御が異常終了と
なると、エラー通知回路が端子３Ｂをアクティブにし、
その結果インタフェース信号線１０１がアクティブとな
る． ロギング回路４ではインタフェース信号線１０１がアク
ティブになると、インタフェースバス１００の状態を端
子４Ａを介して内部のメモリに記録する．すなわち、Ｉ
／Ｏ制御部３でエラーが検出されると、ロギング回路４
はインタフェースバス１００を介してエラーが発生した
ときの終了ステータスをメモリに記録する． ここで、ロギング回路４のメモリは不揮発性メモリでも
揮発性メモリでもよい．しかしながら、不揮発性メモリ
の場合には装置の電源がオフとなった後も記録されたデ
ータを保持することができるが、揮発性メモリの場合に
は装置の電源がオフとなったときに記録されたデータが
消えてしまうなめ、記録されたデータを電源がオフとな
る前に外部記憶装置（図示せず）に転送する必要がある
．次に、たとえばＩ／Ｏ制御部３がディスクコントロー
ラの場合について説明する． ＣＰＵＩがディスクコントローラにシリンダ、ヘッド、
セクタ番号、セクタ数をセツして読取り命令を出力する
と、ディスクコントローラは図示せぬディスク装置をア
クセスして該読取り命令を終了する． このとき、一般的にディスクコントローラからＣＰＵＩ
に割込み信号が送出され、ｃｐｕｔはインタフェースバ
ス１００を介してディスクコントローラの終了ステータ
スを読出す． この終了ステータスには正常終了か異常終了かを示すビ
ットが付加されており、異常終了のときには該ビットが
オンとなって、ディスクコントローラのエラー通知回路
によりインタフェース信号線１０１がアクティブにされ
る． よって、ロギング回路４ではインタフェースバス１００
上の終了ステータスが端子４Ａを介して内部のメモリに
記録される， また、ＣＰＵ１は終了ステータスの該ビットによりディ
スクコントローラにおいて異常終了となったことを知る
と、引続きディスクコントローラに対してパラメータの
読取りを行う． このとき、ディスクコントローラがパラメータをインタ
フェースバス１００上に送出すると同時に、エラー通知
回路によりインタフェース信号線１０１がアクティブに
される． このパラメータはエラーの詳細ステータスや、エラー発
生のシリンダ、ヘッド、セクタ番号などであり、インタ
フェース信号線１０１がアクティブとなることにより、
これら一連の情報がロギング回路４内部のメモリに記録
される． このように、メインメモリ制御部２やＩ／Ｏ制御部３が
エラー情報をインタフェースバス１（ｔｏに出力するの
と同時に、各々のエラー通知回路によりインタフェース
信号線１０１をアクティブとし、このインタフェース信
号線１０１がアクティブとなることにより、インタフェ
ースバス１００上のエラー情報をロギング回路４内部一
のメモリに記録するようにすることよって、コレクタブ
ルエラーやアンコレクタブルエラー、およびＩ／Ｏ制御
の興常ステータスなどをＣＰＵＩの介在なしにロギング
することが可能となる．よって、エラー情報のロギング
にともなうｃｐｕｔの処理速度の低下を防止することが
できる． 九匪立夏】 以上説明したように本発明によれば、メモリ制御回路お
よび入出力制御回路にエラーの発生を通知するエラー通
知手段を夫々設け、該エラー通知手段からのエラー通知
信号に応答して、メモリ制御回路および入出力制御回路
からＣＰＵへのエラー情報を格納するようにすることに
よって、エラーロギングにともなうＣＰＵの処理速度の
低下を防止することができるという効果がある．
第１図は本発明の一実施例の構成を示すブロック図であ
る． 主要部分の符号の説明 １・・・・・・ＣＰＵ ２・・・・・・メインメモリ制御部 ３・・・・・・Ｉ／Ｏ制御部 ４・・・・・・ロギング回路
る． 主要部分の符号の説明 １・・・・・・ＣＰＵ ２・・・・・・メインメモリ制御部 ３・・・・・・Ｉ／Ｏ制御部 ４・・・・・・ロギング回路
Claims (1)
- （１）エラーの発生を通知するエラー通知手段を夫々有
するメモリ制御回路および入出力制御回路と、前記メモ
リ制御回路および入出力制御回路各々のエラー通知手段
からのエラー通知信号に応答して、前記メモリ制御回路
および入出力制御回路から中央処理装置へのエラー情報
を格納する記憶手段とを含むことを特徴とするエラー情
報ロギングシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050625A JPH02230340A (ja) | 1989-03-02 | 1989-03-02 | エラー情報ロギングシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050625A JPH02230340A (ja) | 1989-03-02 | 1989-03-02 | エラー情報ロギングシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230340A true JPH02230340A (ja) | 1990-09-12 |
Family
ID=12864164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050625A Pending JPH02230340A (ja) | 1989-03-02 | 1989-03-02 | エラー情報ロギングシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232538A (ja) * | 1990-12-27 | 1992-08-20 | Fujitsu Ltd | エラー情報の伝送方式 |
-
1989
- 1989-03-02 JP JP1050625A patent/JPH02230340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232538A (ja) * | 1990-12-27 | 1992-08-20 | Fujitsu Ltd | エラー情報の伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125459A (en) | Information storing method, information storing unit, and disk drive | |
| JPH0335313A (ja) | データ転送方式 | |
| JP2009187049A (ja) | 装置 | |
| JP2001092600A (ja) | 大容量記憶装置を持つコンピュータシステムおよびその動作方法 | |
| JPH02230340A (ja) | エラー情報ロギングシステム | |
| JPH07182250A (ja) | 磁気ディスクの自動交代処理方式 | |
| US6684344B1 (en) | Control unit of external storage, method for substituting defective block, and storage medium wherein control program for substituting defective block has been stored | |
| JP2003228925A (ja) | 磁気ディスク装置の書き込みデータ保証方法 | |
| JP3341745B2 (ja) | 電子ディスク装置の書き込み／読み出し制御方法及びその装置 | |
| JP3457602B2 (ja) | ディスク装置 | |
| JP3335969B2 (ja) | 磁気ディスク装置 | |
| JP2544536B2 (ja) | メモリ内のデ―タ有無判定方法 | |
| JP2000293963A (ja) | 磁気ディスク装置及びそのリトライ処理方法 | |
| JPH0325807B2 (ja) | ||
| JPS61125651A (ja) | エラ−報告処理方式 | |
| JPS6217877Y2 (ja) | ||
| JP2972365B2 (ja) | 磁気テープ記憶装置のアクセス管理方式 | |
| JPH0634300B2 (ja) | 磁気デイスク装置 | |
| JPS6113259B2 (ja) | ||
| JPH0230060B2 (ja) | ||
| JP2000172449A (ja) | ディスク装置 | |
| JPH0313669B2 (ja) | ||
| JPH0528667A (ja) | 磁気デイスク制御部 | |
| JPH04101254A (ja) | 交替メモリ設定方式 | |
| JPS6079424A (ja) | 固定磁気記録装置制御装置 |