JPH04338831A - ファジー推論装置 - Google Patents

ファジー推論装置

Info

Publication number
JPH04338831A
JPH04338831A JP14104091A JP14104091A JPH04338831A JP H04338831 A JPH04338831 A JP H04338831A JP 14104091 A JP14104091 A JP 14104091A JP 14104091 A JP14104091 A JP 14104091A JP H04338831 A JPH04338831 A JP H04338831A
Authority
JP
Japan
Prior art keywords
fuzzy inference
data
fuzzy
inference device
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14104091A
Other languages
English (en)
Inventor
Kenji Matsui
松井 健次
Hiroyuki Sumi
角 弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP14104091A priority Critical patent/JPH04338831A/ja
Publication of JPH04338831A publication Critical patent/JPH04338831A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はファジー推論器を用いて
ファジー演算を実行するようにしたファジー推論装置に
関するものである。
【0002】
【従来の技術】従来ファジー推論器を内蔵したファジー
センサコントローラ等では例えば図5に示すように、複
数のセンサのオンオフ入力やアナログ入力を与えるセン
サからの信号が入力インターフェース(I/F)2を介
して信号処理部3に与えられる。信号処理部3はマイク
ロコンピュータによって実現されており、その内部には
内部メモリ3aが設けられる。信号処理部3にはプログ
ラムモード及び動作モードを設定する動作モード設定部
4が接続されている。又通信インターフェース5を介し
て上位のコンピュータ6、例えばパーソナルコンピュー
タが接続される。信号処理部3には外部メモリとしてメ
ンバーシップ関数やファジールール等を記憶するための
プログラムメモリ7が接続されており、このメモリのデ
ータに基づいてファジー推論を行うためのファジー推論
器8が接続される。ファジー推論器8内にはメンバーシ
ップ関数やファジールール(以下これらを知識データと
いう)を記憶するためのメモリ8aが保持されている。 ファジー推論器8は知識データとファジールールに従っ
てファジー推論を実行するためのデジタルファジー素子
である。又信号処理部3には出力インターフェース9を
介してオンオフ制御出力やアナログ制御出力が出力され
る。
【0003】このような従来のファジーセンサコントロ
ーラにおいては、プログラムモードで上位コンピュータ
6から前件部及び後件部のメンバーシップ関数のデータ
とファジールールが与えられる。信号処理部3はこのデ
ータを一旦プログラムメモリ7に書込んでプログラムモ
ードを終える。そして動作モードとなればプログラムメ
モリ7に保持されているメンバーシップ関数及びファジ
ールールのデータをファジー推論器8のメモリ8aに転
送した後、入力インターフェース2を介して得られるセ
ンサからの入力データを読込み、そのデータに基づいて
ファジー推論を行って制御信号を出力インターフェース
9より出力している。
【0004】
【発明が解決しようとする課題】しかるにこのようなフ
ァジー推論装置においては、センサからの入力により推
定対象の特徴量を抽出し、これに基づいて人間の経験や
ノウハウをルール化したファジールールによってファジ
ー推論を行っている。そしてファジー推論の結果を出力
し、所望の結果を達成するような制御が行われる。この
ようなファジー推論ではメンバーシップ関数で扱われる
ように境界が曖昧な値をとることが通常であり、このよ
うな入力に基づいて推論された結果も正しい値であると
容易に判別できないことが多い。そのため種々のセンサ
入力に対して推論精度を上げるためファジールールを微
調整する、いわゆるルールのチューニング作業が必要と
なる。又ファジールールのチューニングに際して全ての
入力条件を作成し検証することが難しく、多大な時間と
労力を伴うという欠点があった。
【0005】本発明はこのような従来のファジー推論装
置の問題点に鑑みてなされたものであって、ファジー推
論毎にファジー推論器に入力する特徴データと推論結果
とを保持しておくことによってルールのチューニング作
業を効率よく行えるようにすることを技術的課題とする
【0006】
【課題を解決するための手段】本発明は入力に応じたフ
ァジー推論を行い推論結果を出力するファジー推論装置
であって、メンバーシップ関数及びファジールールを記
憶するプログラムメモリと、動作開始時にプログラムメ
モリのメンバーシップ関数及びファジールールが転送さ
れ、与えられた特徴データに基づいてファジー推論を行
うファジー推論器と、入力信号を特徴データとしてファ
ジー推論器に転送する特徴データ転送手段と、特徴デー
タ転送手段により転送された特徴データ及びファジー推
論器より得られる推論結果を順次保持するデータログ手
段と、データログ手段に保持されたログデータを転送す
るログデータ転送手段と、を具備することを特徴とする
ものである。
【0007】
【作用】このような特徴を有する本発明によれば、ファ
ジー推論の開始前にあらかじめプログラムメモリのメン
バーシップ関数とファジールールをファジー推論器に転
送している。そして特徴データをファジー推論器に転送
すると共に、ファジー推論器より得られる推論結果を特
徴データと共にデータログ手段に記憶する。こうして推
論を繰り返して保持した特徴データとその推論結果とを
、ログデータ転送手段によって外部に転送するようにし
ている。
【0008】
【実施例】図1は本発明の一実施例によるファジー推論
装置11の全体構成を示すブロック図であり、前述した
従来例と同一部分は同一符号を付して詳細な説明を省略
する。本実施例においてもオンオフ型のセンサやアナロ
グセンサからの入力が入力部である入力インターフェー
ス2を介して信号処理部12に与えられる。信号処理部
12はマイクロコンピュータによって実現されており、
内部メモリ13に加えて上位コンピュータより得られた
ファジー推論の知識データをプログラムメモリに書込む
と共に、入力インターフェース2からの所定周期毎の信
号を特徴データとしてファジー推論器に転送する特徴デ
ータ転送手段14,特徴データとファジー推論結果を保
持するデータログ手段15、及びそのデータを転送する
ログデータ転送手段16が設けられる。その他の構成は
前述した従来例と同様であり、信号処理部12にはファ
ジー推論器8が接続され、又出力インターフェース9を
介してオンオフ信号又はアナログ制御信号を外部に出力
している。又信号処理部12には動作モードを設定する
動作モード設定部4及び知識データを保持するプログラ
ムメモリ7が接続されている。
【0009】次に図2は信号処理部12内のマイクロコ
ンピュータ、及びプログラムメモリのメモリマップを示
す図である。図2(a)において内部RAM13a及び
内部ROM13bは内部メモリ13を構成しており、外
部RAMはプログラムメモリ7を構成している。そして
内部RAMの一部には図示のようにログデータ記憶エリ
ア,ライトデータバッファ,スタックエリアの領域とな
っている。図2(b)はこの内部RAM13aのログデ
ータ記憶エリア内の保持データを詳細に示す図であり、
特徴データとしてファジー推論器に入力される入力デー
タ及びファジー推論器からの出力データが夫々保持され
る領域が設けられている。
【0010】次に本実施例の動作について図3,4のフ
ローチャートを用いて説明する。動作を開始するとまず
図3のステップ21において初期化処理を行い、ステッ
プ22に進んでプログラムモードかどうかをチェックす
る。 動作モード設定部4よりプログラムモードが設定されて
いる場合には、ステップ23において上位コンピュータ
6よりプログラムの書込コマンドを待受ける。プログラ
ムの書込コマンドが得られればステップ24に進んで通
信エラーの有無をチェックし、書込コマンドに続けて与
えられたファジー推論の前件部のメンバーシップ関数(
MSF)及び後件部のメンバーシップ関数データと、フ
ァジールールデータをプログラムメモリ7に書込む。こ
うしてステップ26においてレスポンスを生成してステ
ップ22に戻る。又ステップ24において通信エラーが
あれば通信エラー処理を行って(ステップ27) 処理
を終える。
【0011】こうしてプログラムモードにおいてプログ
ラムメモリ7に知識データが書込まれた後、動作モード
設定部4によって動作モードをランモードとすればステ
ップ22より図4のステップ31に進んで、モードの変
更を終えた直後かどうかをチェックする。モード変更直
後であれば、ステップ32においてプログラムメモリ7
に保持されている知識データ、即ちメンバーシップ関数
とファジールールデータをファジー推論器8に転送する
。そしてステップ33に進んでセンサからの入力を読込
む。センサ入力の読込みが完了すれば、ルーチン34に
進んで読込まれたセンサ入力から特徴データの演算・生
成を行う。 そしてステップ35に進み特徴データをファジー推論器
8に転送する。そして推論起動処理を行い(ステップ3
6) 、ステップ37に進んで推論の完了を待受ける。 ファジー推論が完了すれば、ステップ37からステップ
38に進んで制御信号を出力インターフェース9より出
力する。そしてステップ39に進んで入出力データのロ
ギング処理を行う。これはファジー推論器8に転送され
た複数の特徴データを入力データとし、ファジー推論器
8から得られる推論結果を出力データとして図2(a)
,(b)に示すように信号処理部12の内部メモリ13
に記憶することによって行う。そしてステップ40に進
んで上位コンピュータ6からの受信があり、それが完了
しているかどうかをチェックする。完了していなければ
ステップ22に戻って同様の処理を繰り返し、完了して
いる場合にはステップ41に進んでそのコマンドを解析
する。そしてリードコマンドであればステップ42より
43に進んで内部メモリ13内のロギングデータを整理
するリードデータ処理を行い、ステップ44に進んでそ
のデータの送信処理を行う。
【0012】ここで信号処理部12はステップ33〜3
5においてセンサからの入力を読込んで特徴データを生
成してファジー推論器に転送する特徴データ転送手段1
4の機能を達成しており、ステップ41〜44において
メモリに保持されているロギングデータを上位コンピュ
ータに送出するログデータ転送手段16の機能を達成し
ている。 又信号処理部12のステップ39は内部メモリ13と共
に、ファジー推論器の入出力する入出力データを保持す
るデータログ手段15の機能を達成している。
【0013】
【発明の効果】以上詳細に説明したように本発明によれ
ば、ファジー推論毎にファジー推論器に与えられる入力
データと推論結果の出力データとを保持しておき、外部
からのコマンドに応じてそのデータを転送するようにし
ている。従って長期間にわたってファジー推論器の入出
力データを蓄積することができ、ファジールールの調整
やチューニング作業を効率化することができるという効
果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施例によるファジー推論装置の構
成を示すブロック図である。
【図2】本実施例のメモリを示すメモリマップである。
【図3】本実施例の動作を示すフローチャート(その1
)である。
【図4】本実施例の動作を示すフローチャート(その2
)である。
【図5】従来のファジー推論装置の構成を示すフローチ
ャートである。
【符号の説明】
11  ファジー推論装置 2  入力インターフェース 4  動作モード設定部 5  通信インターフェース 7  プログラムメモリ 8  ファジー推論器 8a  メモリ 9  出力インターフェース 12  信号処理部 13  内部メモリ 14  特徴データ転送手段 15  データログ手段 16  ログデータ転送手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  入力に応じたファジー推論を行い推論
    結果を出力するファジー推論装置であって、メンバーシ
    ップ関数及びファジールールを記憶するプログラムメモ
    リと、動作開始時に前記プログラムメモリのメンバーシ
    ップ関数及びファジールールが転送され、与えられた特
    徴データに基づいてファジー推論を行うファジー推論器
    と、入力信号を特徴データとして前記ファジー推論器に
    転送する特徴データ転送手段と、前記特徴データ転送手
    段により転送された特徴データ及び前記ファジー推論器
    より得られる推論結果を順次保持するデータログ手段と
    、前記データログ手段に保持されたログデータを転送す
    るログデータ転送手段と、を具備することを特徴とする
    ファジー推論装置。
JP14104091A 1991-05-15 1991-05-15 ファジー推論装置 Pending JPH04338831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14104091A JPH04338831A (ja) 1991-05-15 1991-05-15 ファジー推論装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14104091A JPH04338831A (ja) 1991-05-15 1991-05-15 ファジー推論装置

Publications (1)

Publication Number Publication Date
JPH04338831A true JPH04338831A (ja) 1992-11-26

Family

ID=15282846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14104091A Pending JPH04338831A (ja) 1991-05-15 1991-05-15 ファジー推論装置

Country Status (1)

Country Link
JP (1) JPH04338831A (ja)

Similar Documents

Publication Publication Date Title
US20060155960A1 (en) Programmable controller
JPH04338831A (ja) ファジー推論装置
JPH11512205A (ja) プログラム記憶式制御装置に対する命令から成るユーザープログラムを発生かつ記憶するための方法およびプログラム記憶式制御装置の作動方法
JPH04338833A (ja) ファジー推論装置
JP2880330B2 (ja) プログラマブルコントローラのプログラミング装置
JPH04338834A (ja) ファジー推論装置
JPH0568718B2 (ja)
JPH034921B2 (ja)
JP2961754B2 (ja) 情報処理装置の並列処理装置
JP2527281Y2 (ja) Promプログラマ制御装置
KR0157456B1 (ko) 로보트 제어기에서 사용자 정의 처리 함수의 실행방법
JPH04338830A (ja) ファジーセンサコントローラ
JP2850567B2 (ja) 位置決め制御方法
JP2850568B2 (ja) 位置決め運転方法
JPS63170703A (ja) ロ−ダコマンド処理装置
JP2978008B2 (ja) メモリ管理方式
JP3367736B2 (ja) プログラマブルコントローラ
JPH05290589A (ja) 半導体集積回路
JPH04344937A (ja) ファジー推論装置
JPH03246602A (ja) プログラマブルコントローラ
JPH04338832A (ja) ファジー推論装置
JPS61151746A (ja) デ−タエラ−の処理方法
JPS62200945A (ja) 通信制御方式
JPS6248842B2 (ja)
JPH0439683B2 (ja)