JPH04336827A - 伝送用トランシーバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、図２に示すよ
うな幹線側伝送路と支線側伝送路と伝送用トランシーバ
２０１〜２０４と伝送端末局２０５〜２０８によって構
成されるバス型式のシリアルデータ伝送路を用いた通信
システムにおいて、幹線側伝送路と支線側伝送路との間
で信号を授受するための制御を担う伝送用トランシーバ
に関する。

【０００２】

【従来の技術】通信システムには、例えば、Ｅｔｈｅｒ
ｎｅｔと呼ばれるネットワークがある。図３はこのＥｔ
ｈｅｒｎｅｔに用いられる伝送用トランシーバの概略回
路構成図である。同図を参照して、他局から送信された
信号列は幹線側伝送路を介して差動レシーバ３０３によ
って受信され、その受信信号は差動ドライバ３０４を介
して支線側伝送路２へ伝達される。

【０００３】一方、自局が送信する信号列は支線側伝送
路１より差動レシーバ３０２と差動ドライバ３０１を介
して幹線側伝送路に出力され、他局へと伝送される。と
ころで、前述の如く伝送路を構成した場合、支線側伝送
路として用いるケーブルの芯線は回線において扱われる
局毎に２本ずつ必要であり、設置コストや材料コストな
どの費用が嵩み経済的ではないといった問題がある。こ
の問題を解決するために、図４に示すように支線側を一
つにまとめてしまう構成が考えられるが、このように構
成すると、幹線側伝送路を通過する信号列〔Ａ〕と、一
旦トランシーバの内部を通り幹線側伝送路にループバッ
クする信号列〔ａ〕との間に前記トランシーバによる時
間遅延が生じ、遅延した信号と遅延していない信号とが
重複する結果、伝送エラーなどの不都合を引き起こす要
因につながるおそれがある。

【０００４】

【発明が解決しようとする課題】本発明は、前記従来の
問題点を考慮して、単一の支線側伝送路を使用しており
ながら、伝送エラーなどの不都合を引き起こすことなく
確実にデータの授受が可能な伝送用トランシーバを提供
することを目的とする。

【０００５】

【課題を解決するための手段】本発明は前記課題を達成
するために、幹線側伝送路から入力する伝送信号と支線
側から入力する伝送信号を検出する伝送信号検出回路を
設ける。

【０００６】

【作用】伝送信号検出回路は幹線側伝送路からの伝送信
号を検出したときは支線側伝送路から幹線側伝送路へ向
かう信号の伝送を止めるようにし、支線側伝送路からの
伝送信号を検出した際には幹線側伝送路から支線側伝送
路へ向かう信号の伝送を止めるようにして信号の回り込
み等に起因する誤りデータの発生を回避し、一対の支線
側伝送路によって通信システムを運用する。

【０００７】

【実　　施　　例】以下、図面を参照しながら本発明の
実施例について詳細に説明する。図１は本発明に係る伝
送用トランシーバの一実施例を示す回路構成図である。 同図において、幹線側伝送路からの伝送信号は差動レシ
ーバ１０１に入力されており、この差動レシーバ１０１
の出力は差動ドライバ１０２の入力端子とリトリガラブ
ルモノステーブルマルチバイブレータ１０５、１０６、
１０７、１０８によって構成される伝送信号検出回路の
うちのリトリガラブルモノステーブルマルチバイブレー
タ１０５、１０６のトリガー信号入力端子に入力してい
る。 そして前記差動ドライバ１０２の出力はパルストランス
１０９を介して支線側伝送路に伝送されるようにしてあ
る。

【０００８】一方、支線側伝送路からの伝送信号は前記
パルストランス１０９を介して差動レシーバ１０４に入
力しており、前記と同様、この差動レシーバ１０４の出
力は差動ドライバ１０３の入力端子と前記リトリガラブ
ルモノステーブルマルチバイブレータ１０７、１０８の
トリガー信号入力端子に入力している。

【０００９】また、前記差動ドライバ１０３の出力は前
記幹線側伝送路に伝送できるようにしてある。前記リト
リガラブルモノステーブルマルチバイブレータ１０５、
１０６のクリア端子は前記リトリガラブルモノステーブ
ルマルチバイブレータ１０８のＱ端子に接続してあり、
前記リトリガラブルモノステーブルマルチバイブレータ
１０７、１０８のクリア端子は前記リトリガラブルモノ
ステーブルマルチバイブレータ１０５のＱ端子に接続し
てある。

【００１０】また、前記リトリガラブルモノステーブル
マルチバイブレータ１０６のＱ端子は前記差動ドライバ
１０２の作動・不作動制御端子に接続してあり、前記リ
トリガラブルモノステーブルマルチバイブレータ１０７
のＱ端子は前記差動ドライバ１０３の作動・不作動制御
端子に接続してある。

【００１１】なお、伝送信号検出回路の値は前記リトリ
ガラブルモノステーブルマルチバイブレータ１０５、１
０８の時定数α、前記リトリガラブルモノステーブルマ
ルチバイブレータ１０６、１０７の時定数β及び信号列
のうちの最大パルス幅ｔｗについて、α＞β＞２ｔｗの
式が成り立つように回路を構成する。

【００１２】而して、動作の説明にあたり、先に幹線側
伝送路に伝送信号が入力した場合を例にとると、先ず、
前記差動レシーバ１０１で受信された信号列が前記リト
リガラブルモノステーブルマルチバイブレータ１０５、
１０６に検出され、リトリガラブルモノステーブルマル
チバイブレータ１０５の出力が支線側伝送路から送られ
てくる伝送信号の検出を担う前記リトリガラブルモノス
テーブルマルチバイブレータ１０７、１０８を非動作状
態に設定する。

【００１３】そして、前記リトリガラブルモノステーブ
ルマルチバイブレータ１０６が幹線側伝送路からの伝送
信号を通過させるよう、前記差動ドライバ１０２を動作
状態に設定する。この状態で一定時間、即ち、前記リト
リガラブルモノステーブルマルチバイブレータ１０５の
時定数に相当する時間以上の間伝送信号の入力が検出さ
れないと、前記リトリガラブルモノステーブルマルチバ
イブレータ１０５、１０６はリセットされ、伝送信号検
出回路は定常状態となる。

【００１４】ここで、定常状態とは幹線側伝送路と支線
側伝送路の双方から伝送信号が伝送されてきていない状
態であり、この状態においては、前記差動ドライバ１０
２、１０３は共に不作動状態にあって、その出力インピ
ーダンスはハイとなっている。

【００１５】前述の例とは逆に先に支線側伝送路に伝送
信号が入力した場合は、受信信号列を検出した前記リト
リガラブルモノステーブルマルチバイブレータ１０８が
前記リトリガラブルモノステーブルマルチバイブレータ
１０５、１０６をを非動作状態に設定する。

【００１６】そして、前記リトリガラブルモノステーブ
ルマルチバイブレータ１０７が支線側伝送路からの伝送
信号を通過させるよう、前記差動ドライバ１０３を動作
状態に設定する。以降は前述した動作と同様である。

【００１７】

【発明の効果】以上詳細に説明したように本発明によれ
ば、一対の支線側伝送路を使用しておりながら、伝送エ
ラーなどを起こすことなく確実にデータの授受が可能な
伝送用トランシーバが得られる。そのため、配線が輻湊
するのを避けることができ、また、経済的にデータの授
受を行うことができるようになる。

【図面の簡単な説明】

【図１】本発明に係る伝送用トランシーバの一実施例を
示す回路構成図である。

【図２】バス型式のシリアルデータ伝送路の一例を示す
概略構成図である。

【図３】従来の伝送用トランシーバの一例を示す概略構
成図である。

【図４】図３の伝送用トランシーバにおける支線側伝送
路を一対にした場合の概略構成図である。

【符号の説明】

１０１　　　　差動レシーバ １０２　　　　差動ドライバ １０３　　　　差動ドライバ １０４　　　　差動レシーバ １０５　　　　リトリガラブルモノステーブルマルチバ
イブレータ １０６　　　　リトリガラブルモノステーブルマルチバ
イブレータ １０７　　　　リトリガラブルモノステーブルマルチバ
イブレータ １０８　　　　リトリガラブルモノステーブルマルチバ
イブレータ １０９　　　　パルストランス

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　シリアルデータ伝送用トランシーバに
   おいて、幹線側伝送路から入力する伝送信号と支線側伝
   送路から入力する伝送信号を検出する伝送信号検出回路
   を設け、該伝送信号検出回路が幹線側伝送路からの伝送
   信号を検出したときは支線側伝送路から前記幹線側伝送
   路に向かう信号の伝送を阻止し、逆に、前記伝送信号検
   出回路が支線側伝送路からの伝送信号を検出した際には
   前記幹線側伝送路から前記支線側伝送路に向かう信号の
   伝送を阻止し、信号の回り込みや信号の衝突を回避する
   ことにより、伝送エラーを起こすことなく一対の支線側
   伝送路を用いてシリアルデータの授受を可能にしたこと
   を特徴とする伝送用トランシーバ。