JPH04328897A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH04328897A JPH04328897A JP3125075A JP12507591A JPH04328897A JP H04328897 A JPH04328897 A JP H04328897A JP 3125075 A JP3125075 A JP 3125075A JP 12507591 A JP12507591 A JP 12507591A JP H04328897 A JPH04328897 A JP H04328897A
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- printed wiring
- wiring board
- multilayer printed
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は多層プリント配線板に関
し、詳しくは外層導体回路の一部に電子部品実装のため
のアライメントマークを有する多層プリント配線板に関
する。
し、詳しくは外層導体回路の一部に電子部品実装のため
のアライメントマークを有する多層プリント配線板に関
する。
【0002】
【従来の技術】従来プリント配線板に電子部品を実装す
るには、長年にわたり、電子部品の外部リードをプリン
ト配線板のスルーホールに挿入しフローソルダー法等に
より半田付けする方法がとられてきた。そして、電子部
品マウンターの発達により、電子部品の実装工程では大
幅な省人化がなされた。しかし、近年では電子部品の多
端子化にともない、また電子機器の軽薄短小化にともな
い電子部品の実装方式は、スルーホールへの挿入方式で
はなく表面実装方式に主流を移してきた。
るには、長年にわたり、電子部品の外部リードをプリン
ト配線板のスルーホールに挿入しフローソルダー法等に
より半田付けする方法がとられてきた。そして、電子部
品マウンターの発達により、電子部品の実装工程では大
幅な省人化がなされた。しかし、近年では電子部品の多
端子化にともない、また電子機器の軽薄短小化にともな
い電子部品の実装方式は、スルーホールへの挿入方式で
はなく表面実装方式に主流を移してきた。
【0003】そして、ドライバーやゲートアレイ用のフ
ラットパッケージICでは多端子化が急速に進んでおり
、特に200ピン以上の端子を備えたフラットパッケー
ジICのマウンターによる部品搭載では様々な課題を有
していた。例えば、表面実装方式による実装では一般に
、プリント配線板の接続端子に半田ペーストを印刷し、
電子部品をマウンターにより搭載し、赤外線リフロー装
置により半田を溶融して半田付けを完了するのである。 この時マウンターによりプリント配線板の接続端子と電
子部品との位置決めをしようとしても、プリント配線板
の接続端子に既に半田ペーストが印刷してあり、位置認
識が不可能となっていたのである。
ラットパッケージICでは多端子化が急速に進んでおり
、特に200ピン以上の端子を備えたフラットパッケー
ジICのマウンターによる部品搭載では様々な課題を有
していた。例えば、表面実装方式による実装では一般に
、プリント配線板の接続端子に半田ペーストを印刷し、
電子部品をマウンターにより搭載し、赤外線リフロー装
置により半田を溶融して半田付けを完了するのである。 この時マウンターによりプリント配線板の接続端子と電
子部品との位置決めをしようとしても、プリント配線板
の接続端子に既に半田ペーストが印刷してあり、位置認
識が不可能となっていたのである。
【0004】この課題を解決するために、プリント配線
板の接続端子の近傍にアライメントマークを設け、この
アライメントマークにより位置認識を行うことが考案さ
れた。しかし、近年の電子部品の高密度実装にともなう
多層プリント配線板化の中では、配線板の内層導体が絶
縁層との密着を上げるために黒化処理により黒くなって
いるため、アライメントマークの下方に位置する内層導
体があると、アライメントマークとバックグラウンドの
黒色とのコントラストが悪いために、前述した位置認識
がうまく行えないで電子部品搭載がストップするトラブ
ルが多く発生したのである。
板の接続端子の近傍にアライメントマークを設け、この
アライメントマークにより位置認識を行うことが考案さ
れた。しかし、近年の電子部品の高密度実装にともなう
多層プリント配線板化の中では、配線板の内層導体が絶
縁層との密着を上げるために黒化処理により黒くなって
いるため、アライメントマークの下方に位置する内層導
体があると、アライメントマークとバックグラウンドの
黒色とのコントラストが悪いために、前述した位置認識
がうまく行えないで電子部品搭載がストップするトラブ
ルが多く発生したのである。
【0005】
【発明が解決しようとする課題】本発明は、以上の経緯
に基づいてなされたものであり、その解決しようとする
課題は、アライメントマークとそのバックグラウンドと
のコントラストを良くすることにある。そして、本発明
の目的とするところは、電子部品搭載時のアライメント
マークの認識を確実に行なわせることにより、電子部品
搭載を正確に行わせることのできる多層プリント配線板
を提供するところにある。
に基づいてなされたものであり、その解決しようとする
課題は、アライメントマークとそのバックグラウンドと
のコントラストを良くすることにある。そして、本発明
の目的とするところは、電子部品搭載時のアライメント
マークの認識を確実に行なわせることにより、電子部品
搭載を正確に行わせることのできる多層プリント配線板
を提供するところにある。
【0006】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明の採った手段は、実施例において使用する
符号を付して説明すると、「外層導体回路11の一部に
アライメントマーク12を有し、内層導体回路13を有
する多層プリント配線板100において、アライメント
マーク12の下方に位置する部分には導体回路10とし
て少なくとも内層導体回路13及びアライメントマーク
12を形成した外層導体回路11とは反対側の外層導体
回路14を形成しないことを特徴とする多層プリント配
線板100。」である。
めに、本発明の採った手段は、実施例において使用する
符号を付して説明すると、「外層導体回路11の一部に
アライメントマーク12を有し、内層導体回路13を有
する多層プリント配線板100において、アライメント
マーク12の下方に位置する部分には導体回路10とし
て少なくとも内層導体回路13及びアライメントマーク
12を形成した外層導体回路11とは反対側の外層導体
回路14を形成しないことを特徴とする多層プリント配
線板100。」である。
【0007】
【作用】以上のように構成した本発明に係わる多層プリ
ント配線板100にあっては、少なくとも、外層導体回
路11のアライメントマーク12の下方に位置する部分
の導体回路10は、内層導体回路13も外層導体回路1
4も形成しないのである。従ってその部分には、少なく
とも導体回路10がないため、たとえば電子部品50搭
載時に多層プリント配線板100の下方から照明をすれ
ば、光りが導体回路10に遮られることなくアライメン
トマーク12を通って多層プリント配線板の上方へ出る
ため、多層プリント配線板100の上方からのアライメ
ントマーク12の認識が確実に行なえるようになってい
るのである。また、その照明は多層プリント配線板10
0の上方より行ってもよく、その場合には光りは導体回
路10のない基材20から反射してバックグラウンドを
白くするので、アライメントマーク12は光りの反射を
抑えた表面例えば銅表面とするとコントラストを良くす
ることができる。
ント配線板100にあっては、少なくとも、外層導体回
路11のアライメントマーク12の下方に位置する部分
の導体回路10は、内層導体回路13も外層導体回路1
4も形成しないのである。従ってその部分には、少なく
とも導体回路10がないため、たとえば電子部品50搭
載時に多層プリント配線板100の下方から照明をすれ
ば、光りが導体回路10に遮られることなくアライメン
トマーク12を通って多層プリント配線板の上方へ出る
ため、多層プリント配線板100の上方からのアライメ
ントマーク12の認識が確実に行なえるようになってい
るのである。また、その照明は多層プリント配線板10
0の上方より行ってもよく、その場合には光りは導体回
路10のない基材20から反射してバックグラウンドを
白くするので、アライメントマーク12は光りの反射を
抑えた表面例えば銅表面とするとコントラストを良くす
ることができる。
【0008】
【実施例】次に、本発明に係わる多層プリント配線板1
00を、図面に示した実施例に従って詳細に説明する。 図1には、本発明に係わる多層プリント配線板100の
一実施例の断面図が示してある。この多層プリント配線
板100は導体回路10が全部で6層有するものとして
形成してあり、その第一の外層導体回路11の一部にア
ライメントマーク12が形成してある。そして4つの内
層導体回路13及び第1の外層導体回路11とは反対側
の第2の外層導体回路14は、導体回路10がアライメ
ントマーク12の下方に位置する部分を避けて形成して
ある。また、図1の実施例では導体回路10が全部で6
層有しているので、多層プリント配線板100としての
厚みは1.6mmと厚いため、アライメントマーク12
の大きさ直径1.0mmに対してその下方の導体回路1
0は、各内層導体回路13では直径3.0mm、外層導
体回路14では直径4.0mm避けて形成した。
00を、図面に示した実施例に従って詳細に説明する。 図1には、本発明に係わる多層プリント配線板100の
一実施例の断面図が示してある。この多層プリント配線
板100は導体回路10が全部で6層有するものとして
形成してあり、その第一の外層導体回路11の一部にア
ライメントマーク12が形成してある。そして4つの内
層導体回路13及び第1の外層導体回路11とは反対側
の第2の外層導体回路14は、導体回路10がアライメ
ントマーク12の下方に位置する部分を避けて形成して
ある。また、図1の実施例では導体回路10が全部で6
層有しているので、多層プリント配線板100としての
厚みは1.6mmと厚いため、アライメントマーク12
の大きさ直径1.0mmに対してその下方の導体回路1
0は、各内層導体回路13では直径3.0mm、外層導
体回路14では直径4.0mm避けて形成した。
【0009】図2には、本発明に係わる多層プリント配
線板100の別の実施例の断面図が示してある。図2の
実施例の図1の実施例との違いは、電子部品20を多層
プリント配線板100の両面に実装するために、アライ
メントマーク12が多層プリント配線板100の両面に
形成してあることである。また、図2の実施例では導体
回路10が全部で4層有するものとして形成してあり、
多層プリント配線板100としての厚みは0.5mmと
薄く形成したものであり、この場合のアライメントマー
ク12の大きさ直径1.0mmに対してその下方の導体
回路10は、各内層導体回路13も外層導体回路14も
直径2.0mm避けて形成した。
線板100の別の実施例の断面図が示してある。図2の
実施例の図1の実施例との違いは、電子部品20を多層
プリント配線板100の両面に実装するために、アライ
メントマーク12が多層プリント配線板100の両面に
形成してあることである。また、図2の実施例では導体
回路10が全部で4層有するものとして形成してあり、
多層プリント配線板100としての厚みは0.5mmと
薄く形成したものであり、この場合のアライメントマー
ク12の大きさ直径1.0mmに対してその下方の導体
回路10は、各内層導体回路13も外層導体回路14も
直径2.0mm避けて形成した。
【0010】なお、多層プリント配線板100に一般に
使用されるソルダーレジストはアライメントマーク12
の認識に大きな影響を与えないように形成することが必
要である。例えば、電子部品50の搭載時に、透過照明
の場合はアライメントマーク12やその下方の形成しな
い外層導体回路14の基材20部にソルダーレジストを
形成する場合には、透過光量があまり少なくならないよ
う、その色が薄いものを使用する配慮が必要である。可
能であれば、ソルダーレジストは除いたほうがよい。ま
た、反射照明の場合はソルダーレジストの影響がさらに
大きくなるので、アライメントマーク12部にはソルダ
ーレジストは設けず、しかし反対側の外層導体回路12
面の反射への影響は少ないので、ソルダーレジストへの
配慮は余り必要としない。
使用されるソルダーレジストはアライメントマーク12
の認識に大きな影響を与えないように形成することが必
要である。例えば、電子部品50の搭載時に、透過照明
の場合はアライメントマーク12やその下方の形成しな
い外層導体回路14の基材20部にソルダーレジストを
形成する場合には、透過光量があまり少なくならないよ
う、その色が薄いものを使用する配慮が必要である。可
能であれば、ソルダーレジストは除いたほうがよい。ま
た、反射照明の場合はソルダーレジストの影響がさらに
大きくなるので、アライメントマーク12部にはソルダ
ーレジストは設けず、しかし反対側の外層導体回路12
面の反射への影響は少ないので、ソルダーレジストへの
配慮は余り必要としない。
【0011】
【発明の効果】以上詳述した通り、本発明においては、
アライメントマークの下方に位置する部分の導体回路は
内層導体回路も外層導体回路も形成しないのであるから
、電子部品を多層プリント配線板にマウンターで自動搭
載するときには、アライメントマークとそのバックグラ
ウンドのコントラストが明瞭となるために、多層プリン
ト配線板の接続端子と電子部品の外部リードとの位置合
わせが、容易にかつ正確にできるのである。
アライメントマークの下方に位置する部分の導体回路は
内層導体回路も外層導体回路も形成しないのであるから
、電子部品を多層プリント配線板にマウンターで自動搭
載するときには、アライメントマークとそのバックグラ
ウンドのコントラストが明瞭となるために、多層プリン
ト配線板の接続端子と電子部品の外部リードとの位置合
わせが、容易にかつ正確にできるのである。
【図1】本発明の一実施例に係わる多層プリント配線板
の断面図である。
の断面図である。
【図2】本発明の別の実施例に係わる多層プリント配線
板の断面図である。
板の断面図である。
【図3】従来の多層プリント配線板の断面図である。
10 導体回路
11 外層導体回路
12 アライメントマーク
13 内層導体回路
14 反対側の外層導体回路
50 電子部品
100 多層プリント配線板
Claims (1)
- 【請求項1】 外層導体回路の一部にアライメントマ
ークを有し、内層導体回路を有する多層プリント配線板
において、前記アライメントマークの下方に位置する部
分には導体回路として少なくとも前記内層導体回路及び
前記アライメントマークを形成した前記外層導体回路と
は反対側の外層導体回路を形成しないことを特徴とする
多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3125075A JPH04328897A (ja) | 1991-04-26 | 1991-04-26 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3125075A JPH04328897A (ja) | 1991-04-26 | 1991-04-26 | 多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04328897A true JPH04328897A (ja) | 1992-11-17 |
Family
ID=14901208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3125075A Pending JPH04328897A (ja) | 1991-04-26 | 1991-04-26 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04328897A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100969442B1 (ko) * | 2008-06-24 | 2010-07-14 | 삼성전기주식회사 | 정렬마크를 갖는 반도체 칩 및 그 제조방법 |
-
1991
- 1991-04-26 JP JP3125075A patent/JPH04328897A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100969442B1 (ko) * | 2008-06-24 | 2010-07-14 | 삼성전기주식회사 | 정렬마크를 갖는 반도체 칩 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
US6729532B2 (en) | Component mounting method | |
US20010025724A1 (en) | Optical scanning device | |
JPH04328897A (ja) | 多層プリント配線板 | |
US20020040810A1 (en) | Mounting electronic components | |
JPH02301182A (ja) | 薄型実装構造の回路基板 | |
JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
JPH11145607A (ja) | 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板 | |
JPH0621283U (ja) | プリント配線板 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH05283825A (ja) | 認識マーク付きプリント基板 | |
KR910007302Y1 (ko) | 전자부품 내장구조 | |
JPH04243187A (ja) | プリント基板 | |
JP3110329B2 (ja) | 電子部品の半田付け方法 | |
JPH0537111A (ja) | ハイブリツドicの実装構造 | |
JPH07321462A (ja) | 多層プリント配線板のターゲットマーク形成方法 | |
JP2528436B2 (ja) | 回路基板装置の製造方法 | |
JPH0548239A (ja) | 回路基板の形成方法 | |
JPH04336489A (ja) | プリント基板 | |
JPH10135626A (ja) | プリント基板 | |
JPH03179681A (ja) | チップジャンパーの構造 | |
JPH11145602A (ja) | プリント配線基板 | |
JPH05129767A (ja) | プリント配線基板 | |
JP2000277900A (ja) | 半田コート複合回路基板の製造方法 | |
JPH0567008U (ja) | 半導体装置 |