JPH04328836A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH04328836A JPH04328836A JP12494191A JP12494191A JPH04328836A JP H04328836 A JPH04328836 A JP H04328836A JP 12494191 A JP12494191 A JP 12494191A JP 12494191 A JP12494191 A JP 12494191A JP H04328836 A JPH04328836 A JP H04328836A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charge transfer
- transfer
- reset
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 description 20
- 239000012535 impurity Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電荷転送装置に関し、特
に浮遊拡散層を用いて信号電荷量を検出する電荷転送装
置に関する。
に浮遊拡散層を用いて信号電荷量を検出する電荷転送装
置に関する。
【０００２】
【従来の技術】今日電荷転送装置は遅延線、固体撮像素
子、フィルタなどの用途に広く使われている。図４はこ
の種の電荷転送装置の出力部を示す断面図であって、こ
の従来例は埋め込みチャネル型２相駆動方式のものであ
る。
子、フィルタなどの用途に広く使われている。図４はこ
の種の電荷転送装置の出力部を示す断面図であって、こ
の従来例は埋め込みチャネル型２相駆動方式のものであ
る。
【０００３】図４に示すように、ｐ型半導体基板１の表
面領域内には埋め込みチャネルを構成するｎ型不純物層
２が設けられ、該ｎ型不純物層２上には絶縁膜３を介し
て多結晶シリコンからなる第１のゲート電極４と、第１
のゲート電極４とは絶縁膜５を介して絶縁された、多結
晶シリコンからなる第２のゲート電極６とが形成されて
いる。
面領域内には埋め込みチャネルを構成するｎ型不純物層
２が設けられ、該ｎ型不純物層２上には絶縁膜３を介し
て多結晶シリコンからなる第１のゲート電極４と、第１
のゲート電極４とは絶縁膜５を介して絶縁された、多結
晶シリコンからなる第２のゲート電極６とが形成されて
いる。
【０００４】ｎ型不純物層２の、第２のゲート電極６直
下の表面には、２相クロックによる電荷転送を実現する
ために電位障壁用のｐ型不純物領域７が形成されている
。
下の表面には、２相クロックによる電荷転送を実現する
ために電位障壁用のｐ型不純物領域７が形成されている
。
【０００５】各第１のゲート電極４は、それぞれその左
隣の第２のゲート電極６と接続され一つの転送電極を構
成している。各転送電極に交互に、互いに逆相のクロッ
クφ１ 、φ２ を印加することにより半導体表面の電
位ポテンシャルを制御し、電荷を出力回路へ転送する。
隣の第２のゲート電極６と接続され一つの転送電極を構
成している。各転送電極に交互に、互いに逆相のクロッ
クφ１ 、φ２ を印加することにより半導体表面の電
位ポテンシャルを制御し、電荷を出力回路へ転送する。
【０００６】この電荷転送部の最終段に隣接して、その
電位がＶ２ に固定された出力ゲート８が設けられてい
る。また、出力ゲート８の後段には、転送されてきた電
荷を電圧に変換するｎ型浮遊拡散層９、その電位がＶ１
に固定された、ｎ型不純物層からなるリセットドレイ
ン１０およびリセットパルスφＲ が印加されるリセッ
トゲート１１から構成されるリセットトランジスタが形
成されている。ｎ型浮遊拡散層９にはこの拡散層の電位
変化を外部に取り出すための出力トランジスタ１２のゲ
ートが接続されている。
電位がＶ２ に固定された出力ゲート８が設けられてい
る。また、出力ゲート８の後段には、転送されてきた電
荷を電圧に変換するｎ型浮遊拡散層９、その電位がＶ１
に固定された、ｎ型不純物層からなるリセットドレイ
ン１０およびリセットパルスφＲ が印加されるリセッ
トゲート１１から構成されるリセットトランジスタが形
成されている。ｎ型浮遊拡散層９にはこの拡散層の電位
変化を外部に取り出すための出力トランジスタ１２のゲ
ートが接続されている。
【０００７】次に、図５を参照してこのように構成され
た従来の電荷転送装置の駆動方法について説明する。リ
セットパルスφＲ がハイレベルとなると、ｎ型浮遊拡
散層９の電位はリセットドレイン１０の電位Ｖ１ に設
定される。次いで、リセットパルスφＲ がローとなる
と、ｎ型浮遊拡散層９と電位Ｖ１ のリセットドレイン
との電気的接続は切断される。この状態での図４の電荷
転送部のポテンシャル図を図５の（ａ）に示す。
た従来の電荷転送装置の駆動方法について説明する。リ
セットパルスφＲ がハイレベルとなると、ｎ型浮遊拡
散層９の電位はリセットドレイン１０の電位Ｖ１ に設
定される。次いで、リセットパルスφＲ がローとなる
と、ｎ型浮遊拡散層９と電位Ｖ１ のリセットドレイン
との電気的接続は切断される。この状態での図４の電荷
転送部のポテンシャル図を図５の（ａ）に示す。
【０００８】この状態では、クロックφ１ はハイ、ク
ロックφ２ はローレベルにあり、図４の左より転送さ
れてきた電荷Ｑはクロックφ１ の印加された最終転送
電極の第１のゲート電極３下の半導体内部のポテンシャ
ル井戸に蓄えられている。
ロックφ２ はローレベルにあり、図４の左より転送さ
れてきた電荷Ｑはクロックφ１ の印加された最終転送
電極の第１のゲート電極３下の半導体内部のポテンシャ
ル井戸に蓄えられている。
【０００９】次に、クロックφ１ 、φ２ の電位が反
転すると、図５の（ｂ）に示されるように、最終転送電
極の第１のゲート電極４下のポテンシャル井戸に蓄えら
れた電荷Ｑは、出力ゲート８直下の半導体表面を通って
ｎ型浮遊拡散層９へ流れ込む。
転すると、図５の（ｂ）に示されるように、最終転送電
極の第１のゲート電極４下のポテンシャル井戸に蓄えら
れた電荷Ｑは、出力ゲート８直下の半導体表面を通って
ｎ型浮遊拡散層９へ流れ込む。
【００１０】この電荷Ｑが流入する前後のｎ型浮遊拡散
層９の電位変化ΔＶは、浮遊拡散層９の容量をＣとして
、ΔＶ＝Ｑ／Ｃと表すことができる。従って、この電位
差ΔＶを出力トランジスタ１２を介して出力すれば、こ
の従来例の電荷転送装置内を転送されてきた情報を読み
取ることができる。
層９の電位変化ΔＶは、浮遊拡散層９の容量をＣとして
、ΔＶ＝Ｑ／Ｃと表すことができる。従って、この電位
差ΔＶを出力トランジスタ１２を介して出力すれば、こ
の従来例の電荷転送装置内を転送されてきた情報を読み
取ることができる。
【００１１】
【発明が解決しようとする課題】上述した電荷転送装置
において、最大限高速に電荷転送を行おうとした場合、
電荷転送部の転送速度は３０ＭＨｚ程度までは可能であ
る。しかし、出力回路部は消費電流を小さく抑える必要
があることおよびアンプゲインの低下を避ける必要から
１０ＭＨｚ程度の周波数帯域に制限される。即ち、上述
した従来例では電荷転送装置の高速化の実現に対して出
力回路部が限界を与えていたということである。
において、最大限高速に電荷転送を行おうとした場合、
電荷転送部の転送速度は３０ＭＨｚ程度までは可能であ
る。しかし、出力回路部は消費電流を小さく抑える必要
があることおよびアンプゲインの低下を避ける必要から
１０ＭＨｚ程度の周波数帯域に制限される。即ち、上述
した従来例では電荷転送装置の高速化の実現に対して出
力回路部が限界を与えていたということである。
【００１２】この対策として、従来、電荷転送装置を２
本並列に並べる手段を採用してきた。即ち、例えば転送
速度が１０ＭＨｚの電荷転送装置を２本並置することに
より実効的に２０ＭＨｚの電荷転送装置を実現してきた
。
本並列に並べる手段を採用してきた。即ち、例えば転送
速度が１０ＭＨｚの電荷転送装置を２本並置することに
より実効的に２０ＭＨｚの電荷転送装置を実現してきた
。
【００１３】しかし、このようにして作られる電荷転送
装置では、電荷転送部の面積が大きくなり、しかもクロ
ック配線を多く使わなければならず装置が複雑化する。
装置では、電荷転送部の面積が大きくなり、しかもクロ
ック配線を多く使わなければならず装置が複雑化する。
【００１４】
【課題を解決するための手段】本発明の電荷転送装置で
は、電荷転送部で一本であった電荷転送路が、電荷検出
部に至って２つに分岐される。そして、二つに分かれた
電荷転送路には、それぞれ出力ゲート、リセットトラン
ジスタおよび出力トランジスタの組が設けられている。
は、電荷転送部で一本であった電荷転送路が、電荷検出
部に至って２つに分岐される。そして、二つに分かれた
電荷転送路には、それぞれ出力ゲート、リセットトラン
ジスタおよび出力トランジスタの組が設けられている。
【００１５】電荷転送部を転送されてきた電荷は電荷検
出部において各出力ゲートへの印加電圧に応じて交互に
いずれかの電荷転送路へ送り込まれ、そしてそれぞれの
電荷転送路に設けられた電荷検出手段より電荷の検出が
行われる。
出部において各出力ゲートへの印加電圧に応じて交互に
いずれかの電荷転送路へ送り込まれ、そしてそれぞれの
電荷転送路に設けられた電荷検出手段より電荷の検出が
行われる。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例を示す平面図で
あり、図２は図１のＸ−Ｘ線断面図である。また、図３
の（ａ）〜（ｈ）は本実施例装置の動作を説明するため
のポテンシャル図である。図１、図２において、図４に
示す従来例の部分と同等の部分には同一の参照番号が付
されているので重複した説明は省略する。
て説明する。図１は、本発明の一実施例を示す平面図で
あり、図２は図１のＸ−Ｘ線断面図である。また、図３
の（ａ）〜（ｈ）は本実施例装置の動作を説明するため
のポテンシャル図である。図１、図２において、図４に
示す従来例の部分と同等の部分には同一の参照番号が付
されているので重複した説明は省略する。
【００１７】本実施例においては、図１に示されるよう
に、電荷転送路が電荷転送部縁端でＡ、Ｂで示される２
つに分岐される。そして、電荷転送部最終段に隣接した
半導体基板上には絶縁膜３を介して、クロックφＯＡ、
φＯＢが印加される出力ゲート８Ａ、８Ｂが設けられ、
それぞれの出力ゲートの後段には、それぞれの転送路へ
転送されてきた電荷を電圧に変換するためのｎ型浮遊拡
散層９Ａ、９Ｂ、その電位がＶ１ に固定されたリセッ
トドレイン１０Ａ、１０Ｂおよびそれぞれリセットパル
スφＲＡ、φＲＢが印加されるリセットゲート１１Ａ、
１１Ｂとにより構成されるリセットトランジスタが配置
される。また、ｎ型浮遊拡散層９Ａ、９Ｂには、これら
の拡散層の電位変化を外部に取り出すための出力トラン
ジスタ１２Ａ、１２Ｂのゲートが接続されている。
に、電荷転送路が電荷転送部縁端でＡ、Ｂで示される２
つに分岐される。そして、電荷転送部最終段に隣接した
半導体基板上には絶縁膜３を介して、クロックφＯＡ、
φＯＢが印加される出力ゲート８Ａ、８Ｂが設けられ、
それぞれの出力ゲートの後段には、それぞれの転送路へ
転送されてきた電荷を電圧に変換するためのｎ型浮遊拡
散層９Ａ、９Ｂ、その電位がＶ１ に固定されたリセッ
トドレイン１０Ａ、１０Ｂおよびそれぞれリセットパル
スφＲＡ、φＲＢが印加されるリセットゲート１１Ａ、
１１Ｂとにより構成されるリセットトランジスタが配置
される。また、ｎ型浮遊拡散層９Ａ、９Ｂには、これら
の拡散層の電位変化を外部に取り出すための出力トラン
ジスタ１２Ａ、１２Ｂのゲートが接続されている。
【００１８】次に、図３を参照して本実施例装置の動作
について説明する。ここで、出力ゲート８Ａ、８Ｂに印
加されるクロックφＯＡ、φＯＢとリセットゲート１１
Ａ、１１Ｂに印加されるリセットパルスφＲＡ、φＲＢ
とは、それぞれ転送クロックφ１ 、φ２ の２倍の周
期のパルスであり、そして、φＯＡとφＲＢとは、また
φＯＢとφＲＡとはそれぞれ同相のパルスである。
について説明する。ここで、出力ゲート８Ａ、８Ｂに印
加されるクロックφＯＡ、φＯＢとリセットゲート１１
Ａ、１１Ｂに印加されるリセットパルスφＲＡ、φＲＢ
とは、それぞれ転送クロックφ１ 、φ２ の２倍の周
期のパルスであり、そして、φＯＡとφＲＢとは、また
φＯＢとφＲＡとはそれぞれ同相のパルスである。
【００１９】図３の（ａ）は、浮遊拡散層９Ａの電位が
Ｖ１ にリセットされ、そしてクロックφ１ がハイレ
ベル、φ２ がローレベルであるときの状態を示す。こ
のとき、φ１ が印加される転送電極の第１のゲート電
極４下のポテンシャル井戸に電荷が蓄えられている。
Ｖ１ にリセットされ、そしてクロックφ１ がハイレ
ベル、φ２ がローレベルであるときの状態を示す。こ
のとき、φ１ が印加される転送電極の第１のゲート電
極４下のポテンシャル井戸に電荷が蓄えられている。
【００２０】次に、クロックφ１ 、φ２ のレベルが
反転すると、最終転送電極以外のφ１ が印加されてい
る転送電極下の電荷は、図３の（ｂ）に示されるように
、クロックφ２ の印加されている転送電極の第１のゲ
ート電極直下のポテンシャル井戸に転送される。
反転すると、最終転送電極以外のφ１ が印加されてい
る転送電極下の電荷は、図３の（ｂ）に示されるように
、クロックφ２ の印加されている転送電極の第１のゲ
ート電極直下のポテンシャル井戸に転送される。
【００２１】次に、出力ゲート８Ａに印加されるクロッ
クφＯＡがハイとなると、図３の（ｃ）に示されるよう
に、電荷はｎ型浮遊拡散層９Ａ内に流入する。次いで、
クロックφＯＡがローレベルとなって、出力ゲートが閉
じる［図３の（ｄ）］。
クφＯＡがハイとなると、図３の（ｃ）に示されるよう
に、電荷はｎ型浮遊拡散層９Ａ内に流入する。次いで、
クロックφＯＡがローレベルとなって、出力ゲートが閉
じる［図３の（ｄ）］。
【００２２】このとき、図示されていないが、転送路Ｂ
側ではクロックφＯＡと同期したりリセットパルスφＲ
Ｂがハイレベルとなることにより、浮遊拡散層９Ｂのレ
ベルがＶ１ に固定され、その後φＲＢがローレベルと
なって浮遊拡散層９Ｂは浮遊状態に戻る。即ち、この時
点において電荷転送路Ａでは、信号電荷を出力トランジ
スタ１２Ａを介して出力している状態であり、電荷転送
路Ｂではｎ型浮遊拡散層を初期化した状態にある。
側ではクロックφＯＡと同期したりリセットパルスφＲ
Ｂがハイレベルとなることにより、浮遊拡散層９Ｂのレ
ベルがＶ１ に固定され、その後φＲＢがローレベルと
なって浮遊拡散層９Ｂは浮遊状態に戻る。即ち、この時
点において電荷転送路Ａでは、信号電荷を出力トランジ
スタ１２Ａを介して出力している状態であり、電荷転送
路Ｂではｎ型浮遊拡散層を初期化した状態にある。
【００２３】次に、クロックφ１ 、φ２ が反転する
（φ１ がハイ、φ２ がローとなる）と、図３の（ｅ
）に示されるように、電荷はクロックφ１ の印加され
る転送電極の第１のゲート電極４直下に転送される。更
に、クロックφ１ 、φ２ が反転すると、図３の（ｆ
）に示されるように、最終転送電極下の電荷を除いて、
φ２ が印加される転送電極下に電荷は移される。
（φ１ がハイ、φ２ がローとなる）と、図３の（ｅ
）に示されるように、電荷はクロックφ１ の印加され
る転送電極の第１のゲート電極４直下に転送される。更
に、クロックφ１ 、φ２ が反転すると、図３の（ｆ
）に示されるように、最終転送電極下の電荷を除いて、
φ２ が印加される転送電極下に電荷は移される。
【００２４】次に、リセットパルスφＲＡがハイとなる
ことによりＡ側のリセットトランジスタがオンし、ｎ型
浮遊拡散層９Ａの電位がＶ１ に固定される［図３の（
ｇ）］。このとき、Ｂ側ではクロックφＯＢがハイとな
って、出力ゲート８Ｂが開いて最終転送電極直下の信号
電荷はｎ型浮遊拡散層９Ｂに流れ込む。
ことによりＡ側のリセットトランジスタがオンし、ｎ型
浮遊拡散層９Ａの電位がＶ１ に固定される［図３の（
ｇ）］。このとき、Ｂ側ではクロックφＯＢがハイとな
って、出力ゲート８Ｂが開いて最終転送電極直下の信号
電荷はｎ型浮遊拡散層９Ｂに流れ込む。
【００２５】次に、図３の（ｈ）に示されるように、リ
セットパルスφＲＡがローとなる（このときクロックφ
ＯＢもローとなる）。その後、クロックφ１ 、φ２
が反転して図３の（ａ）の状態に戻る。
セットパルスφＲＡがローとなる（このときクロックφ
ＯＢもローとなる）。その後、クロックφ１ 、φ２
が反転して図３の（ａ）の状態に戻る。
【００２６】以上説明したように、１本の電荷転送部を
転送されてきた電荷は電荷検出部に至って二つの転送路
へ振り分けられ、それぞれの出力回路において電圧信号
に変換される。このようにして例えば１０ＭＨｚの動作
スピードの出力回路を用いて２０ＭＨｚの転送速度の電
荷転送装置が実現できる。
転送されてきた電荷は電荷検出部に至って二つの転送路
へ振り分けられ、それぞれの出力回路において電圧信号
に変換される。このようにして例えば１０ＭＨｚの動作
スピードの出力回路を用いて２０ＭＨｚの転送速度の電
荷転送装置が実現できる。
【００２７】
【発明の効果】以上説明したように、本発明の電荷転送
装置は、電荷転送部の電荷転送路を電荷検出部において
二つに分岐し、分岐されたそれぞれの電荷転送路に電荷
検出手段を設けるものであるので、本発明によれば、電
荷検出手段の動作速度の２倍の動作速度の電荷転送装置
を得ることができる。
装置は、電荷転送部の電荷転送路を電荷検出部において
二つに分岐し、分岐されたそれぞれの電荷転送路に電荷
検出手段を設けるものであるので、本発明によれば、電
荷検出手段の動作速度の２倍の動作速度の電荷転送装置
を得ることができる。
【００２８】また、本発明のものは、電荷転送装置その
ものを並置するものではないので、使用面積の大幅な増
加やクロック配線の複雑化等を回避することができる。
ものを並置するものではないので、使用面積の大幅な増
加やクロック配線の複雑化等を回避することができる。
【図１】本発明の一実施例を示す平面図。
【図２】図１のＸ−Ｘ線断面図。
【図３】図２の断面におけるポテンシャル図。
【図４】従来例の断面図。
【図５】図４の断面のポテンシャル図。
１…ｐ型半導体基板、 ２…ｎ型不純物層、
３、５…絶縁膜、 ４…第１のゲート電極、
６…第２のゲート電極、 ７…ｐ型不純
物領域、８、８Ａ、８Ｂ…出力ゲート、 ９、９
Ａ、９Ｂ…ｎ型浮遊拡散層、 １０、１０Ａ、１
０Ｂ…リセットドレイン、 １１、１１Ａ、１１
Ｂ…リセットゲート、１２、１２Ａ、１２Ｂ…出力トラ
ンジスタ。
３、５…絶縁膜、 ４…第１のゲート電極、
６…第２のゲート電極、 ７…ｐ型不純
物領域、８、８Ａ、８Ｂ…出力ゲート、 ９、９
Ａ、９Ｂ…ｎ型浮遊拡散層、 １０、１０Ａ、１
０Ｂ…リセットドレイン、 １１、１１Ａ、１１
Ｂ…リセットゲート、１２、１２Ａ、１２Ｂ…出力トラ
ンジスタ。
Claims (1)
- 【請求項１】 電荷転送部と、電荷検出部とを具備す
る電荷転送装置において、電荷転送部において一本であ
った電荷転送路が電荷検出部に至って前記電荷転送部の
電荷転送路から交互に電荷の転送を受ける２つの電荷転
送路に分岐されかつ分岐されたそれぞれの電荷転送路に
出力ゲート、リセットトランジスタおよび出力トランジ
スタを有する電荷検出手段が備えられていることを特徴
とする電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12494191A JPH04328836A (ja) | 1991-04-26 | 1991-04-26 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12494191A JPH04328836A (ja) | 1991-04-26 | 1991-04-26 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04328836A true JPH04328836A (ja) | 1992-11-17 |
Family
ID=14897983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12494191A Pending JPH04328836A (ja) | 1991-04-26 | 1991-04-26 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04328836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277738A (ja) * | 2008-05-12 | 2009-11-26 | Brainvision Inc | 固体撮像素子の画素構造 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218141A (en) * | 1975-08-01 | 1977-02-10 | Nec Corp | Drive method of charge coupling element |
| JPS5484948A (en) * | 1977-12-20 | 1979-07-06 | Toshiba Corp | Output circut for charge transfer element |
| JPH01251756A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 電荷結合装置 |
-
1991
- 1991-04-26 JP JP12494191A patent/JPH04328836A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218141A (en) * | 1975-08-01 | 1977-02-10 | Nec Corp | Drive method of charge coupling element |
| JPS5484948A (en) * | 1977-12-20 | 1979-07-06 | Toshiba Corp | Output circut for charge transfer element |
| JPH01251756A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 電荷結合装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277738A (ja) * | 2008-05-12 | 2009-11-26 | Brainvision Inc | 固体撮像素子の画素構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4805026A (en) | Method for driving a CCD area image sensor in a non-interlace scanning and a structure of the CCD area image sensor for driving in the same method | |
| US3983573A (en) | Charge-coupled linear image sensing device | |
| JP3834841B2 (ja) | 固体撮像素子 | |
| JPH01166561A (ja) | 電荷転送装置 | |
| EP0192142A1 (en) | Charge transfer device | |
| US4799109A (en) | Charge coupled sensor arrangement | |
| US4903284A (en) | Accordion-type charge-coupled devices | |
| JPH0373140B2 (ja) | ||
| JP2975216B2 (ja) | リニアイメージセンサ及びその駆動方式 | |
| JPH04328836A (ja) | 電荷転送装置 | |
| JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
| JPH04369186A (ja) | 電荷結合装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| KR100415618B1 (ko) | 쉬프트 레지스터 | |
| JP2864553B2 (ja) | Ｃｃｄ遅延装置 | |
| JP4178638B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2732231B2 (ja) | 両方向の電荷結合素子 | |
| JP2685690B2 (ja) | 電荷結合素子 | |
| JP2864626B2 (ja) | 固体撮像装置 | |
| JP4438734B2 (ja) | 固体撮像素子 | |
| JP4100394B2 (ja) | 固体撮像素子 | |
| JP2723063B2 (ja) | 電荷転送装置 | |
| JPH11274472A (ja) | 電荷転送素子 | |
| JPH01283870A (ja) | 電荷転送装置 | |
| JPS6213827B2 (ja) |