JPH04326611A - 可変利得回路 - Google Patents
可変利得回路Info
- Publication number
- JPH04326611A JPH04326611A JP9649991A JP9649991A JPH04326611A JP H04326611 A JPH04326611 A JP H04326611A JP 9649991 A JP9649991 A JP 9649991A JP 9649991 A JP9649991 A JP 9649991A JP H04326611 A JPH04326611 A JP H04326611A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input
- gain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は可変利得回路に関する。
【０００２】
【従来の技術】従来の可変利得回路は、図３に示される
ように、電圧源１４に対応して、増幅器１５、抵抗１６
〜１８、スイッチ１９および２０を備えており、増幅器
１５の出力電圧は、抵抗１６、１７および１８等を介し
て、増幅器１５の逆相入力側に帰還される形で構成され
ている。
ように、電圧源１４に対応して、増幅器１５、抵抗１６
〜１８、スイッチ１９および２０を備えており、増幅器
１５の出力電圧は、抵抗１６、１７および１８等を介し
て、増幅器１５の逆相入力側に帰還される形で構成され
ている。
【０００３】図３の従来の可変利得回路において、スイ
ッチ１９がＯＮで、スイッチ２０がＯＦＦの場合におけ
る電圧利得ＧＶ１は、次式にて与えられる。
ッチ１９がＯＮで、スイッチ２０がＯＦＦの場合におけ
る電圧利得ＧＶ１は、次式にて与えられる。
【０００４】
ＧＶ１＝１＋Ｒ１６／Ｒ１７
（１）また、スイッチ１９がＯＦ
Ｆで、スイッチ２０がＯＮの場合における電圧利得ＧＶ
２は、 ＧＶ２＝１＋Ｒ１６／Ｒ１８
（２）となる。更に、スイッチ１
９および２０が共にＯＮの場合における電圧利得ＧＶ３
は、次式により与えられる。
（１）また、スイッチ１９がＯＦ
Ｆで、スイッチ２０がＯＮの場合における電圧利得ＧＶ
２は、 ＧＶ２＝１＋Ｒ１６／Ｒ１８
（２）となる。更に、スイッチ１
９および２０が共にＯＮの場合における電圧利得ＧＶ３
は、次式により与えられる。
【０００５】
ＧＶ３＝１＋Ｒ１６・（１／Ｒ１７＋１／Ｒ１８）
（３）従って、所望の可変利得値を得る場合に
は、上記の（１） 〜（３） 式を参照して、抵抗１６
、１７および１８の抵抗値を適当に選択して設定すれば
よい。例えば、これらの三つの利得ＧＶ１、ＧＶ２およ
びＧＶ３を、それぞれ３倍、６倍および８倍の利得に設
定する可変利得回路を実現する場合には、抵抗１６の抵
抗値Ｒ１６を１０ｋΩに設定する場合、抵抗１７および
１８の抵抗値Ｒ１７およびＲ１８を、それぞれ５ｋΩお
よび２ｋΩに設定すればよい。
（３）従って、所望の可変利得値を得る場合に
は、上記の（１） 〜（３） 式を参照して、抵抗１６
、１７および１８の抵抗値を適当に選択して設定すれば
よい。例えば、これらの三つの利得ＧＶ１、ＧＶ２およ
びＧＶ３を、それぞれ３倍、６倍および８倍の利得に設
定する可変利得回路を実現する場合には、抵抗１６の抵
抗値Ｒ１６を１０ｋΩに設定する場合、抵抗１７および
１８の抵抗値Ｒ１７およびＲ１８を、それぞれ５ｋΩお
よび２ｋΩに設定すればよい。
【０００６】一方、使用する増幅器１５のＧＢ積を１０
ＭＨｚとすると、それぞれの可変利得設定時における遮
断周波数ｆＨ は、図３に示されるように、３．３ＭＨ
ｚ、１．６７ＭＨｚおよび１．２５ＭＨｚとなる。また
、増幅器１５の入力直流オフセット電圧を５ｍＶとする
と、それぞれの可変利得設定時における出力直流オフセ
ット電圧は、それぞれ１５ｍＶ、３０ｍＶおよび４０ｍ
Ｖとなる。
ＭＨｚとすると、それぞれの可変利得設定時における遮
断周波数ｆＨ は、図３に示されるように、３．３ＭＨ
ｚ、１．６７ＭＨｚおよび１．２５ＭＨｚとなる。また
、増幅器１５の入力直流オフセット電圧を５ｍＶとする
と、それぞれの可変利得設定時における出力直流オフセ
ット電圧は、それぞれ１５ｍＶ、３０ｍＶおよび４０ｍ
Ｖとなる。
【０００７】
【発明が解決しようとする課題】上述した従来の可変利
得回路においては、抵抗１６、１７および１８を含む帰
還抵抗値を切替えることにより利得を可変としているた
め、それぞれの可変利得ごとに、遮断周波数特性も変化
することになるため、例えば、ビデオ信号等の広帯域信
号を増幅する場合には使用することができないという欠
点がある。
得回路においては、抵抗１６、１７および１８を含む帰
還抵抗値を切替えることにより利得を可変としているた
め、それぞれの可変利得ごとに、遮断周波数特性も変化
することになるため、例えば、ビデオ信号等の広帯域信
号を増幅する場合には使用することができないという欠
点がある。
【０００８】また、出力オフセット電圧も、それぞれの
可変利得ごとに変動するため、次段回路に直結する回路
構成をとる場合、当該次段回路に対する信号の動作点が
変動してしまうという欠点がある。
可変利得ごとに変動するため、次段回路に直結する回路
構成をとる場合、当該次段回路に対する信号の動作点が
変動してしまうという欠点がある。
【０００９】
【課題を解決するための手段】本発明の可変利得回路は
、コレクタが負荷抵抗を介して所定の電源電圧源に接続
されるとともに所定の出力端子に接続され、ベースが所
定の基準電圧源に接続されるとともに、Ｎ（２以上の整
数）個の２入力１出力の切替回路の一方の入力端ｂに共
通接続されて、エミッタが所定の定電流源を介して接地
電位に接続されるトラジスタと、コレクタがそれぞれ前
記電源電圧源に接続され、ベースが前記Ｎ個の２入力１
出力の切替回路の内の対応する切替回路の出力端に対し
てそれぞれ個別に接続されて、エミッタがそれぞれ個別
の抵抗を介して、前記第１のトランジスタのエミッタに
接続されるとともに、それぞれ個別の定電流源を介して
接地電位に接続されるＮ個のトランジスタと、を備え、
前記Ｎ個の切替回路の他方の入力端ａが、共に所定の入
力端子に接続されることを特徴としている。
、コレクタが負荷抵抗を介して所定の電源電圧源に接続
されるとともに所定の出力端子に接続され、ベースが所
定の基準電圧源に接続されるとともに、Ｎ（２以上の整
数）個の２入力１出力の切替回路の一方の入力端ｂに共
通接続されて、エミッタが所定の定電流源を介して接地
電位に接続されるトラジスタと、コレクタがそれぞれ前
記電源電圧源に接続され、ベースが前記Ｎ個の２入力１
出力の切替回路の内の対応する切替回路の出力端に対し
てそれぞれ個別に接続されて、エミッタがそれぞれ個別
の抵抗を介して、前記第１のトランジスタのエミッタに
接続されるとともに、それぞれ個別の定電流源を介して
接地電位に接続されるＮ個のトランジスタと、を備え、
前記Ｎ個の切替回路の他方の入力端ａが、共に所定の入
力端子に接続されることを特徴としている。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示す回路図であ
る。図１に示されるように、本実施例は、入力端子５１
および出力端子５２に対応して、トランジスタ１〜３と
、定電流源４〜６と、切替回路７および８と、電源電圧
源９と、基準電圧源１０と、抵抗１１および１２と、負
荷抵抗１３とを備えて構成されており、切替回路７およ
び８を介して、３種類の可変利得を選択することのでき
る可変利得回路を形成している。
る。図１に示されるように、本実施例は、入力端子５１
および出力端子５２に対応して、トランジスタ１〜３と
、定電流源４〜６と、切替回路７および８と、電源電圧
源９と、基準電圧源１０と、抵抗１１および１２と、負
荷抵抗１３とを備えて構成されており、切替回路７およ
び８を介して、３種類の可変利得を選択することのでき
る可変利得回路を形成している。
【００１２】図１において、切替回路７がａ接点側に接
続され、切替回路８がｂ接点側に接続されている状態に
おいては、トランジスタ１および２を含む差動増幅回路
が形成されるため、入力端子５１の入力電圧に対応する
出力端子５２の出力電圧の電圧利得ＧＶ１は、次式にて
与えられる。
続され、切替回路８がｂ接点側に接続されている状態に
おいては、トランジスタ１および２を含む差動増幅回路
が形成されるため、入力端子５１の入力電圧に対応する
出力端子５２の出力電圧の電圧利得ＧＶ１は、次式にて
与えられる。
【００１３】
ＧＶ１＝ＲＬ ／Ｒ１１
（４）ここに、ＲＬ は負荷抵抗１３の抵
抗値、Ｒ１１は抵抗１１の抵抗値である。
（４）ここに、ＲＬ は負荷抵抗１３の抵
抗値、Ｒ１１は抵抗１１の抵抗値である。
【００１４】次に、切替回路７がｂ接点側に接続され、
切替回路８がａ接点側に接続されている状態においては
、トランジスタ２および３を含む差動増幅回路が形成さ
れるため、入力端子５１の入力電圧に対する出力端子５
２の出力電圧の電圧利得ＧＶ２は、次式により表わされ
る。
切替回路８がａ接点側に接続されている状態においては
、トランジスタ２および３を含む差動増幅回路が形成さ
れるため、入力端子５１の入力電圧に対する出力端子５
２の出力電圧の電圧利得ＧＶ２は、次式により表わされ
る。
【００１５】
ＧＶ２＝ＲＬ ／Ｒ１２
（５）上式において、Ｒ１２は抵抗１２の
抵抗値である。
（５）上式において、Ｒ１２は抵抗１２の
抵抗値である。
【００１６】また、切替回路７および８が、共にａ接点
側に接続されている状態においては、可変利得は、トラ
ンジスタ２および３による差動増幅回路による利得ＧＶ
１と、トランジスタ２および３による差動増幅回路の利
得Ｇ２ の和となるので、入力電圧に対する出力電圧の
利得は、次式にて与えられる。
側に接続されている状態においては、可変利得は、トラ
ンジスタ２および３による差動増幅回路による利得ＧＶ
１と、トランジスタ２および３による差動増幅回路の利
得Ｇ２ の和となるので、入力電圧に対する出力電圧の
利得は、次式にて与えられる。
【００１７】
ＧＶ３＝ＲＬ ・（１／Ｒ１１＋１／Ｒ１２） （６
）従って、所望の利得を得ようとする場合には、上記の
（４） 〜（６）式を参照して抵抗値ＲＬ 、Ｒ１１お
よびＲ１２の値を設定すればよい。例えば、可変利得Ｇ
Ｖ１、ＧＶ２およびＧＶ３を、それぞれ３倍、６倍およ
び９倍とする場合に、負荷抵抗１３を１０ｋΩに設定す
るものとすると、Ｒ１１＝３．３ｋΩ、Ｒ１２＝１．６
７ｋΩに設定すればよい。なお、切替回路７および８を
、共にｂ接点側に接続される場合には、可変利得として
０に設定することも可能である。
）従って、所望の利得を得ようとする場合には、上記の
（４） 〜（６）式を参照して抵抗値ＲＬ 、Ｒ１１お
よびＲ１２の値を設定すればよい。例えば、可変利得Ｇ
Ｖ１、ＧＶ２およびＧＶ３を、それぞれ３倍、６倍およ
び９倍とする場合に、負荷抵抗１３を１０ｋΩに設定す
るものとすると、Ｒ１１＝３．３ｋΩ、Ｒ１２＝１．６
７ｋΩに設定すればよい。なお、切替回路７および８を
、共にｂ接点側に接続される場合には、可変利得として
０に設定することも可能である。
【００１８】他方において、図１の実施例における周波
数特性としては、トランジスタ２におけるベース接地回
路の出力端における周波数特性が支配的であり、通常ト
ランジスタ２のコレクタ・ベース間の容量（ＣＸ とす
る）と負荷抵抗１３（ＲＬ ）により決定され、遮断周
波数ｆＨ は１／２πＣＸ ＲＬ として得られる。こ
こで、容量ＣＸ は、通常０．１〜０．５ｐＦ程度の値
なので、負荷抵抗１３として、ＲＬ ＝１０ｋΩに設定
される場合には、遮断周波数が３０ＭＨｚ〜５０ＭＨｚ
程度となる周波数特性が得られる。従って、可変利得と
して、ＧＶ１、ＧＶ２およびＧＶ３の電圧利得が設定さ
れても、トランジスタ２のコレクタ・ベース間の容量値
ＣＸ と負荷抵抗ＲＬ は、共に一定値として介在して
いるため、これに伴なう遮断周波数も一定値となる。
数特性としては、トランジスタ２におけるベース接地回
路の出力端における周波数特性が支配的であり、通常ト
ランジスタ２のコレクタ・ベース間の容量（ＣＸ とす
る）と負荷抵抗１３（ＲＬ ）により決定され、遮断周
波数ｆＨ は１／２πＣＸ ＲＬ として得られる。こ
こで、容量ＣＸ は、通常０．１〜０．５ｐＦ程度の値
なので、負荷抵抗１３として、ＲＬ ＝１０ｋΩに設定
される場合には、遮断周波数が３０ＭＨｚ〜５０ＭＨｚ
程度となる周波数特性が得られる。従って、可変利得と
して、ＧＶ１、ＧＶ２およびＧＶ３の電圧利得が設定さ
れても、トランジスタ２のコレクタ・ベース間の容量値
ＣＸ と負荷抵抗ＲＬ は、共に一定値として介在して
いるため、これに伴なう遮断周波数も一定値となる。
【００１９】また、出力端子５２における直流オフセッ
ト電圧は、トランジスタ１および２のベース間における
入力直流オフセット電圧ΔＶ１ に対してＧＶ１倍され
た電圧と、トランジスタ２および３のベース間における
入力直流オフセット電圧ΔＶ２ に対してＧＶ２倍され
た電圧との和として与えられる。従って、切替回路によ
る抵抗値の設定変更により電圧利得が可変されても、出
力端子５２における出力オフセット電圧値は、常時一定
値となる。
ト電圧は、トランジスタ１および２のベース間における
入力直流オフセット電圧ΔＶ１ に対してＧＶ１倍され
た電圧と、トランジスタ２および３のベース間における
入力直流オフセット電圧ΔＶ２ に対してＧＶ２倍され
た電圧との和として与えられる。従って、切替回路によ
る抵抗値の設定変更により電圧利得が可変されても、出
力端子５２における出力オフセット電圧値は、常時一定
値となる。
【００２０】なお、上記の実施例においては、切替回路
が接続されているエミッタフォロア回路を二つ備えるこ
とにより、上述のように３種類の可変利得が設定されて
いるが、一般的には、本発明の適用により、切替回路が
接続されるエミッタフォロア回路をＮ（２以上の整数）
個備えることにより、（２Ｎ −１）種類の可変利得を
設定することが可能となる。
が接続されているエミッタフォロア回路を二つ備えるこ
とにより、上述のように３種類の可変利得が設定されて
いるが、一般的には、本発明の適用により、切替回路が
接続されるエミッタフォロア回路をＮ（２以上の整数）
個備えることにより、（２Ｎ −１）種類の可変利得を
設定することが可能となる。
【００２１】
【発明の効果】以上説明したように、本発明は、入力電
圧と所定の基準電圧の何れか一方を選択出力する切替回
路が接続されるエミッタフォロア回路を複数個設けて、
各エミッタフォロア回路の出力電圧を抵抗を介して、一
つのベース接地回路に共通入力することにより、電圧利
得を可変としても、出力電圧の周波数特性ならびに出力
直流オフセット電圧が変動することなく、一定に保持さ
れるという効果がある。
圧と所定の基準電圧の何れか一方を選択出力する切替回
路が接続されるエミッタフォロア回路を複数個設けて、
各エミッタフォロア回路の出力電圧を抵抗を介して、一
つのベース接地回路に共通入力することにより、電圧利
得を可変としても、出力電圧の周波数特性ならびに出力
直流オフセット電圧が変動することなく、一定に保持さ
れるという効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
【図３】従来例における周波数特性例を示す図である。
１〜３ トランジスタ
４〜６ 定電流源
７、８ 切替回路
９ 電源電圧源
１０ 基準電圧源
１１、１２、１６〜１８ 抵抗
１３ 負荷抵抗
１４ 電圧源
１５ 増幅器
１９、２０ スイッチ
Claims (1)
- 【請求項１】 コレクタが負荷抵抗を介して所定の電
源電圧源に接続されるとともに所定の出力端子に接続さ
れ、ベースが所定の基準電圧源に接続されるとともに、
Ｎ（２以上の整数）個の２入力１出力の切替回路の一方
の入力端ｂに共通接続されて、エミッタが所定の定電流
源を介して接地電位に接続されるトラジスタと、コレク
タがそれぞれ前記電源電圧源に接続され、ベースが前記
Ｎ個の２入力１出力の切替回路の内の対応する切替回路
の出力端に対してそれぞれ個別に接続されて、エミッタ
がそれぞれ個別の抵抗を介して、前記第１のトランジス
タのエミッタに接続されるとともに、それぞれ個別の定
電流源を介して接地電位に接続されるＮ個のトランジス
タと、を備え、前記Ｎ個の切替回路の他方の入力端ａが
、共に所定の入力端子に接続されることを特徴とする可
変利得回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9649991A JP2845638B2 (ja) | 1991-04-26 | 1991-04-26 | 可変利得回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9649991A JP2845638B2 (ja) | 1991-04-26 | 1991-04-26 | 可変利得回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326611A true JPH04326611A (ja) | 1992-11-16 |
| JP2845638B2 JP2845638B2 (ja) | 1999-01-13 |
Family
ID=14166794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9649991A Expired - Fee Related JP2845638B2 (ja) | 1991-04-26 | 1991-04-26 | 可変利得回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845638B2 (ja) |
-
1991
- 1991-04-26 JP JP9649991A patent/JP2845638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845638B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05218770A (ja) | プログラム可能な増幅装置 | |
| US5936468A (en) | Operational amplifier having two differential amplifiers | |
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| US4695806A (en) | Precision remotely-switched attenuator | |
| JP3664010B2 (ja) | アナログ・スイッチ回路 | |
| JPH0447488B2 (ja) | ||
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JP2001344559A (ja) | アナログ乗算回路および可変利得増幅回路 | |
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| US3783400A (en) | Differential current amplifier | |
| JPH04326611A (ja) | 可変利得回路 | |
| JP3283137B2 (ja) | 可変利得増幅回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPS6144409B2 (ja) | ||
| CA1081331A (en) | Current mirror circuit and apparatus for using same | |
| JPS624038B2 (ja) | ||
| JP3851889B2 (ja) | 可変電流分割回路 | |
| JPS631768B2 (ja) | ||
| JP3455063B2 (ja) | 可変利得増幅器 | |
| JPH0519323B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPS58145206A (ja) | 差動増幅器 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH0526814Y2 (ja) | ||
| JPH06291572A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| LAPS | Cancellation because of no payment of annual fees |