JPH04325877A - 放電灯点灯装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インバータ回路を用い
て放電灯を高周波点灯する放電灯点灯装置に関するもの
である。

【０００２】

【従来の技術】従来より放電灯点灯装置にインバータ回
路を用いて放電灯を高周波点灯するものが提供され、こ
の種の放電灯点灯装置では、図１４に示すように、ディ
ジタル回路部Ｇとアナログ回路部Ｆとで構成された制御
回路Ａを用いてインバータ回路Ｂの動作制御を行ってい
た。

【０００３】そして、最近では上記放電灯点灯装置をリ
モートコントロールで動作制御する商品が開発されてい
る。この場合、送信機Ｃからの信号を受信する受信部Ｄ
と、この受信部Ｄの受信出力に応じて制御回路１のディ
ジタル回路部Ｇを制御するマイクロプロセッサ（ＣＰＵ
）Ｅを必要としていた。ところで、近年のように放電灯
点灯装置の制御機能が多機能化されると、これに伴って
多種多様の放電灯点灯装置を設計することでは対応でき
なくなっている。そこで、汎用演算処理装置としてのマ
イクロプロセッサを用いて制御回路Ａを構成し、１種類
の制御回路Ａで多種多様の制御機能を行えるようにする
ことが提案されている。この場合の具体構成としては、
図１５に示すように制御回路ＡをマイクロプロセッサＩ
とＰＷＭ回路Ｈとで構成したものがある。

【０００４】

【発明が解決しようとする課題】しかしながら、図１５
の構成とした場合にはマイクロプロセッサを２個必要と
し、リモートコントロール信号処理プログラムと、イン
バータ回路のスイッチング素子のオン，オフ周波数、オ
ン，オフデューティなどを制御するための制御データを
演算する処理プログラムとを各マイクロプロセッサ毎に
作成する必要があり、プログラム作成が大変になる。し
かも、このように２個のマイクロプロセッサを用いると
、コストも高くなり、またマイクロプロセッサ間のデー
タ伝送のための配線も複雑になり、回路設計も大変にな
るという問題があった。

【０００５】そこで、この対策として、マイクロプロセ
ッサを１つにし、プログラムも１つにまとめることが考
えられる。しかし、上述した各マイクロプロセッサのプ
ログラムをまとめると、そのプログラムは膨大なものと
なり、現在提供されているマイクロプロセッサでは容量
的に対応させることができない。また、上記プログラム
に対応できる大容量マイクロプロセッサがあったとして
も、コスト的な問題から実用的ではない。

【０００６】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、多様な動作制御が可能
で、且つリモコン機能を備える場合にも、１つのマイク
ロプロセッサで構成することができる放電灯点灯装置を
提供することにある。

【０００７】

【課題を解決するための手段】本発明では、上記目的を
達成するために、制御指令に応じた制御データが汎用演
算処理装置から断片的に与えられると、その断片的な制
御データの間の制御を補間する出力パルス信号を自動的
に生成してインバータ回路に与える補間データ作成回路
をパルス発生回路に設けてある。

【０００８】

【作用】本発明は、上述のように構成することにより、
従来は汎用演算処理装置の処理プログラムで実行させて
いた機能をパルス発生回路がハード的に行うようにして
、すべて汎用演算処理装置から与えなければならなかっ
た制御データを、例えば制御のための初期データと最終
データといった断片的なもので済むようにし、汎用演算
処理装置のプログラムを縮小化し、１つの汎用演算処理
装置でも上記パルス発生回路用の処理プログラムとリモ
ートコントロール信号処理プログラムとを実行できるよ
うにしたものである。

【０００９】

【実施例】図１乃至図１３に本発明の一実施例を示す。 本実施例では、図１に示すように、制御指令に応じた制
御データが汎用演算処理装置から断片的に与えられると
、その断片的な制御データの間の制御を補間する出力パ
ルス信号を自動的に生成してインバータ回路に与える補
間データ作成回路ＪをＰＷＭ回路であるパルス発生回路
Ｈに設けてある。

【００１０】まず、本実施例における制御回路Ａのパル
ス発生回路Ｈの具体構成の一例について説明する。この
パルス発生回路は、出力パルス信号の　”Ｈ”　区間設
定データおよび　”Ｌ”区間設定データをそれぞれ独立
に変化させるパルス幅制御手段から与えられる上記両区
間設定データがセットされ、上記区間設定データをアッ
プカウントあるいはダウンカウントするアップダウンカ
ウンタ回路１ａと、上記パルス幅制御手段によりアップ
ダウンカウンタ回路１ａの最終データが設定され、上記
アップダウンカウンタ回路１ａから出力されるカウント
データが最終データと一致するまでカウントを行わせる
データ比較回路１ｃと、上記アップダウンカウンタ回路
１１のカウントデータをラッチするバッファ１ｂと、こ
のバッファ１ｂのラッチデータが両区間設定データ毎に
交互にセットされ一定周期のクロック信号ＣＬＫでカウ
ントするプリセッタブルなカウンタ回路２と、上記カウ
ンタ回路２からのリップルキャリー信号ＲＣＹ１をトリ
ガクロックとするトグルフリップフロップ回路３とで構
成されている。なお、本実施例の場合にマイクロプロセ
ッサＩからの断片的な制御データの間の制御を補間する
データを自動的に生成する補間データ生成回路Ｊとして
機能するのは、上記アップダウンカウンタ回路１ａとデ
ータ比較回路１ｃである。

【００１１】上記パルス幅制御手段が図１におけるマイ
クロプロセッサＩであり、このマイクロプロセッサＩか
ら出力されるパルス幅を変化させる場合の初期データと
しての　”Ｈ”　区間設定データ及び　”Ｌ”　区間設
定データがアップダウンカウンタ回路１ａの入力端子Ｉ
Ｎ１　〜ＩＮ１２に入力され、データ比較回路１ｃで作
成したタイミング信号によってラッチされる。また、マ
イクロプロセッサから出力されるパルス幅を変化させる
場合の最終データとしての　”Ｈ”　区間設定データ及
び　”Ｌ”区間設定データがデータ比較回路１ｃの入力
端子Ｉ１　〜Ｉ１２に入力され、タイミング制御回路４
から出力されるタイミング信号によってラッチされる。

【００１２】上記アップダウンカウンタ回路１ａ，バッ
ファ１ｂ及びデータ比較回路１ｃでデータラッチ回路１
が形成され、アップダウンカウンタ回路１ａは図４に示
すように両区間設定データ毎に４ビットのアップダウン
カウンタＵＤＣを３個用いて１２ビット構成としてある
。また、バッファ１ｂは図５に示すようにフリップフロ
ップＳＦＲとトライステートバッファＴＢＵＦとで形成
されている。

【００１３】アップダウンカウンタ回路１ａでは、区間
データ設定信号ＨＬが入力されているときに、入力端子
ＩＮ１　〜ＩＮ１２を介して入力されるＤＴ１　〜ＤＴ
１２をラッチ信号ＬＡＴＣＨＡ　，ＬＡＴＣＨＢ　によ
って　”Ｌ”　区間設定データＤＡ１　〜ＤＡ１２、　
”Ｈ”　区間設定データＤＢ１　〜ＤＢ１２としてラッ
チし、データ比較回路１ｃでは、この区間設定データに
続いて入力端子Ｉ１　〜Ｉ１２に入力される区間設定デ
ータをラッチ信号ＬＡＴＣＨＡ　，ＬＡＴＣＨＢ　によ
ってラッチする。また、２次バッファ１ｂでは、データ
比較回路１ｃで作成されたラッチ信号ＬＴＣＨによって
１次バッファ１ａのラッチデータＤＡ１　〜ＤＡ１２、
ＤＢ１　〜ＤＢ１２を取り込んで、イネーブル信号ＥＮ
Ａ　，ＥＮＢ　によって選択された区間設定データＤＡ
１　〜ＤＡ１２あるいはＤＢ１　〜ＤＢ１２をカウンタ
回路２のプリセットデータとして出力する。また、ハー
フクロック制御信号ＨＬＦも一旦ラッチして信号ＨＡＬ
Ｆとして出力している。なお、このハーフクロック制御
とは、マイクロプロセッサのマシンサイクルに関係なく
　”Ｈ”　区間及び　”Ｌ”　区間を任意に設定できる
ようにした制御であり、その詳細な説明は後述する。

【００１４】カウンタ回路２およびトグルフリップフロ
ップ回路３はカウンタ／出力回路５として一体化されて
おり、図６に示すように、４ビットのプリセッタブルカ
ウンタＣＮＴを３個用いて１２ビットのカウンタ回路２
を構成してあり、カウンタ回路２のリップルキャリー信
号ＲＣＹ１　がハーフクロック制御回路６を介してトグ
ルフリップフロップ回路３にトリガクロックとしてリッ
プルキャリー信号ＲＣＹとして出力されている。

【００１５】トグルフリップフロップ回路３のフリップ
フロップ出力は２個のインバータを介して出力パルス信
号ＯＵＴとして出力され、同時に所定のプリセットデー
タをデータラッチ回路１から読み出すイネーブル信号Ｅ
ＮＡ　，ＥＮＢ　として出力される。ハーフクロック制
御回路６は、ハーフクロック制御信号ＨＡＬＦが　”Ｈ
”　のときに、リップルキャリー信号ＲＣＹ１　の立ち
上がり（トグルフリップフロップ回路の反転タイミング
）　を半クロックだけ右にシフトさせ、クロック信号Ｃ
ＬＫの半クロックの精度（倍精度）　で　”Ｈ”　区間
、　”Ｌ”　区間の設定を可能にしている。　　タイミ
ング制御回路４は、ラッチ信号ＬＡＴＣＨ，ＬＡＴＣＨ
Ａ　，ＬＡＴＣＨＢ　，ＬＴＣＨを発生する図７に示す
ラッチ制御回路４ａと、クリア信号ＣＬＥＡＲ，ロード
信号ＬＯＡＤ，ラッチ信号ＬＴＣＨ１　を発生する図８
に示すカウンタ制御回路４ｂとで形成されており、マイ
クロプロセッサから出力されるクロック信号ＣＬＫ，ス
タート信号ＳＴＡＲＴ，区間データ設定信号ＨＬに基づ
いて所定のタイミング信号を出力し、各回路の動作タイ
ミングを制御する。

【００１６】ところで、この種のパルス発生回路では、
出力パルス信号ＯＵＴに基づいて２相クロック信号ＯＵ
Ｔ１　，ＯＵＴ２　を発生させる２相クロック発生回路
７と、放電灯点灯回路１０のスイッチングを制御する出
力信号として出力パルス信号ＯＵＴを出力するか、２相
クロック信号ＯＵＴ１，ＯＵＴ２　を出力するかを切換
信号ＳＥ／ＨＢにより切り換える出力切換回路８とが設
けられており、シングルエンド型（出力パルス信号ＯＵ
Ｔでスイッチングトランジスタが制御される１石インバ
ータ方式）　あるいはハーフブリッジ型（２相クロック
信号ＯＵＴ１　，ＯＵＴ２　によって直列接続された一
対のスイッチングトランジスタが制御される２石インバ
ータ方式）　の放電灯点灯回路１０のスイッチング制御
信号が得られるようになっている。

【００１７】ここで、２相クロック発生回路７は、クロ
ック信号ＣＬＫをカウントしてノンオーバラップ区間を
設定するプリセッタブルカウンタ回路７ａと、プリセッ
タブルカウンタ回路７ａから出力されるリップルキャリ
ー信号ＲＣＹ２　’に基づいてゲート回路７ｃを制御す
るゲート制御回路７ｂとで形成され、８ビットの設定ス
イッチで設定されるノンオーバッラップ区間設定データ
ＨＢ１　〜ＨＢ８　に基づいてノンオーバラップ区間が
設定された２相クロック信号ＯＵＴ１　，ＯＵＴ２　を
出力するようになっている。

【００１８】以下に、パルス発生回路の全体動作につい
て説明する。なお、以下の説明はアップダウンカウンタ
回路１ａのアップダウンカウントをデータ比較回路１ｃ
により禁止し、単にデータラッチ回路１の１次バッファ
として用いた場合について説明する。なお、この際には
アップダウンカウンタ回路１ａとデータ比較回路１ｃと
に同一の区間設定データをセットすることにより行える
。

【００１９】まず、図１０に示すように、マイクロプロ
セッサから出力されるスタート信号ＳＴＡＲＴが立ち上
がると、システムリセットが行われる。そして、　”Ｌ
”　区間設定データＤＡ１　〜ＤＡ１２が確定すると、
マイクロプロセッサから区間データ設定信号ＨＬが立ち
上がり、ラッチ信号ＬＡＴＣＨＡ　が１パルス出力され
てデータラッチ回路１のアップダウンカウンタ回路１ａ
に　”Ｌ”　区間設定データＤＡ１　〜ＤＡ１２がラッ
チされる。

【００２０】次に、　”Ｈ”　区間設定データＤＢ１　
〜ＤＢ１２が確定すると、区間データ設定信号ＨＬの立
ち下がりでラッチ信号ＬＡＴＣＨＢ　が１パルス出力さ
れて　”Ｈ”　区間設定データＤＢ１　〜ＤＢ１２がデ
ータラッチ回路１のアップダウンカウンタ回路１ａにラ
ッチされる。そして、クリア信号ＣＬＥＡＲが　”Ｌ”
　になり、ラッチ信号ＬＴＣＨが１パルス出力され、両
区間設定データＤＡ１　〜ＤＡ１２、ＤＢ１　〜ＤＢ１
２は２次バッファ１ｂにラッチされる。このとき、イネ
ーブル信号ＥＮＡ　が”Ｈ”　となっているので、バッ
ファ１ｂから　”Ｌ”　区間設定データＤＡ１　〜ＤＡ
１２が読み出され、カウンタ回路２にプリセットデータ
をセットするロード信号ＬＯＡＤが出力されたとき、カ
ウンタ回路２に　”Ｌ”　区間設定データＤＡ１　〜Ｄ
Ａ１２がセットされる。この状態でカウンタ回路２によ
るクロック信号ＣＬＫのカウントが開始され、カウンタ
回路２の出力Ｑ１　〜Ｑ１２が総て　”Ｈ”　になると
、リップルキャリー信号ＲＣＹ１　が出力される。この
リップルキャリー信号ＲＣＹ１　によってイネーブル信
号ＥＮＢ　が　”Ｈ”　になり、同時に出力パルス信号
ＯＵＴも　”Ｈ”　になる。すると、”Ｈ”　区間設定
データＤＢ１　〜ＤＢ１２がカウンタ回路２にプリセッ
トされ、クロック信号ＣＬＫのカウントが開始され、リ
ップルキャリー信号ＲＣＹが得られると、出力パルス信
号が　”Ｌ”　になるとともにイネーブル信号ＥＮＡが
　”Ｈ”　になり、上述の動作を繰り返す。したがって
、両区間設定データＤＡ１　〜ＤＡ１２、ＤＢ１　〜Ｄ
Ｂ１２に基づいて出力パルス信号ＯＵＴの　”Ｌ”　区
間および　”Ｈ”　区間が任意に（１２ビットの範囲で
）　設定でき、オン，オフデューティを設定できること
になる。なお、オン，　オフデューティを変更する場合
には、　”Ｌ”　区間設定データＤＡ１　〜ＤＡ１２を
セットした後、区間データ設定信号ＨＬを　”Ｈ”　に
し、　”Ｈ”　区間設定データＤＢ１　〜ＤＢ１２をセ
ットした後、区間データ設定信号ＨＬを”Ｌ”　にすれ
ば良い。

【００２１】例えば、図１０に示すように、クロック信
号ＣＬＫの周波数を１６ＭＨｚ（周期６２．　５ｎｓｅ
ｃ）　とし、　”Ｈ”　区間を１６１パルス、　”Ｌ”
　区間を１６４パルスに設定する場合には、　”Ｈ”　
区間設定データＤＡ１　〜ＤＡ１２の８ビット目および
６ビット目を”　１”　に設定し、　”Ｌ”　区間設定
データＤＢ１　〜ＤＢ１２の８ビット目、６ビット目、
２ビット目、１ビット目を　”１”　に設定すれば良い
ことになる。この場合、出力パルス信号ＯＵＴの周期は
、クロック信号ＣＬＫの３２５パルス分となって２０．
　２μｓｅｃ　であり、周波数４９．　２ｋＨｚとなる
。また、　”Ｈ”　区間あるいは　”Ｌ”　区間の幅を
１パルス分（６２．　５ｎｓｅｃ）　だけ広くすると、
周期はクロック信号ＣＬＫの３２６パルス分となり、周
波数は４９．　１ｋＨｚになる。したがって、出力パル
ス信号ＯＵＴの　”Ｈ”　区間あるいは　”Ｌ”　区間
を６２．　５ｎｓｅｃ刻みで設定できるとともに、０．
１ｋＨｚ刻みで周波数を制御できることになり、パルス
発生回路のスイッチング制御信号として用いた場合にお
いて、きめ細かな点灯制御が行えることになる。なお、
カウンタ回路２にてカウントされるクロック信号ＣＬＫ
の周波数を高くすれば、設定精度をより高くできること
は言うまでもない。

【００２２】次に、図１１に基づいてハーフクロック制
御について説明する。いま、ハーフクロック制御信号Ｈ
ＡＬＦが　”Ｌ”の場合には、リップルキャリー信号Ｒ
ＣＹ１　はそのままトグルフリップフロップ回路３のト
リガクロックとなり、図１１（ｂ）に示すように、トリ
ガクロックとしてのリップルキャリー信号ＲＣＹの立ち
上がりに同期して出力パルス信号ＯＵＴの反転が行われ
る。

【００２３】一方、ハーフクロック制御信号ＨＡＬＦが
　”Ｈ”　になると、図１１（ａ）に示すように、リッ
プルキャリー信号ＲＣＹ１　の立ち上がりが半クロック
だけ右にシフトし、このシフトされたリップルキャリー
信号ＲＣＹがトグルフリップフロップ回路３のトリガク
ロックとなって出力パルス信号ＯＵＴの反転動作が行わ
れる。 したがって、ハーフクロック制御信号ＨＬＦが　”Ｈ”
　の場合、　”Ｈ”　区間あるいは　”Ｌ”　区間を、
区間設定データＤＡ１　〜ＤＡ１２，ＤＢ１　〜ＤＢ１
２にて設定される図１１（ｂ）の場合に比べてクロック
信号ＣＬＫの半クロック分だけ広くでき、クロック信号
ＣＬＫの周波数を高くすることなく、　”Ｈ”　区間お
よび　”Ｌ”区間の設定精度を倍にすることができる。

【００２４】２相クロック発生回路７は次のように動作
する。つまり、この２相クロック発生回路７では、ノン
オーバッラップ区間設定データＨＢ１　〜ＨＢ８　がプ
リセットされたプリセッタブルカウンタ回路７ａにてク
ロック信号ＣＬＫをカウントしてノンオーバラップ区間
を設定するようになっており、図１２に示すように、プ
リセッタブルカウンタ回路７ａから出力されるリップル
キャリー信号ＲＣＹ２’に基づいてゲート回路７ｃを制
御するゲート制御信号が形成され、このゲート制御信号
にて制御されるゲート回路７ｃによって出力パルス信号
ＯＵＴにノンオーバラップ区間を付与した２相クロック
信号ＯＵＴ１　，ＯＵＴ２　が形成される。

【００２５】上述のようにして発生された出力パルス信
号ＯＵＴおよび２相クロック信号ＯＵＴ１　，ＯＵＴ２
　は、出力切換回路８を介して出力され、切換信号ＳＥ
／ＨＢが”Ｈ”　のとき、出力パルス信号ＯＵＴが出力
され、切換信号ＳＥ／ＨＢが　”Ｌ”のとき、２相クロ
ック信号ＯＵＴ１　，ＯＵＴ２　が出力される。したが
って、切換信号ＳＥ／ＨＢを適当に設定することにより
、シングルエンド型あるいはハーフブリッジ型の放電灯
点灯回路１０に対応できるパルス発生回路が得られるこ
とになる。

【００２６】以下に、出力パルス信号のパルス幅を変化
させる際の動作について説明する。このように出力パル
ス信号のパルス幅を変化させる場合には、マイクロプロ
セッサがアップダウンカウンタ回路１ａにパルス幅を変
化させる場合の初期データをセットし、データ比較回路
１ｃにパルス幅を変化させる場合の最終データをセット
する。ここで、データ比較回路１ｃに最終データとして
の区間設定データが設定されたときには、この設定デー
タがアップダウンカウンタ回路１ａに設定されたデータ
と一致するかどうかを比較して判断し、不一致の場合に
はデータ比較回路１ｃからアップダウンカウンタ回路１
ａにアップカウントあるいはダウンカウントさせるため
のアップダウン信号ＤＮＵＰ１　，ＤＮＵＰ２　を与え
ることにより、アップダウンカウンタ回路１ａを初期デ
ータからインクリメントあるいはディクリメントさせる
という動作を、アップダウンカウンタ回路１ａの出力デ
ータが設定データに一致するまで行う。

【００２７】このようにしてアップダウンカウンタ回路
１ａでアップカウントあるいはダウンカウントが行われ
ているとき、バッファ１ｂにはインクリメントあるいは
ディリメントされる毎に、新たなデータがラッチされ、
このデータはイネーブル信号ＥＮＡ　，ＥＮＢ　が　”
Ｈ”　となり、ロード信号ＬＯＡＤがカウンタ回路２に
入力される毎にカウンタ回路２にセットされ、以降は上
述したと同様にしてアップダウンカウンタ回路１ａの出
力データが設定データに一致するまで、連続的に異なる
データをカウンタ回路２がカウントする。なお、データ
比較回路１ｃはカウンタ回路２でデータが更新されるこ
とに同期してアップダウンカウンタ回路１ａのアップカ
ウントあるいはダウンカウントの制御を行っている。従
って、トグルフリップフロップ回路３からは図１３に示
すように連続的にパルス幅が変化する出力パルス信号が
得られる。なお、この図１３の場合には　”Ｌ”　区間
設定データは固定して　”Ｈ”　区間設定データだけを
可変した場合を示し、初期データが　”１”で最終デー
タが　”５”　の場合を示す。このようにマイクロプロ
セッサがアップダウンカウンタ回路１ａにパルス幅を変
化させる場合の初期データをセットし、データ比較回路
１ｃに最終データをセットすれば、アップダウンカウン
タ回路１ａでマイクロプロセッサのマシンサイクルに関
係なくアップカウントあるいはダウンカウントしてプリ
セッタブルなカウンタ回路２にセットされるデータを更
新することができ、高速にパルス幅を変化させることが
できる。しかも、マイクロプロセッサは断片的な制御デ
ータを与えるだけでよいので、処理プログラムを縮小す
ることができる。そして、上記アップダウンカウンタ回
路１ａの出力データが一致した場合にはそこで上記動作
は終了し、上述したアップダウンカウンタ回路１ａを１
次バッファとして使用する通常の動作に戻る。

【００２８】ところで、上述の回路構成の場合には放電
灯を全点灯、全消灯あるいは所定の調光点灯状態に切り
換える際の過渡的な段階における放電灯の点灯制御に用
いることができ、その場合の動作フローを図２に示す。 このような動作制御を行う場合に本実施例を用いれば、
マイクロプロセッサからいちいち上記過渡的な段階にお
ける制御のために制御データをパルス発生回路に転送す
る処理ルーチンを不要とできる。なお、この説明は補間
データ作成回路の一例について説明したもので、例えば
アップダウンカウンタ回路だけで補間データ作成回路を
構成し、マイクロプロセッサから放電灯の点灯する制御
データが与えられた場合に、補間データ作成回路が自動
的に予熱期間を付与して放電灯を点灯するというような
構成とすることが可能であり、その他にも多種多様のバ
リエーションがある。なお、本実施例を適用した場合に
はマイクロプロセッサとして１チップ化したＡＳＩＣマ
イコンなどを用いることが考えられる。

【００２９】

【発明の効果】本発明は上述のように、制御指令に応じ
た制御データが汎用演算処理装置から断片的に与えられ
ると、その断片的な制御データの間の制御を補間する出
力パルス信号を自動的に生成してインバータ回路に与え
る補間データ作成回路をパルス発生回路に設けてあるの
で、従来は汎用演算処理装置の処理プログラムで実行さ
せていた機能をパルス発生回路がハード的に行い、すべ
て汎用演算処理装置から与えなければならなかった制御
データを、例えば制御のための初期データと最終データ
といった断片的なもので済み、汎用演算処理装置のプロ
グラムを縮小化し、１つの汎用演算処理装置でも上記パ
ルス発生回路用の処理プログラムとリモートコントロー
ル信号処理プログラムとを実行できる。したがって、汎
用演算処理装置を１つとすることにより、コストの低減
が可能であり、また処理プログラムを１つにまとめるこ
とにより、処理方式が明確になって設計が容易となり、
２つの汎用演算処理装置を用いた場合のように汎用演算
処理装置間のデータ交換が不要であるので、処理速度の
改善が期待できるといった効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の概略構成を示すブロック図
である。

【図２】同上の概略動作を示すフローチャートである。

【図３】パルス発生回路の構成を示すブロック図である
。

【図４】（ａ）はアップダウンカウンタ回路の回路図で
ある。 （ｂ）は同上に用いられるカウンタの端子配列を示す説
明図である。

【図５】（ａ）はバッファの回路図である。 （ｂ）は同上に用いられるフリップフロップの端子配列
の説明図である。

【図６】（ａ）はカウンタ／出力回路の回路図である。 （ｂ）は同上に用いられるカウンタの端子配列を示す説
明図である。 （ｃ）は同上に用いられるフリップフロップの端子配列
の説明図である。

【図７】ラッチ制御回路の回路図である。

【図８】カウンタ制御回路の回路図である。

【図９】（ａ）は２相クロック発生回路の回路図である
。 （ｂ）は同上に用いられるカウンタの端子配列を示す説
明図である。 （ｃ）は同上に用いられるフリップフロップの端子配列
の説明図である。

【図１０】同上の全体動作の説明図である。

【図１１】ハーフクロック制御の動作説明図である。

【図１２】２相クロック発生回路の動作説明図である。

【図１３】同上の主要動作の説明図である。

【図１４】従来の放電灯点灯装置の概略構成を示すブロ
ック図である。

【図１５】従来の多機能化した放電灯点灯装置の概略構
成を示すブロック図である。

【符号の説明】 Ａ　　制御回路 Ｂ　　インバータ回路 Ｃ　　送信機 Ｄ　　受信部 Ｈ　　パルス発生回路 Ｉ　　マイクロプロセッサ Ｊ　　補間データ作成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　インバータ回路を用いて放電灯を高周
   波点灯し、リモートコントロールで放電灯の点灯制御が
   行われる放電灯点灯装置において、送信機から送信され
   る放電灯の制御指令を受信する受信部と、複数の制御に
   対応するプログラムを記憶し、制御指令に応じて該当す
   る制御プログラムを読み出してインバータ回路のスイッ
   チング素子を制御する制御データを演算する汎用演算処
   理装置と、上記制御データに基づいて上記スイッチング
   素子を制御する出力パルス信号を生成してインバータ回
   路に与えるパルス発生回路とを備え、制御指令に応じた
   制御データが汎用演算処理装置から断片的に与えられる
   と、その断片的な制御データの間の制御を補間するデー
   タを自動的に生成する補間データ作成回路を上記パルス
   発生回路に設けて成ることを特徴とする放電灯点灯装置
   。