JPH0432252A - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JPH0432252A JPH0432252A JP2139289A JP13928990A JPH0432252A JP H0432252 A JPH0432252 A JP H0432252A JP 2139289 A JP2139289 A JP 2139289A JP 13928990 A JP13928990 A JP 13928990A JP H0432252 A JPH0432252 A JP H0432252A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- base material
- insulating base
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract 3
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
め要約のデータは記録されません。
Description
電源用端子、接地用端子の配役構造に関する。
ための凹所98を有すると共に、その表面或いは内部に
多数の信号パターン91を設けている。なお、同図にお
いて92はスルーホール、96は導体ピンである。
と上記信号パターン91の信号用端子910との間には
、ポンディングワイヤー81が接続しである。また、電
子部品8と電源用端子850又は接地用端子860との
間にも、ポンディングワイヤー81が接続しである。
0図に示すごとく、電子部品8に設けられた多数の各接
続端子88と2上記多数の各信号用端子910.電源用
端子850.接地用端子860との間で行われている。
数の信号用端子、電源用端子、接地用端子が配列されて
いる。
ごとく、数十〜数百μmの間隙を置いて密集している。
する信号パターン91に配設されている。また、電源用
端子850は電源回路85に、接地用端子860は接地
回路86にそれぞれ配設されている。
とく、バイアホール855を経て、絶縁基材90内に設
けた内部電源回路856に連通している。この電源回路
856は、前記導体ビン96を通じて電源に接続されて
いる。一方、上記接地回路86も、電源回路85と同様
に、第9図に示すごとくバイアホール855を経て、絶
縁基材90内に設けた内部接地回路(図示路)に連通し
アースに接続されている。
処理速度の高速化が必要となり、特に電子部品への信号
の入出力に使用されるディジタル信号(ON−OFF)
のクロック周波数も、数十MHzから数百MHzへと高
周波域に拡大している。
効率良く入出力させるためには2回路の電気特性として
は、キャパシタンス(誘電率)とインダクタンス(磁気
誘導係数)とを小さくする必要がある。この中、キャパ
シタンスは、絶縁基材の材料特性で定められるが、イン
ダクタンスは配線設計に起因することが多い。
必要であり、その回路パターンは出来るだけ太くするこ
とが望まれる。
縁基材90内における前記内部電源回路856、内部接
地回路を幅広く形成しておき、絶縁基材90の表面の電
源用端子850.接地用端子860は信号用端子910
の間に幅狭く設けていた。そして、内部電源回路856
と電源用端子850間は上記バイアホール855で、ま
た内部接地回路と接地用端子860間は上記バイアホー
ル865で連通させている。
機能化により、信号用端子910.電源用端子850.
接地用端子860の数が著しく増大している。そのため
、これらを電子部品搭載用の凹所98の周囲に配線する
に当たり、その設計自由度が著しく制限されてきている
。
設する場所が、極めて少なくなり、その解決対策が強く
望まれている。即ち、上記開口周縁に高密度配線をする
ことができる方策が切望されている。
化に対応でき、電子部品搭載用の凹所の開口周縁に高密
度配線ができる電子部品搭載用基板を提供しようとする
ものである。
部品搭載用の凹所を形成してなる電子部品搭載用基板に
おいて、上記凹所の側壁には絶縁基材の外部へ導通させ
た導体層を設け、また該導体層には電源用端子又は接地
用端子を配設してなり、一方、J:記凹所の開口周縁に
は上記信号パターンに配設した多数の信号用端子を並列
して配置し、かつ該信号用端子の間にはこれと並列して
上記電源用端子又は接地用端子を配置してなることを特
徴とする電子部品搭載用基板にあるやこれを第1発明と
いう。
側壁に外部へ導通させた導体層を設は該導体層に電源用
端子又は接地用端子を配設したこと、及び凹所の開口周
縁には多数の信号用端子の間にこれと並列して上記電源
用端子、接地用端子を配置したことにある。
ずれか一方を設ける。そして1例えば。
えば従来と同様に設ける。
ば凹所及びその開口周縁に金属メツキを施すことにより
一体的に設ける。また、導体層は少なくとも上記凹所の
側壁に設けるが、電子部品を接着搭載する底面に設&J
ることもできる。
は、絶縁基材内に1スルーホール等の外部へ通ずる1幅
広の金属層を設ける方法がある。
し9両者の間で直接に電気的導通を図る方法もある。
が凹所の開口周縁に向かっている先端部分である。一方
、電源用端子又は接地用端子は。
へ少し伸びた形状を有する。そして、信号用端子と電源
用端子又は接地用端子は、凹所開口周縁において、いわ
ば相互乗り入れした状態に配置されている(第1図参照
)。
を積層して、一方に電源用端子を他方に接地用端子を形
成した積層型の電子部品搭載用基板を構成することもで
きる(第4図〜第6図参照)。
けた第1絶縁基材と第2絶縁基材とを積層すると共に該
第1絶縁基材に電子部品搭載用の凹所を設けてなる積層
型電子部品搭載用基板であって、上記凹所の側壁には第
1絶縁基材の外部へ導通させた導体層を設け、また該導
体層には電源用端子又は接地用端子を配設してなり、一
方上記凹所の開口周縁には上記信号パターンに配設した
多数の信号用端子を並列して配置し、また該信号用端子
の間にはこれと並列して上記電源用端子又は接地用端子
を配置してなる。更に、上記第2絶縁基材には、上記第
1絶縁基材上の上記電源用端子、接地用端子、信号用端
子よりも外周に開口する開口部を設けてなり、また該開
口部の第2側壁には第2絶縁基材の外部へ導通さセた第
2導体層を設け、また該第2導体層には接地用端子又は
電源用端子を配設してなり、一方、上記開口部の開口周
縁には信号パターンに配設した多数の信号用端子を並列
して配置し7また該信号用端子の間にはこれと並列して
上記第2導体層に配設した接地用端子又は電源用端子を
配置したことを特徴とする。
基材と第2絶縁基材を積層し、第1絶縁基材に設けた電
子部品搭載用の凹所及びその開口周縁には。前記第1発
明と同様に第1導体層及び相互乗り入れした信号用端子
と電源用端子(又は接地用端子)を設けること、また第
2絶縁基材の開口部及びその開口周縁には第2導体層及
び相互乗り入れした信号用端子と接地用端子(又は電源
用端子)を設けることである。
縁基材側のいずれか一方に設け、該電源用端子を設けな
かった側に接地用端子を設ける。
用端子の形成などは、上記第1発明と同様である。
電子部品の接続端子にポンディングワイヤーにより接続
する。そして、該電源用端子又は接地用端子は、凹所側
壁の導体層を通じて、絶縁基材外部の電源又はアースと
接続される。また。
グワイヤーにより接続する。該信号用端子は、信号パタ
ーンに導通している。
きくすることができ、電源回路又は接地回路を低インダ
クタンス回路とすることができる。
来のどと(、バイアホールを穿設しない。
必要がない。それ故、該開口周縁のスペースに余裕が生
じ、従来に比してより多くの信号用端子、電源用端子、
接地用端子を配置することができる。それ故、高密度配
線が可能となる。即ち。
回路の線幅、端子幅はO,1m以下である。
とになる。
配置しであるので、電子部品の接続端子と上記各端子間
はほぼ同じとすることができ、ポンディングワイヤーの
接続が容品である。
対応でき、電子部品搭載用の凹所の開口周縁に高密度配
線ができる電子部品搭載用基板を提供することができる
。
縁基材のそれぞれの凹所、開口部に導体層を設け、上記
第1発明と同様に各開口周縁に信号用端子と電源用端子
、信号用端子と接地用端子を並列配置している。
。また、該第2発明においては、一方の開口周縁に信号
用端子と電源用端子、他方の開口周縁に信号用端子と接
地用端子を二層に設けているので、凹所内の電子部品に
対して各端子を数多く配置することができる。それ故、
第1発明に比して配線数を約2倍とすることができ、よ
り一層電子部品の高機能化に対応することができる。
第F図〜第3図を用いて説明する。
設けた絶縁基材60に電子部品搭載用の凹所68を形成
し、該凹所68の側壁には絶縁基材60の外部へ導通さ
せた導体層1を設け、該導体層Iには電源用端子30を
配設してなる。そして、上記凹所68の開口周縁には、
上記信号パターン4に配設した信号用端子40を並列し
て配置し、かつ該信号用端子40の間にはこれと並列し
て上記電源用端子30を配置している。
に形成した底面導体層11とよりなる。そして、側壁導
体層10は、絶縁基材60の内部に設けた内部電源回路
12に接続されている。該電源回路12は、外部電源に
接続されている。上記導体層1及び電源用端子30は、
銅メツキにより同時形成しである。
すごとく、該凹所68に向けて、信号パターン4の信号
用端子40が多数、並列配置されている。一方、多数の
該信号用端子40の間には。
0と並列して配置されている。
0の間には、接地用端子35が配置してあり、該接地用
端子35は絶縁基材上に設けた接地回路350に導通し
ている。なお、この場合。
周のピンへ接続することが好ましい。
第2図に示すごとく、その凹所68内に電子部品8を搭
載する。そして、第1図に示すごとく、該電子部品8の
接続端子88と、上記電源用端子30.信号用端子4.
接地用端子35との間に、ポンディングワイヤー5を接
続する。
0を接続した導体層1が、凹所68の側壁及び底面に設
けであるので、電源回路を大きく取ることができる。そ
れ故、該電源回路を低インダクタンス回路とすることが
でき、を子部品の高機能化に対応できる。
っては、従来のごとくバイアホールを設けていない。そ
れ故、開口周縁のスペースに余裕が生じ、より多くの信
号用端子4.電源用端子30゜接地用端子35を配置で
き、高密度配線が可能となる。
は、並列配置しであるので5 これら各端子と電子部品
8の接続端子88との間におけるボンディングワイヤー
5の接続が容易である。
置を逆にすることもできる。即ち、′を源用端子30を
接地用端子、接地用端子35を電源用端子として使用す
ることもできる。
第4図〜第6図を用いて説明する。
ーン4を設けた第1絶縁基材60と第2絶縁基材62と
を積層すると共に、該第1絶縁基材60に第1実施例と
同様に電子部品搭載用の凹所68を設けてなる積層型の
電子部品搭載用基板である。
通させた導体層1を設け、該導体層1には電源用端子3
0を配設してなる。一方、上記凹所68の開口周縁には
、上記信号パターン4に配設した多数の信号用端子40
を並列して配置しまた該信号用端子40の間にはこれと
並列して上記am用端子30を配置している。
の上記電源用端子30.信号用端子40よりも外周に開
口する開口部69(第5図、第6図)を設ける。また5
該開ロ部69の第2側壁には第2絶縁基材62の外部へ
導通させた第2導体層2を設ける。また、該第2導体層
2には、接地用端子35を配設する。
した多数の信号用端子40を並列配置する。また、該信
号用端子40の間にはこれと並列して、上記第2導体層
2に配設した接地用端子35を配置する。
2と、絶縁基材60上面の信号パターン4との間には、
プリプレグ絶縁基材66が介設されている。
4図、第5図に示すごとく、その凹所68内に、電子部
品8を搭載する。そして、該電子部品8の接続端子88
と、凹所68の開口周縁上の電源用端子30.信号用端
子40との間にポンディングワイヤー51を接続する。
端子35、信号用端子40との間にもボンディングワイ
ヤー52を接続する。その他は、第1実施例と同様であ
る。
きる。
凹所68の開口周縁、開口部69の開口周縁に、それぞ
れ電源用端子30と信号用端子40、接地用端子35と
信号用端子40を並列配置しているので、第1実施例に
比して、より高密度の配線を行うことができる。
第2導体層2にそれぞれ配設しているので、電源回路、
接地回路を共に低インダクタンスとすることができる。
(it電源用接地用)を逆にして用いることもできる。
の放熱板18を設けたものである。
層11を設ける。また、放熱板18の下面及び絶縁基材
60の下面には、金属メツキ層181を設ける。該金属
メツキ層181は、it電源回路して用いる。そのため
、電源用端子30は導体層1.放熱板18.金属メツキ
層181を通じて外部電源に接続されている。その他は
、第2実施例と同様である。
きる。
進させることができる。
部を示し、第1図はその平面図、第2図は側面断面図、
第3図は斜視図、第4図〜第6図は第2実施例の積層型
電子部品搭載用基板の要部を示し、第4図はその平面図
、第5図は側面断面図、第6図は斜視図、第7図は第3
実施例の積層型電子部品搭載用基板の要部断面図、第8
図〜第11図は従来の電子部品搭載用基板を示し、第8
図はその側面図、第9図及び第10図は要部平面図、第
11図は第10図のY−Y線矢視断面図である。 1゜ 2゜ 30゜ 35゜ 4゜ 40゜ 5゜ 0.導体層。 8.第2導体層 0.電源用端子。 0.接地用端子。 0.信号パターン。 0.信号用端子。 51.52.、、 ボンディングワイヤー60゜ 62゜ 8゜ 88゜ 絶縁基材 第2絶縁基材。 電子部品。 接続端子。
Claims (2)
- (1)多数の信号パターンを設けた絶縁基材に電子部品
搭載用の凹所を形成してなる電子部品搭載用・基板にお
いて、 上記凹所の側壁には絶縁基材の外部へ導通させた導体層
を設け、また該導体層には電源用端子又 は接地用端子
を配設してなり、 一方、上記凹所の開口周縁には上記信号パターンに配設
した多数の信号用端子を並列して配置し、かつ該信号用
端子の間にはこれと並列して上記電源用端子又は接地用
端子を配置してなることを特徴とする電子部品搭載用基
板。 - (2)それぞれに多数の信号パターンを設けた第1絶縁
基材と第2絶縁基材とを積層すると共に該第1絶縁基材
に電子部品搭載用の凹所を設けてなる積層型電子部品搭
載用基板であって、 上記凹所の側壁には第1絶縁基材の外部へ導通させた導
体層を設け、また該導体層には電源用端子又は接地用端
子を配設してなり、一方上記凹所の開口周縁には上記信
号パターンに配設した多数の信号用端子を並列して配置
し、また該信号用端子の間にはこれと並列して上記電源
用端子又は接地用端子を配置してなり、 更に、上記第2絶縁基材には、上記第1絶縁基材上の上
記電源用端子、接地用端子、信号用端子よりも外周に開
口する開口部を設けてなり、また該開口部の第2側壁に
は第2絶縁基材の外部へ導通させた第2導体層を設け、
また該第2導体層には接地用端子又は電源用端子を配設
してなり、一方、上記開口部の開口周縁には信号パター
ンに配設した多数の信号用端子を並列して配置し、また
該信号用端子の間にはこれと並列して上記第2導体層に
配設した接地用端子又は電源用端子を配置したことを特
徴とする電子部品搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2139289A JP2804821B2 (ja) | 1990-05-29 | 1990-05-29 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2139289A JP2804821B2 (ja) | 1990-05-29 | 1990-05-29 | 電子部品搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0432252A true JPH0432252A (ja) | 1992-02-04 |
JP2804821B2 JP2804821B2 (ja) | 1998-09-30 |
Family
ID=15241818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2139289A Expired - Lifetime JP2804821B2 (ja) | 1990-05-29 | 1990-05-29 | 電子部品搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2804821B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5672909A (en) * | 1995-02-07 | 1997-09-30 | Amkor Electronics, Inc. | Interdigitated wirebond programmable fixed voltage planes |
US5858816A (en) * | 1996-12-17 | 1999-01-12 | Shinko Electric Industries Co. | Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element |
-
1990
- 1990-05-29 JP JP2139289A patent/JP2804821B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5672909A (en) * | 1995-02-07 | 1997-09-30 | Amkor Electronics, Inc. | Interdigitated wirebond programmable fixed voltage planes |
US5858816A (en) * | 1996-12-17 | 1999-01-12 | Shinko Electric Industries Co. | Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element |
Also Published As
Publication number | Publication date |
---|---|
JP2804821B2 (ja) | 1998-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
CA2454289C (en) | High speed circuit board and method for fabrication | |
US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
JPH0321089B2 (ja) | ||
EP1104026B1 (en) | Ground plane for a semiconductor chip | |
EP1085594B1 (en) | High frequency circuit apparatus | |
JPH11289029A (ja) | 半導体装置のプラスチックパッケージ | |
JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
JP2001339170A (ja) | 多層配線基板 | |
JPH0432252A (ja) | 電子部品搭載用基板 | |
JPH11298097A (ja) | プリント配線板 | |
JP2784523B2 (ja) | 電子部品搭載用基板 | |
JPH08148876A (ja) | 誘導相殺コンデンサ搭載装置 | |
JP2784525B2 (ja) | 電子部品搭載用基板 | |
JPH02271656A (ja) | 多層化マイクロ波集積回路 | |
JP7405460B1 (ja) | 回路基板および電子部品の製造方法 | |
US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
JP2804827B2 (ja) | 電子部品搭載用基板 | |
JPH11297875A (ja) | 多層プリント配線板及び該配線板を備えた電子機器 | |
JPH0425144A (ja) | 3層tab用テープを用いた半導体装置及び3層tab用テープの製造方法 | |
JPH0741161Y2 (ja) | 混成集積回路 | |
JP3234045B2 (ja) | 多層配線基板 | |
JPH0239604A (ja) | 遅延回路構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |