JPH04319224A - 電界放出デバイス - Google Patents
電界放出デバイスInfo
- Publication number
- JPH04319224A JPH04319224A JP4034384A JP3438492A JPH04319224A JP H04319224 A JPH04319224 A JP H04319224A JP 4034384 A JP4034384 A JP 4034384A JP 3438492 A JP3438492 A JP 3438492A JP H04319224 A JPH04319224 A JP H04319224A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- grid
- dielectric layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 title abstract 2
- 238000007599 discharging Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000011810 insulating material Substances 0.000 claims description 41
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- -1 polysiloxane Polymers 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000005496 eutectics Effects 0.000 claims description 2
- 229910000510 noble metal Inorganic materials 0.000 claims description 2
- 239000002657 fibrous material Substances 0.000 claims 1
- 239000011213 glass-filled polymer Substances 0.000 claims 1
- 238000009987 spinning Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000001459 lithography Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 166
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000439 uranium oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- WZECUPJJEIXUKY-UHFFFAOYSA-N [O-2].[O-2].[O-2].[U+6] Chemical compound [O-2].[O-2].[O-2].[U+6] WZECUPJJEIXUKY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000374 eutectic mixture Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電界放出過程により陰
極から電子を放出するようになされた真空バルブ（電子
管）又はガス入りバルブに関する。
極から電子を放出するようになされた真空バルブ（電子
管）又はガス入りバルブに関する。
【０００２】
【従来の技術】ミクロ製造技法によって製造された電界
エミッターの電子源は、熱陰極に比べて多くの潜在的利
点を有している。第１に、熱陰極は、電界エミッターの
電子源には必要とされない大きな陰極加熱電力を必要と
する。これに対して、電界エミッターは、いずれも低電
圧で得られる、比較的小さいエネルギーの広がり、比較
的高い均一性、及び比較的高い電流密度を有する電子ビ
ームを供給することができる。しかしながら、これらの
特性を得るためには、多数のナノメートル単位のエミッ
ターを巨視的面積に亙って均一に製造しなければならな
い。
エミッターの電子源は、熱陰極に比べて多くの潜在的利
点を有している。第１に、熱陰極は、電界エミッターの
電子源には必要とされない大きな陰極加熱電力を必要と
する。これに対して、電界エミッターは、いずれも低電
圧で得られる、比較的小さいエネルギーの広がり、比較
的高い均一性、及び比較的高い電流密度を有する電子ビ
ームを供給することができる。しかしながら、これらの
特性を得るためには、多数のナノメートル単位のエミッ
ターを巨視的面積に亙って均一に製造しなければならな
い。
【０００３】従来周知の電界エミッターの電子源の基本
構造は、基板から突出した導電性のピラミッド形又は円
錐形の「チップ」である。直径１０ｃｍの単一のシリコ
ン基板上にそのような多数の、例えば１０６ 又は１０
８ 個のチップを設けることができる。そのようなチッ
プを製造するためのいろいろなミクロ製造法が知られて
いる。例えば、英国特許第２，２０９，４３２号は、１
個のチップ（例えば、１回のプロセスで形成される多く
のチップの１つとして）を製造し、そのチップに絶縁性
スペーサ層とグリッド層を被覆し、次いで、リソグラフ
ィ法によってグリッド開孔を形成する方法を開示してい
る。この方法では、各グリッド開孔をチップに対して正
確に整合させることが必要とされる。このような精度を
達成することが必要とされるためにそのプロセスの歩留
まりを低下させることになる。
構造は、基板から突出した導電性のピラミッド形又は円
錐形の「チップ」である。直径１０ｃｍの単一のシリコ
ン基板上にそのような多数の、例えば１０６ 又は１０
８ 個のチップを設けることができる。そのようなチッ
プを製造するためのいろいろなミクロ製造法が知られて
いる。例えば、英国特許第２，２０９，４３２号は、１
個のチップ（例えば、１回のプロセスで形成される多く
のチップの１つとして）を製造し、そのチップに絶縁性
スペーサ層とグリッド層を被覆し、次いで、リソグラフ
ィ法によってグリッド開孔を形成する方法を開示してい
る。この方法では、各グリッド開孔をチップに対して正
確に整合させることが必要とされる。このような精度を
達成することが必要とされるためにそのプロセスの歩留
まりを低下させることになる。
【０００４】米国特許第３，７５５，７０４号及びヨー
ロッパ特許第０３４５１４８号は、リソグラフィ法によ
って形成されたグリッド構造を介してチップを蒸着する
ことを開示している。又、英国特許第１，５８３，０３
０号は、一方向性の固化された共融混合物内に形成され
たチップの配列体上にグリッドを形成することを開示し
ている。これらの方法は、いずれも、別個のリソグラフ
ィ法の各工程を特に正確に整合させる必要はない。上記
米国特許第３，７５５，７０４号及びヨーロッパ特許第
０３４５１４８号の方法は、唯１つの枢要のリソグラフ
ィ法を必要とするだけであるが、チップは蒸着によって
形成しなければならない。上記英国特許第１，５８３，
０３０号の方法は、リソグラフィ法を必要としないが、
特殊な、即ち共融性のチップ材を必要とする。
ロッパ特許第０３４５１４８号は、リソグラフィ法によ
って形成されたグリッド構造を介してチップを蒸着する
ことを開示している。又、英国特許第１，５８３，０３
０号は、一方向性の固化された共融混合物内に形成され
たチップの配列体上にグリッドを形成することを開示し
ている。これらの方法は、いずれも、別個のリソグラフ
ィ法の各工程を特に正確に整合させる必要はない。上記
米国特許第３，７５５，７０４号及びヨーロッパ特許第
０３４５１４８号の方法は、唯１つの枢要のリソグラフ
ィ法を必要とするだけであるが、チップは蒸着によって
形成しなければならない。上記英国特許第１，５８３，
０３０号の方法は、リソグラフィ法を必要としないが、
特殊な、即ち共融性のチップ材を必要とする。
【０００５】
【発明が解決しようとする課題】本発明の課題は、電界
エミッターの電子源及びグリッドを製造するための改良
された方法を提供することである。
エミッターの電子源及びグリッドを製造するための改良
された方法を提供することである。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するために、電界放出デバイスお形成する方法であっ
て、（ａ）各々数ナノメートルのチップ曲率を有し、９
０°未満の頂角を有する導電性チップの配列体を基板上
に形成し、（ｂ）全体的にチップの高さに実質的に等し
い平均厚さを有するが、チップを覆う突起を形成する１
層又はそれ以上の誘電体層を前記基板上に被覆し、（ｃ
）該誘電体層上に導電グリッド層を被覆し、（ｄ）前記
グリッド層及び誘電体層に形成された前記突起からは流
れ落ちるのに十分に低い粘度のレジスト材の層を該グリ
ッド層上に被覆して、該突起をレジスト材によって実質
的に防護されないままに残し、（ｅ）前記グリッド層の
各突起を蝕刻によって除去してグリッド層の素材のカラ
ーで囲まれたグリッド層開孔を形成し、（ｆ）前記誘電
体層の、前記工程（ｅ）によって露出された部分を蝕刻
によって除去し、誘電体層に形成された開孔及び前記グ
リッド層開孔を通して前記各チップを露出させることか
ら成る方法を提供する。上記レジスト材の層の残部は、
後に除去することが好ましい。
決するために、電界放出デバイスお形成する方法であっ
て、（ａ）各々数ナノメートルのチップ曲率を有し、９
０°未満の頂角を有する導電性チップの配列体を基板上
に形成し、（ｂ）全体的にチップの高さに実質的に等し
い平均厚さを有するが、チップを覆う突起を形成する１
層又はそれ以上の誘電体層を前記基板上に被覆し、（ｃ
）該誘電体層上に導電グリッド層を被覆し、（ｄ）前記
グリッド層及び誘電体層に形成された前記突起からは流
れ落ちるのに十分に低い粘度のレジスト材の層を該グリ
ッド層上に被覆して、該突起をレジスト材によって実質
的に防護されないままに残し、（ｅ）前記グリッド層の
各突起を蝕刻によって除去してグリッド層の素材のカラ
ーで囲まれたグリッド層開孔を形成し、（ｆ）前記誘電
体層の、前記工程（ｅ）によって露出された部分を蝕刻
によって除去し、誘電体層に形成された開孔及び前記グ
リッド層開孔を通して前記各チップを露出させることか
ら成る方法を提供する。上記レジスト材の層の残部は、
後に除去することが好ましい。
【０００７】
【実施例】以下に添付図を参照して本発明の実施例を説
明する。本発明においては、チップ形成工程を最初に行
なう。そして、それに続くグリッドの形成は、後述する
ようにグリッドが各チップに自動的に整合するようにな
されているので、チップを規則的な配列体として形成す
る必要がない。従って、例えば選択的化学蝕刻又は選択
的イオンビーム蝕刻によって周りのマトリックスから立
上がったＴａｃ（炭化タンタル）又はＷ（タングステン
）の鋭利な（鋭く尖った）チップ繊維を残すことによっ
てチップを製造する場合、Ｎｉ／Ｃｒ（ニッケル／クロ
ム合金）とＴａｃの混合物、又はＵＯ３ （酸化ウラン
）とＷの混合物のような共融繊維材を用いることができ
る。
明する。本発明においては、チップ形成工程を最初に行
なう。そして、それに続くグリッドの形成は、後述する
ようにグリッドが各チップに自動的に整合するようにな
されているので、チップを規則的な配列体として形成す
る必要がない。従って、例えば選択的化学蝕刻又は選択
的イオンビーム蝕刻によって周りのマトリックスから立
上がったＴａｃ（炭化タンタル）又はＷ（タングステン
）の鋭利な（鋭く尖った）チップ繊維を残すことによっ
てチップを製造する場合、Ｎｉ／Ｃｒ（ニッケル／クロ
ム合金）とＴａｃの混合物、又はＵＯ３ （酸化ウラン
）とＷの混合物のような共融繊維材を用いることができ
る。
【０００８】第１〜５図を参照して、電界放出デバイス
を製造するための本発明の第１実施例による方法を説明
する。この方法では、第１図に示されるように、例えば
絶縁材製の基板３を厚さ数μｍの導電層５で被覆するこ
とによってチップ１を製造する。導電層５は、複数の小
さな別個に接触できる区域を画定するようにパターン化
することができる。チップ１は、導電層５上に、導電層
５の以後の蝕刻（エッチング）に対して耐性を有する物
質の薄い層（「蝕刻耐性層」と称する）を被覆し、該蝕
刻耐性層の長方形のパッド区域をマスク（遮蔽）し、該
蝕刻耐性層のマスクされていない部分を蝕刻してエミッ
ターチップの所望の位置の真上に蝕刻耐性物質の長方形
のパッドを残すことによって形成することができる。こ
のパッドは、慣用の蝕刻法を用いて行なう導電層５の以
後の蝕刻のためのマスクとして機能する。この蝕刻法に
よって、導電層５の残部から突出した先細のほぼピラミ
ッド形のエミッターチップ１が残される。蝕刻耐性物質
は、導電層５の素材と、使用される蝕刻法の種類に応じ
て選択される。導電層５の素材がシリコンであるとすれ
ば、蝕刻耐性物質は二酸化珪素とし、湿式ＫＯＨ（水酸
化カリウム）蝕刻法又は乾式ＳＦ６ ／Ｏ２ ／Ｃｌ２
蝕刻法を用いるのが好ましく、マスクパッドは、弗化
水素酸によって除去するのが好ましい。導電層５がその
他の素材で形成されている場合は、蝕刻耐性物質は、例
えばフォトレジスト材で形成してもよい。適当な要件の
下ではイオンビームエッチング又は反応性イオンエッチ
ングを用いることもできる。
を製造するための本発明の第１実施例による方法を説明
する。この方法では、第１図に示されるように、例えば
絶縁材製の基板３を厚さ数μｍの導電層５で被覆するこ
とによってチップ１を製造する。導電層５は、複数の小
さな別個に接触できる区域を画定するようにパターン化
することができる。チップ１は、導電層５上に、導電層
５の以後の蝕刻（エッチング）に対して耐性を有する物
質の薄い層（「蝕刻耐性層」と称する）を被覆し、該蝕
刻耐性層の長方形のパッド区域をマスク（遮蔽）し、該
蝕刻耐性層のマスクされていない部分を蝕刻してエミッ
ターチップの所望の位置の真上に蝕刻耐性物質の長方形
のパッドを残すことによって形成することができる。こ
のパッドは、慣用の蝕刻法を用いて行なう導電層５の以
後の蝕刻のためのマスクとして機能する。この蝕刻法に
よって、導電層５の残部から突出した先細のほぼピラミ
ッド形のエミッターチップ１が残される。蝕刻耐性物質
は、導電層５の素材と、使用される蝕刻法の種類に応じ
て選択される。導電層５の素材がシリコンであるとすれ
ば、蝕刻耐性物質は二酸化珪素とし、湿式ＫＯＨ（水酸
化カリウム）蝕刻法又は乾式ＳＦ６ ／Ｏ２ ／Ｃｌ２
蝕刻法を用いるのが好ましく、マスクパッドは、弗化
水素酸によって除去するのが好ましい。導電層５がその
他の素材で形成されている場合は、蝕刻耐性物質は、例
えばフォトレジスト材で形成してもよい。適当な要件の
下ではイオンビームエッチング又は反応性イオンエッチ
ングを用いることもできる。
【０００９】チップの製造法は、各チップの鋭利度が蝕
刻時間の長さによって決定的に左右されることがないよ
うに、限定的なチップ輪郭が得られるように選択される
。チップの頂角は、９０°未満とすべきであり、好まし
くは３０°〜６０°の範囲とする。このようにして形成
されたチップを貴金属（例えばプラチナ）、又は、粘質
又は不透質の酸化物を有する物質の薄層（例えば、アル
ミニウムの５００ 層）によって防護する。このよう
な薄層は、スパッタリング又は蒸着によってチップ状に
直接被覆するか、あるいは、接着性を向上させるために
、又は、チップの表面の得られるべき放出特性を改善す
るために別の金属をチップに被覆した後、その上に上記
薄層を被覆する。
刻時間の長さによって決定的に左右されることがないよ
うに、限定的なチップ輪郭が得られるように選択される
。チップの頂角は、９０°未満とすべきであり、好まし
くは３０°〜６０°の範囲とする。このようにして形成
されたチップを貴金属（例えばプラチナ）、又は、粘質
又は不透質の酸化物を有する物質の薄層（例えば、アル
ミニウムの５００ 層）によって防護する。このよう
な薄層は、スパッタリング又は蒸着によってチップ状に
直接被覆するか、あるいは、接着性を向上させるために
、又は、チップの表面の得られるべき放出特性を改善す
るために別の金属をチップに被覆した後、その上に上記
薄層を被覆する。
【００１０】次いで、第２図に示されるように、チップ
の配列体にＳｉｏ２ のような絶縁材即ち誘電体の層（
単に「絶縁材層」又は「誘電体層」とも称する）７を被
覆する。この絶縁材は、燐又は硼素をドープ（添加）し
たものとすることができる。多くのチップ素材の場合、
化学的蒸着の結果としてチップ表面が酸化される。例え
ばＴｉｎ又はＰｔのような素材で形成されたチップの場
合は、チップ表面の酸化は生じないが、Ａｌで形成され
たチップの場合は、チップの表面に酸化物の薄い（３０
未満）均一層が生じる。
の配列体にＳｉｏ２ のような絶縁材即ち誘電体の層（
単に「絶縁材層」又は「誘電体層」とも称する）７を被
覆する。この絶縁材は、燐又は硼素をドープ（添加）し
たものとすることができる。多くのチップ素材の場合、
化学的蒸着の結果としてチップ表面が酸化される。例え
ばＴｉｎ又はＰｔのような素材で形成されたチップの場
合は、チップ表面の酸化は生じないが、Ａｌで形成され
たチップの場合は、チップの表面に酸化物の薄い（３０
未満）均一層が生じる。
【００１１】絶縁材の層７は、チップ１の高さに匹敵す
る厚さにまで被覆する。その結果、チップ１の上には絶
縁層７のほぼ球状の突起９が形成される。絶縁材層７の
上に導電材の層即ちグリッド層（単に「導電層」とも称
する）１１を形成する。グリッド層１１の全体の広がり
は、この段階で慣用のリソグラフィ法によって画定する
。
る厚さにまで被覆する。その結果、チップ１の上には絶
縁層７のほぼ球状の突起９が形成される。絶縁材層７の
上に導電材の層即ちグリッド層（単に「導電層」とも称
する）１１を形成する。グリッド層１１の全体の広がり
は、この段階で慣用のリソグラフィ法によって画定する
。
【００１２】次いで、第３図に示されるように、導電層
１１の表面にレジスト材層１３を被覆する。レジスト材
層１３は、蝕刻耐性層を形成するように紡出し熱処理す
ることができる例えばガラス入り（ポリシロキサン）ポ
リマー材又はフォトレジスト材であってよい。レジスト
材層１３の素材は、比較的低粘性であるから、突起９の
ところのグリッド層１１にほとんどあるいは全く付着し
ない。薄いレジスト材層１３が突起９に付着した場合は
、それは蝕刻によって除去され、レジスト材層１３全体
の厚みを僅かに減少させる。
１１の表面にレジスト材層１３を被覆する。レジスト材
層１３は、蝕刻耐性層を形成するように紡出し熱処理す
ることができる例えばガラス入り（ポリシロキサン）ポ
リマー材又はフォトレジスト材であってよい。レジスト
材層１３の素材は、比較的低粘性であるから、突起９の
ところのグリッド層１１にほとんどあるいは全く付着し
ない。薄いレジスト材層１３が突起９に付着した場合は
、それは蝕刻によって除去され、レジスト材層１３全体
の厚みを僅かに減少させる。
【００１３】従って、導電層１１は各突起９のところで
は露出しているが、その他の区域ではレジスト材層１３
によって防護されている。次いで、第４図に示されるよ
うに、突起９を覆う導電層１１の露出部分を蝕刻によっ
て除去し、絶縁材層７の突起９を露出させる。かくして
形成された導電層１１の開孔１９の周りには導電層１１
の素材から成るカラー１２が残され、開孔１９の周縁が
正確に画定される。
は露出しているが、その他の区域ではレジスト材層１３
によって防護されている。次いで、第４図に示されるよ
うに、突起９を覆う導電層１１の露出部分を蝕刻によっ
て除去し、絶縁材層７の突起９を露出させる。かくして
形成された導電層１１の開孔１９の周りには導電層１１
の素材から成るカラー１２が残され、開孔１９の周縁が
正確に画定される。
【００１４】次いで、第５図に示されるように、レジス
ト材層１３を例えば発煙硝酸で除去した後、絶縁材層７
の露出部分９をその真下の部分と一緒に蝕刻によって除
去し、それによってチップ１を、絶縁材層７に形成され
た開孔１７を通して露出させる。導電層１１の蝕刻は、
乾式蝕刻法によって行なうことができ、絶縁材層７は、
緩衝剤入り弗化水素のような乾式化学蝕刻剤を用いて蝕
刻することができる。チップ１に防護層が被覆されてい
る場合は、その防護層もこの時点で蝕刻により除去する
ことができる。
ト材層１３を例えば発煙硝酸で除去した後、絶縁材層７
の露出部分９をその真下の部分と一緒に蝕刻によって除
去し、それによってチップ１を、絶縁材層７に形成され
た開孔１７を通して露出させる。導電層１１の蝕刻は、
乾式蝕刻法によって行なうことができ、絶縁材層７は、
緩衝剤入り弗化水素のような乾式化学蝕刻剤を用いて蝕
刻することができる。チップ１に防護層が被覆されてい
る場合は、その防護層もこの時点で蝕刻により除去する
ことができる。
【００１５】このようにしてチップ１が形成されると、
グリッド層１１の開孔１９及び絶縁材層７の開孔１７は
、自動的に該チップの位置に整合されるので、リソグラ
フィ法による位置決め工程を必要としない。
グリッド層１１の開孔１９及び絶縁材層７の開孔１７は
、自動的に該チップの位置に整合されるので、リソグラ
フィ法による位置決め工程を必要としない。
【００１６】チップの曲率（ｒａｄｉｕｓ）は極めて小
さい（好ましくは数ナノメートル）ので、電界放出を起
させるのに必要な数ギガボルト／ｍの電界強度に僅か１
００ボルト前後のチップ／グリッドバイアスを付与する
ことができる。
さい（好ましくは数ナノメートル）ので、電界放出を起
させるのに必要な数ギガボルト／ｍの電界強度に僅か１
００ボルト前後のチップ／グリッドバイアスを付与する
ことができる。
【００１７】グリッド電極を形成するグリッド１１の素
材は、通常、金属であるが、グリッドによる電流収集を
最少限にし、チップからの電子放出を安定化するために
、グリッド１１は、高い抵抗を有するもとすることが好
ましい場合がある。単一のエミッターチップの特性イン
ピーダンスは非常に高い（例えば、少くとも１０ＭΩ）
ので、そのような抵抗層即ちグリッド層１１は、１つの
チップの近傍において該チップの抵抗と同等の抵抗を有
するのが理想である。グリッド層１１の素材は、例えば
、非晶質シリコン又はドープ剤入４絶縁材とすることが
できる。あるいは別法として、低エネルギー電子又はイ
オン衝撃によって表面を導電性とされた絶縁材層から高
抵抗グリッド層を形成することもできる。
材は、通常、金属であるが、グリッドによる電流収集を
最少限にし、チップからの電子放出を安定化するために
、グリッド１１は、高い抵抗を有するもとすることが好
ましい場合がある。単一のエミッターチップの特性イン
ピーダンスは非常に高い（例えば、少くとも１０ＭΩ）
ので、そのような抵抗層即ちグリッド層１１は、１つの
チップの近傍において該チップの抵抗と同等の抵抗を有
するのが理想である。グリッド層１１の素材は、例えば
、非晶質シリコン又はドープ剤入４絶縁材とすることが
できる。あるいは別法として、低エネルギー電子又はイ
オン衝撃によって表面を導電性とされた絶縁材層から高
抵抗グリッド層を形成することもできる。
【００１８】そのような高抵抗グリッド層を形成する場
合は、その表面に追加の金属層を被覆し、その金属層を
リソグラフィ法によってパターン化して蝕刻し各チップ
を囲包する微細網目のグリッドを形成することによって
グリッド層の性能を高めることができる。この金属層は
、導電性グリッド層１１を絶縁材層７に被覆する前にで
も、あるいは被覆した後にでも形成することができる。
合は、その表面に追加の金属層を被覆し、その金属層を
リソグラフィ法によってパターン化して蝕刻し各チップ
を囲包する微細網目のグリッドを形成することによって
グリッド層の性能を高めることができる。この金属層は
、導電性グリッド層１１を絶縁材層７に被覆する前にで
も、あるいは被覆した後にでも形成することができる。
【００１９】第６〜８図は、そのような微細網目のグリ
ッドを形成する１つの方法の後半の工程を概略的に示す
。この場合、最初に、第１及び２図に示される工程を実
施する。次いで、グリッド層１１上に一定のパターンの
導体２１を形成し、その後レジスト材層１３を先に述べ
たようにして形成する（第６図）。次いで、第４図に関
連して先に述べたようにして、突起９を覆う導電層１１
の露出部分を蝕刻によって除去し、絶縁材層７の突起９
を露出させる（第７図）。次いで、第５図に関連して先
に述べたようにして、レジスト材層１３を除去した後、
絶縁材層７の露出部分９をその真下の部分と一緒に蝕刻
によって除去し、それによってチップ１を露出させる。 かくして、第８図に示されるようなデバイスが得られる
。
ッドを形成する１つの方法の後半の工程を概略的に示す
。この場合、最初に、第１及び２図に示される工程を実
施する。次いで、グリッド層１１上に一定のパターンの
導体２１を形成し、その後レジスト材層１３を先に述べ
たようにして形成する（第６図）。次いで、第４図に関
連して先に述べたようにして、突起９を覆う導電層１１
の露出部分を蝕刻によって除去し、絶縁材層７の突起９
を露出させる（第７図）。次いで、第５図に関連して先
に述べたようにして、レジスト材層１３を除去した後、
絶縁材層７の露出部分９をその真下の部分と一緒に蝕刻
によって除去し、それによってチップ１を露出させる。 かくして、第８図に示されるようなデバイスが得られる
。
【００２０】電界放出によってチップから放出される電
子ビームに対する制御の度合を高めるために多重グリッ
ドを備えた構造が必要とされる場合がある。そのような
構造を製造するための本発明の方法の例が第９〜１３図
に示される。この場合、最初に、第１及び２図に示され
る工程を実施して突起９を形成するが、導電層１１は被
覆しない。次いで、レジスト材層１３を先に述べたよう
にして形成する（第９図）。ただし、この場合は、絶縁
材層７の蝕刻は、チップ１の頂端が露出した時点で終了
させる（第１０図）。次いで、レジスト材層１３の残部
を除去する。
子ビームに対する制御の度合を高めるために多重グリッ
ドを備えた構造が必要とされる場合がある。そのような
構造を製造するための本発明の方法の例が第９〜１３図
に示される。この場合、最初に、第１及び２図に示され
る工程を実施して突起９を形成するが、導電層１１は被
覆しない。次いで、レジスト材層１３を先に述べたよう
にして形成する（第９図）。ただし、この場合は、絶縁
材層７の蝕刻は、チップ１の頂端が露出した時点で終了
させる（第１０図）。次いで、レジスト材層１３の残部
を除去する。
【００２１】次いで、第１１図に示されるように、絶縁
材の薄い層２３を絶縁材層７上に被覆し、更にその上に
導電材の層２５を被覆して第１グリッド層を形成する。 層２３及び２５は、チップ１の上に小さな突起２７を形
成する。次いで、先に説明したようにして、レジスト材
の層２９を突起２７の領域を除いて導電層２５上に被覆
する。導電層２５の、突起９の領域は、蝕刻によって除
去し、レジスト材層２９の残部を除去する。絶縁材層２
３の突起２７は残る。
材の薄い層２３を絶縁材層７上に被覆し、更にその上に
導電材の層２５を被覆して第１グリッド層を形成する。 層２３及び２５は、チップ１の上に小さな突起２７を形
成する。次いで、先に説明したようにして、レジスト材
の層２９を突起２７の領域を除いて導電層２５上に被覆
する。導電層２５の、突起９の領域は、蝕刻によって除
去し、レジスト材層２９の残部を除去する。絶縁材層２
３の突起２７は残る。
【００２２】次いで、第１２図に示されるように、絶縁
材の比較的厚い層３１を導電層２５及び突起２７を覆っ
て被覆する。層３１は、大きい突起３３を形成する。次
いで先に説明したような態様で、絶縁材層３１の上に第
２導電層３５を被覆し、その上にレジスト材の層３７を
被覆する。次に、第４図に関連して説明したようにして
、第２導電層３５の、レジスト材層３７によって防護さ
れていない部分を蝕刻によって除去し、更に、絶縁材層
３１、導電層２５及び絶縁材層７の、突起３３の下に位
置する部分を蝕刻によって除去する（第１３図）。
材の比較的厚い層３１を導電層２５及び突起２７を覆っ
て被覆する。層３１は、大きい突起３３を形成する。次
いで先に説明したような態様で、絶縁材層３１の上に第
２導電層３５を被覆し、その上にレジスト材の層３７を
被覆する。次に、第４図に関連して説明したようにして
、第２導電層３５の、レジスト材層３７によって防護さ
れていない部分を蝕刻によって除去し、更に、絶縁材層
３１、導電層２５及び絶縁材層７の、突起３３の下に位
置する部分を蝕刻によって除去する（第１３図）。
【００２３】かくして得られた構造（第１３図）は、そ
れぞれ、貫通開孔３９，４１を有し、絶縁材層７，２３
及び絶縁材層３１によって支持された２つのグリッド層
２５，３５を有している。グリッド層２５，３５の開孔
３９，４１及び絶縁材層７，２３及び３１の開孔４３，
４５は、すべて、整合しており、そのような整合を達成
するためにリソグラフィ法を用いる必要がない。
れぞれ、貫通開孔３９，４１を有し、絶縁材層７，２３
及び絶縁材層３１によって支持された２つのグリッド層
２５，３５を有している。グリッド層２５，３５の開孔
３９，４１及び絶縁材層７，２３及び３１の開孔４３，
４５は、すべて、整合しており、そのような整合を達成
するためにリソグラフィ法を用いる必要がない。
【００２４】多重グリッドを形成する本発明の方法の基
本は、１つの層の表面に小さな隆起を存在させることに
あり、その隆起が、後にその上に絶縁材を被覆させたと
き絶縁材の球状突起の成長を誘起する。この手法にはい
ろいろな改変が可能であり、そのような改変の例を以下
に説明する。
本は、１つの層の表面に小さな隆起を存在させることに
あり、その隆起が、後にその上に絶縁材を被覆させたと
き絶縁材の球状突起の成長を誘起する。この手法にはい
ろいろな改変が可能であり、そのような改変の例を以下
に説明する。
【００２５】第１４及び１５図は、そのような改変され
た方法の後半の工程を示す。この場合、最初に、第１〜
５図の工程を実施して単一グリッド層１１を有する構造
を製造する。次いで、第１４図に示されるように、導電
層１１の上に絶縁材の層４７を被覆する。この層は、チ
ップ１の上方に突起４９を形成する。次いで、絶縁材層
４７の上に第２導電グリッド層５１を形成する。次いで
、レジスト材の層を突起４９の上に被覆し、該突起の領
域の層５１及び４７、及びその下の層をグリッド層１１
のレベルにまでを蝕刻によって除去する工程を先に説明
した態様で実施し、第１５図に示されるような構造を得
る。この構造は、それぞれ、チップ１に同軸的に整合し
た開孔５３，５５を有する２つのグリッド層１１，５５
を有している。エミッターのチップ１をグリッド層１１
より僅かに上に突出させ、開孔５３の周縁５７がグリッ
ド層１１の残部の高さより上に突出しないようにするこ
とが好ましい。
た方法の後半の工程を示す。この場合、最初に、第１〜
５図の工程を実施して単一グリッド層１１を有する構造
を製造する。次いで、第１４図に示されるように、導電
層１１の上に絶縁材の層４７を被覆する。この層は、チ
ップ１の上方に突起４９を形成する。次いで、絶縁材層
４７の上に第２導電グリッド層５１を形成する。次いで
、レジスト材の層を突起４９の上に被覆し、該突起の領
域の層５１及び４７、及びその下の層をグリッド層１１
のレベルにまでを蝕刻によって除去する工程を先に説明
した態様で実施し、第１５図に示されるような構造を得
る。この構造は、それぞれ、チップ１に同軸的に整合し
た開孔５３，５５を有する２つのグリッド層１１，５５
を有している。エミッターのチップ１をグリッド層１１
より僅かに上に突出させ、開孔５３の周縁５７がグリッ
ド層１１の残部の高さより上に突出しないようにするこ
とが好ましい。
【００２６】更に別の方法においては、第１０図の平面
化工程を必要とせずに、第１グリッド層に比較的小さな
開孔を形成することができる。それは、まず最初にチッ
プ１の高さより薄い絶縁材の層５９（第１６図）を形成
することによって達成される。この絶縁材層５９は、紡
出されたガラス入り（ポリシロキサン）ポリマー材で形
成され、チップ１の頂端を覆う薄い先細層部分６１を形
成する。絶縁材層５９を高温で焼き付けることによって
二酸化珪素の絶縁材層を形成する。次いで、第１７図に
示されるように、絶縁材層５９の上に第２絶縁材層６３
を被覆し、チップ１を覆う比較的小さい突起６５を形成
する。
化工程を必要とせずに、第１グリッド層に比較的小さな
開孔を形成することができる。それは、まず最初にチッ
プ１の高さより薄い絶縁材の層５９（第１６図）を形成
することによって達成される。この絶縁材層５９は、紡
出されたガラス入り（ポリシロキサン）ポリマー材で形
成され、チップ１の頂端を覆う薄い先細層部分６１を形
成する。絶縁材層５９を高温で焼き付けることによって
二酸化珪素の絶縁材層を形成する。次いで、第１７図に
示されるように、絶縁材層５９の上に第２絶縁材層６３
を被覆し、チップ１を覆う比較的小さい突起６５を形成
する。
【００２７】第１１図の層２５と同様の導電層６７を第
２絶縁材層６３の上に被覆し、次いで、第１１〜１３図
の工程を実施する。この方法は、最初は単一グリッドの
構造であったものから２つのグリッド層を有する構造を
製造することを可能にする。このような工程を反復する
ことによって任意の数の追加の絶縁材層及び導電グリッ
ド層を形成することができる。先に述べたように、この
方法によれば、順次に形成されるグリッド層のグリッド
開孔は漸次大きくなっていく。しかしながら、各絶縁材
層の球状突起を、次の絶縁材層を被覆する前に、先細突
起の形に鋭く尖らせることによって各グリッド層の開孔
を同じ大きさにすることが可能である。そのような先細
加工は、周囲の導電グリッド層を攻撃しない反応性イオ
ン蝕刻法を用いて突起を蝕刻することによって行なうこ
とができる。
２絶縁材層６３の上に被覆し、次いで、第１１〜１３図
の工程を実施する。この方法は、最初は単一グリッドの
構造であったものから２つのグリッド層を有する構造を
製造することを可能にする。このような工程を反復する
ことによって任意の数の追加の絶縁材層及び導電グリッ
ド層を形成することができる。先に述べたように、この
方法によれば、順次に形成されるグリッド層のグリッド
開孔は漸次大きくなっていく。しかしながら、各絶縁材
層の球状突起を、次の絶縁材層を被覆する前に、先細突
起の形に鋭く尖らせることによって各グリッド層の開孔
を同じ大きさにすることが可能である。そのような先細
加工は、周囲の導電グリッド層を攻撃しない反応性イオ
ン蝕刻法を用いて突起を蝕刻することによって行なうこ
とができる。
【００２８】以上、本発明を実施例に関連して説明した
が、本発明は、ここに例示した実施例の構造及び形態に
限定されるものではなく、本発明の精神及び範囲から逸
脱することなく、いろいろな実施形態が可能であり、い
ろいろな変更及び改変を加えることができることを理解
されたい。
が、本発明は、ここに例示した実施例の構造及び形態に
限定されるものではなく、本発明の精神及び範囲から逸
脱することなく、いろいろな実施形態が可能であり、い
ろいろな変更及び改変を加えることができることを理解
されたい。
【図１】第１図は、電界放出デバイスを製造するための
本発明の第１実施例による方法の第１工程を示す概略断
面図である。
本発明の第１実施例による方法の第１工程を示す概略断
面図である。
【図２】第２図は、上記方法の第２工程を示す概略断面
図である。
図である。
【図３】第３図は、上記方法の第３工程を示す概略断面
図である。
図である。
【図４】第４図は、上記方法の第４工程を示す概略断面
図である。
図である。
【図５】第５図は、上記方法の第５工程を示す概略断面
図である。
図である。
【図６】第６図は、電界放出デバイスを製造するための
本発明の第２実施例による方法の後半の１工程を示す概
略断面図である。
本発明の第２実施例による方法の後半の１工程を示す概
略断面図である。
【図７】第７図は、第６図の工程の次の工程を示す概略
断面図である。
断面図である。
【図８】第８図は、第７図の工程の次の工程を示す概略
断面図である。
断面図である。
【図９】第９図は、電界放出デバイスを製造するための
本発明の第３実施例による方法の後半の１工程を示す概
略断面図である。
本発明の第３実施例による方法の後半の１工程を示す概
略断面図である。
【図１０】第１０図は、第９図の工程の次の工程を示す
概略断面図である。
概略断面図である。
【図１１】第１１図は、第１０図の工程の次の工程を示
す概略断面図である。
す概略断面図である。
【図１２】第１２図は、第１１図の工程の次の工程を示
す概略断面図である。
す概略断面図である。
【図１３】第１３図は、第１２図の工程の次の工程を示
す概略断面図である。
す概略断面図である。
【図１４】第１４図は、電界放出デバイスを製造するた
めの本発明の第４実施例による方法の１工程を示す概略
断面図である。
めの本発明の第４実施例による方法の１工程を示す概略
断面図である。
【図１５】第１５図は、第１４図の工程の次の工程を示
す概略断面図である。
す概略断面図である。
【図１６】第１６図は、電界放出デバイスを製造するた
めの本発明の第５実施例による方法の１工程を示す概略
断面図である。
めの本発明の第５実施例による方法の１工程を示す概略
断面図である。
【図１７】第１７図は、第１６図の工程の次の工程を示
す概略断面図である。
す概略断面図である。
１：チップ
３：基板
５：導電層
７：絶縁材層
９：球状突起
１１：導電層（グリッド層）
１３：レジスト材層
１７，１９：開孔
２１：導体
２３：絶縁材層
２５：導電層（グリッド層）
２７：突起
２９：レジスト材層
３１：絶縁材層
３３：突起
３５：導電層（グリッド層）
３７：レジスト材層
４７：絶縁材層
４９：突起
５１：第２導電層（グリッド層）
５９：絶縁材層
６３：第２絶縁材層
６７：導電層（グリッド層）
Claims (17)
- 【請求項１】電界放出デバイスお形成する方法であって
、（ａ）各々数ナノメートルのチップ曲率を有し、９０
°未満の頂角を有する導電性チップの配列体を基板上に
形成し、（ｂ）全体的にチップの高さに実質的に等しい
平均厚さを有するが、チップを覆う突起を形成する１層
又はそれ以上の誘電体層を前記基板上に被覆し、（ｃ）
該誘電体層上に導電グリッド層を被覆し、（ｄ）前記グ
リッド層及び誘電体層に形成された前記突起からは流れ
落ちるのに十分に低い粘度のレジスト材の層を該グリッ
ド層上に被覆して、該突起をレジスト材によって実質的
に防護されないままに残し、（ｅ）前記グリッド層の各
突起を蝕刻によって除去してグリッド層の素材のカラー
で囲まれたグリッド層開孔を形成し、（ｆ）前記誘電体
層の、前記工程（ｅ）によって露出された部分を蝕刻に
よって除去し、誘電体層に形成された開孔及び前記グリ
ッド層開孔を通して前記各チップを露出させることから
成る方法。 - 【請求項２】前記グリッド層を比較的高い電気抵抗を有
する素材で形成することを特徴とする請求項１に記載の
方法。 - 【請求項３】前記グリッド層を非晶質シリコンで形成す
ることを特徴とする請求項２に記載の方法。 - 【請求項４】前記グリッド層をドープ剤入り絶縁材で形
成することを特徴とする請求項２に記載の方法。 - 【請求項５】前記グリッド層上に前記レジスト材層を被
覆する前に一定パターンの導体を該グリッド層上に形成
することを特徴とする請求項２〜４のいずれかに記載の
方法。 - 【請求項６】前記グリッド層を金属で形成することを特
徴とする請求項１に記載の方法。 - 【請求項７】前記チップを共融繊維材で形成することを
特徴とする請求項１〜６のいずれかに記載の方法。 - 【請求項８】前記チップを貴金属の薄い層で被覆するこ
とを特徴とする請求項１〜７のいずれかに記載の方法。 - 【請求項９】前記チップを粘質で不透質の酸化物を有す
る材料の層で被覆することを特徴とする請求項１〜７の
いずれかに記載の方法。 - 【請求項１０】前記チップを被覆する材料は、アルミニ
ウムであることを特徴とする請求項９に記載の方法。 - 【請求項１１】前記誘電体層を、前記チップをちょうど
露出させる点にまで蝕刻したとき、該チップを覆う第２
の突起を形成する第２誘電体層を該チップ上に被覆し、
次いで、その上に第２導電グリッド層を被覆し、前記レ
ジスト材層被覆工程（ｄ）及び前記蝕刻工程（ｅ）及び
（ｆ）を反復し、それぞれ整合した開孔を有する２つの
グリッド層を形成することを特徴とする請求項１〜１０
のいずれかに記載の方法。 - 【請求項１２】前記開孔を有するグリッド層の上に追加
の誘電体層を形成して前記各チップを覆う誘電体の突起
を形成し、該追加の誘電体層の上に第２導電グリッド層
を被覆し、該第２導電グリッド層の上にレジスト材の層
を被覆し、前記各突起を該レジスト材によって実質的に
防護されないままに残し、前記各突起の領域の前記第２
導電グリッド層及び追加の誘電体層を蝕刻によって除去
し、該第２導電グリッド層及び追加の誘電体層に形成さ
れた開孔を通して前記各チップを露出させることを特徴
とする請求項１〜１０のいずれかに記載の方法。 - 【請求項１３】１層又はそれ以上の誘電体層を前記基板
上に被覆する前記工程（ｂ）は、第１誘電体層を前記基
板上に被覆して前記各チップの頂部を覆う薄い先細層部
分を形成し、該第１誘電体層の上に第２誘電体層を被覆
し、該第１誘電体層と第２誘電体層の合計厚さを該チッ
プの高さに実質的に等しくし、第２誘電体層が各チップ
を覆う比較的小さい突起を形成するようにすることから
成ることを特徴とする請求項１〜１０のいずれかに記載
の方法。 - 【請求項１４】前記第１誘電体層を前記基板に紡出加工
で被覆することを特徴とする請求項１３に記載の方法。 - 【請求項１５】前記第１誘電体層をガラス入りポリマー
材で形成することを特徴とする請求項１３に記載の方法
。 - 【請求項１６】前記ポリマー材は、ポリシロキサンであ
り、該ポリシロキサンを、前記第２誘電体層を被覆する
前に焼き付けることを特徴とする請求項１５に記載の方
法。 - 【請求項１７】請求項１〜１６のいずれかに記載の方法
によって形成された電界放出デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB919101723A GB9101723D0 (en) | 1991-01-25 | 1991-01-25 | Field emission devices |
| GB9101723.6 | 1991-01-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04319224A true JPH04319224A (ja) | 1992-11-10 |
Family
ID=10689052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034384A Pending JPH04319224A (ja) | 1991-01-25 | 1992-01-24 | 電界放出デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5228877A (ja) |
| EP (1) | EP0497509A1 (ja) |
| JP (1) | JPH04319224A (ja) |
| GB (2) | GB9101723D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831308A (ja) * | 1994-07-12 | 1996-02-02 | Nec Corp | 電界放出冷陰極の製造方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536193A (en) | 1991-11-07 | 1996-07-16 | Microelectronics And Computer Technology Corporation | Method of making wide band gap field emitter |
| US5449970A (en) | 1992-03-16 | 1995-09-12 | Microelectronics And Computer Technology Corporation | Diode structure flat panel display |
| US5543684A (en) | 1992-03-16 | 1996-08-06 | Microelectronics And Computer Technology Corporation | Flat panel display based on diamond thin films |
| US6127773A (en) | 1992-03-16 | 2000-10-03 | Si Diamond Technology, Inc. | Amorphic diamond film flat field emission cathode |
| US5763997A (en) | 1992-03-16 | 1998-06-09 | Si Diamond Technology, Inc. | Field emission display device |
| US5659224A (en) | 1992-03-16 | 1997-08-19 | Microelectronics And Computer Technology Corporation | Cold cathode display device |
| US5679043A (en) | 1992-03-16 | 1997-10-21 | Microelectronics And Computer Technology Corporation | Method of making a field emitter |
| US5675216A (en) | 1992-03-16 | 1997-10-07 | Microelectronics And Computer Technololgy Corp. | Amorphic diamond film flat field emission cathode |
| US5391259A (en) * | 1992-05-15 | 1995-02-21 | Micron Technology, Inc. | Method for forming a substantially uniform array of sharp tips |
| US5753130A (en) * | 1992-05-15 | 1998-05-19 | Micron Technology, Inc. | Method for forming a substantially uniform array of sharp tips |
| US5536988A (en) * | 1993-06-01 | 1996-07-16 | Cornell Research Foundation, Inc. | Compound stage MEM actuator suspended for multidimensional motion |
| GB9316353D0 (en) * | 1993-08-06 | 1993-09-29 | Marconi Gec Ltd | Electron beam devices |
| US5564959A (en) * | 1993-09-08 | 1996-10-15 | Silicon Video Corporation | Use of charged-particle tracks in fabricating gated electron-emitting devices |
| US5559389A (en) * | 1993-09-08 | 1996-09-24 | Silicon Video Corporation | Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals |
| US5462467A (en) * | 1993-09-08 | 1995-10-31 | Silicon Video Corporation | Fabrication of filamentary field-emission device, including self-aligned gate |
| JP3726117B2 (ja) | 1993-11-04 | 2005-12-14 | ナノ・プラプライアテリ、インク | 平坦パネル・ディスプレイ・システムと構成部品とを製造する方法 |
| GB2285168B (en) * | 1993-12-22 | 1997-07-16 | Marconi Gec Ltd | Electron field emission devices |
| US5844251A (en) * | 1994-01-05 | 1998-12-01 | Cornell Research Foundation, Inc. | High aspect ratio probes with self-aligned control electrodes |
| US5480843A (en) * | 1994-02-10 | 1996-01-02 | Samsung Display Devices Co., Ltd. | Method for making a field emission device |
| DE4414323C2 (de) * | 1994-04-25 | 2003-04-17 | Inst Halbleiterphysik Gmbh | Festkörperdielektrisches Feldemissionsbauelement |
| US5607335A (en) * | 1994-06-29 | 1997-03-04 | Silicon Video Corporation | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material |
| JPH0850850A (ja) * | 1994-08-09 | 1996-02-20 | Agency Of Ind Science & Technol | 電界放出型電子放出素子およびその製造方法 |
| US6204834B1 (en) | 1994-08-17 | 2001-03-20 | Si Diamond Technology, Inc. | System and method for achieving uniform screen brightness within a matrix display |
| US5531880A (en) * | 1994-09-13 | 1996-07-02 | Microelectronics And Computer Technology Corporation | Method for producing thin, uniform powder phosphor for display screens |
| US5658636A (en) * | 1995-01-27 | 1997-08-19 | Carnegie Mellon University | Method to prevent adhesion of micromechanical structures |
| US6296740B1 (en) | 1995-04-24 | 2001-10-02 | Si Diamond Technology, Inc. | Pretreatment process for a surface texturing process |
| US5628659A (en) * | 1995-04-24 | 1997-05-13 | Microelectronics And Computer Corporation | Method of making a field emission electron source with random micro-tip structures |
| US5763987A (en) * | 1995-05-30 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Field emission type electron source and method of making same |
| US5857884A (en) * | 1996-02-07 | 1999-01-12 | Micron Display Technology, Inc. | Photolithographic technique of emitter tip exposure in FEDS |
| US5695658A (en) * | 1996-03-07 | 1997-12-09 | Micron Display Technology, Inc. | Non-photolithographic etch mask for submicron features |
| KR100218672B1 (ko) * | 1996-09-10 | 1999-10-01 | 정선종 | 진공 소자의 구조 및 제조 방법 |
| US6174449B1 (en) | 1998-05-14 | 2001-01-16 | Micron Technology, Inc. | Magnetically patterned etch mask |
| US6426233B1 (en) | 1999-08-03 | 2002-07-30 | Micron Technology, Inc. | Uniform emitter array for display devices, etch mask for the same, and methods for making the same |
| US6572425B2 (en) | 2001-03-28 | 2003-06-03 | Intel Corporation | Methods for forming microtips in a field emission device |
| GB2383187B (en) * | 2001-09-13 | 2005-06-22 | Microsaic Systems Ltd | Electrode structures |
| US9053890B2 (en) | 2013-08-02 | 2015-06-09 | University Health Network | Nanostructure field emission cathode structure and method for making |
| US20150170864A1 (en) * | 2013-12-16 | 2015-06-18 | Altera Corporation | Three electrode circuit element |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755704A (en) * | 1970-02-06 | 1973-08-28 | Stanford Research Inst | Field emission cathode structures and devices utilizing such structures |
| NL7604569A (nl) * | 1976-04-29 | 1977-11-01 | Philips Nv | Veldemitterinrichting en werkwijze tot het vormen daarvan. |
| US4168213A (en) * | 1976-04-29 | 1979-09-18 | U.S. Philips Corporation | Field emission device and method of forming same |
| GB1583030A (en) * | 1977-11-23 | 1981-01-21 | Fulmer Res Inst Ltd | Field emitters incorporating directionally solidified eutectics containing refractory metal carbides |
| JPS56160740A (en) * | 1980-05-12 | 1981-12-10 | Sony Corp | Manufacture of thin-film field type cold cathode |
| GB8720792D0 (en) * | 1987-09-04 | 1987-10-14 | Gen Electric Co Plc | Vacuum devices |
| US4943343A (en) * | 1989-08-14 | 1990-07-24 | Zaher Bardai | Self-aligned gate process for fabricating field emitter arrays |
| US4964946A (en) * | 1990-02-02 | 1990-10-23 | The United States Of America As Represented By The Secretary Of The Navy | Process for fabricating self-aligned field emitter arrays |
-
1991
- 1991-01-25 GB GB919101723A patent/GB9101723D0/en active Pending
-
1992
- 1992-01-23 US US07/824,336 patent/US5228877A/en not_active Expired - Fee Related
- 1992-01-24 JP JP4034384A patent/JPH04319224A/ja active Pending
- 1992-01-24 EP EP92300600A patent/EP0497509A1/en not_active Withdrawn
- 1992-01-24 GB GB9201539A patent/GB2254958B/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831308A (ja) * | 1994-07-12 | 1996-02-02 | Nec Corp | 電界放出冷陰極の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2254958A (en) | 1992-10-21 |
| GB9101723D0 (en) | 1991-03-06 |
| US5228877A (en) | 1993-07-20 |
| GB9201539D0 (en) | 1992-03-11 |
| GB2254958B (en) | 1994-12-14 |
| EP0497509A1 (en) | 1992-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04319224A (ja) | 電界放出デバイス | |
| US4307507A (en) | Method of manufacturing a field-emission cathode structure | |
| US5627427A (en) | Silicon tip field emission cathodes | |
| JP3226238B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| US7670203B2 (en) | Process for making an on-chip vacuum tube device | |
| US5886460A (en) | Field emitter device, and veil process for the fabrication thereof | |
| JP2006196364A (ja) | 電界電子放出素子、およびその製造方法 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| JP3388870B2 (ja) | 微小３極真空管およびその製造方法 | |
| KR100442840B1 (ko) | 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법 | |
| US6045678A (en) | Formation of nanofilament field emission devices | |
| JP2000353467A (ja) | 冷陰極装置の製造方法 | |
| US5635081A (en) | Fabrication method of field-emission cold cathode | |
| JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
| KR100762590B1 (ko) | 탄소나노튜브를 이용한 전계방출형 표시소자 및 그 제조방법 | |
| JPH0574327A (ja) | 電子放出素子 | |
| JPH06131970A (ja) | 微小真空素子の製造方法 | |
| US5147501A (en) | Electronic devices | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| JP3556263B2 (ja) | 微小多極真空管およびその製造方法 | |
| KR100286479B1 (ko) | 다이아몬드 3극 필드 에미터의 제조방법 | |
| KR100274793B1 (ko) | 선형 전계방출 이미터 및 그의 제조방법 | |
| KR0146218B1 (ko) | 금속 필드 에미터 제조방법 | |
| KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 | |
| JP2800706B2 (ja) | 電界放射型冷陰極の製造方法 |