JPH04314349A - 真空リソグラフィ装置 - Google Patents
真空リソグラフィ装置Info
- Publication number
- JPH04314349A JPH04314349A JP3108866A JP10886691A JPH04314349A JP H04314349 A JPH04314349 A JP H04314349A JP 3108866 A JP3108866 A JP 3108866A JP 10886691 A JP10886691 A JP 10886691A JP H04314349 A JPH04314349 A JP H04314349A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- vacuum
- resist film
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001459 lithography Methods 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000005192 partition Methods 0.000 claims abstract description 13
- 238000011161 development Methods 0.000 claims abstract description 12
- 238000012546 transfer Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 abstract description 27
- 238000006116 polymerization reaction Methods 0.000 abstract description 16
- 238000010894 electron beam technology Methods 0.000 abstract description 15
- 238000004380 ashing Methods 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、真空中で薄膜形成から
レジスト膜除去までのリソグラフィプロセスを実行する
真空リソグラフィ装置に関する。詳しくは、基板に対し
て、まず、薄膜を形成した後、レジスト膜を形成し、そ
の上に必要なパターンを描画・現像し、現像パターンを
マスクとして薄膜をエッチングし、最後に、残ったレジ
スト膜を除去するまでのリソグラフィプロセスを、全て
真空中で行う真空リソグラフィ装置に関する。
レジスト膜除去までのリソグラフィプロセスを実行する
真空リソグラフィ装置に関する。詳しくは、基板に対し
て、まず、薄膜を形成した後、レジスト膜を形成し、そ
の上に必要なパターンを描画・現像し、現像パターンを
マスクとして薄膜をエッチングし、最後に、残ったレジ
スト膜を除去するまでのリソグラフィプロセスを、全て
真空中で行う真空リソグラフィ装置に関する。
【０００２】
【背景技術】半導体集積回路（ＬＳＩ）の製造プロセス
は、図４に示す如く、シリコンやガラスなどの基板１の
表面に半導体膜や金属膜などの薄膜２を被着させるスパ
ッタリング工程（Ａ）、薄膜２の上にレジスト膜３をコ
ーティンクするレジストコート工程（Ｂ）、そのレジス
ト膜３に光、電子線、レーザ線４などを照射して必要な
パターンを描画する露光工程（Ｃ）、レジスト膜３を現
像する現像工程（Ｄ）、現像工程で残ったレジスト膜３
をマスクとして薄膜２を部分的にエッチングで除去する
エッチング工程（Ｅ）、最後にマスクとして使用したレ
ジスト膜３を除去するアッシング工程（Ｆ）からなる。
は、図４に示す如く、シリコンやガラスなどの基板１の
表面に半導体膜や金属膜などの薄膜２を被着させるスパ
ッタリング工程（Ａ）、薄膜２の上にレジスト膜３をコ
ーティンクするレジストコート工程（Ｂ）、そのレジス
ト膜３に光、電子線、レーザ線４などを照射して必要な
パターンを描画する露光工程（Ｃ）、レジスト膜３を現
像する現像工程（Ｄ）、現像工程で残ったレジスト膜３
をマスクとして薄膜２を部分的にエッチングで除去する
エッチング工程（Ｅ）、最後にマスクとして使用したレ
ジスト膜３を除去するアッシング工程（Ｆ）からなる。
【０００３】ところで、上記工程のうち、レジストコー
ト工程（Ｂ）を除く各工程（Ａ）（Ｃ）〜（Ｆ）につい
ては真空中で処理が行われつつある。また、レジストコ
ート工程（Ｂ）についても、スピンコート式（基板１を
高速で回転させながら、レジスト用高分子塗膜材料を液
状に滴下して基板１の表面にレジスト膜３をコーティン
グする方式）が多用されているが、プラズマ重合により
基板１の表面にレジスト膜３を形成する方法が開発され
たことに伴い、レジストコート工程（Ｂ）を含んで上記
複数工程を真空中で行う真空リソグラフィ装置も提案さ
れている。
ト工程（Ｂ）を除く各工程（Ａ）（Ｃ）〜（Ｆ）につい
ては真空中で処理が行われつつある。また、レジストコ
ート工程（Ｂ）についても、スピンコート式（基板１を
高速で回転させながら、レジスト用高分子塗膜材料を液
状に滴下して基板１の表面にレジスト膜３をコーティン
グする方式）が多用されているが、プラズマ重合により
基板１の表面にレジスト膜３を形成する方法が開発され
たことに伴い、レジストコート工程（Ｂ）を含んで上記
複数工程を真空中で行う真空リソグラフィ装置も提案さ
れている。
【０００４】例えば、図２および図３に示す真空リソグ
ラフィ装置が知られている。これは、円筒形状の真空槽
１００内に、下面側が開放されかつ円周方向に４分割さ
れた分割室１０１，１０２，１０３，１０４を設けると
ともに、これらの下方に円盤状の基板電極１０５を回転
自在にかつ上下方向へ昇降自在に設けた構造である。真
空槽１００は、排気口１０６を通じて排気系に接続され
ている。また、各分割室１０１，１０２，１０３，１０
４は、基板電極１０５の回転方向へ、予備室、プラズマ
重合室、電子線描画室およびエッチング室に割り振られ
ている。
ラフィ装置が知られている。これは、円筒形状の真空槽
１００内に、下面側が開放されかつ円周方向に４分割さ
れた分割室１０１，１０２，１０３，１０４を設けると
ともに、これらの下方に円盤状の基板電極１０５を回転
自在にかつ上下方向へ昇降自在に設けた構造である。真
空槽１００は、排気口１０６を通じて排気系に接続され
ている。また、各分割室１０１，１０２，１０３，１０
４は、基板電極１０５の回転方向へ、予備室、プラズマ
重合室、電子線描画室およびエッチング室に割り振られ
ている。
【０００５】従って、まず、表面に薄膜２を被着した基
板１を予備室１０１から挿入し基板電極１０５上にセッ
トした後、予備室１０１を閉じて真空槽１００内を所定
の真空圧に設定する。その後、基板電極１０５を下降し
て９０度回転させた後上昇させる動作を繰り返せば、基
板１は予備室１０１からプラズマ重合室１０２、電子線
描画室１０３およびエッチング室１０４を経て所定のプ
ロセス処理が行われた後、予備室１０１に戻される。
板１を予備室１０１から挿入し基板電極１０５上にセッ
トした後、予備室１０１を閉じて真空槽１００内を所定
の真空圧に設定する。その後、基板電極１０５を下降し
て９０度回転させた後上昇させる動作を繰り返せば、基
板１は予備室１０１からプラズマ重合室１０２、電子線
描画室１０３およびエッチング室１０４を経て所定のプ
ロセス処理が行われた後、予備室１０１に戻される。
【０００６】つまり、最初、プラズマ重合室１０２にお
いてプラズマ重合により基板１の薄膜２上にレジスト膜
３が形成され、続いて、電子線描画室１０３において電
子線によりレジスト膜３上にパターンが描画、現像され
、最後に、エッチング室１０４において現像で残ったレ
ジスト膜３をマスクとして薄膜２が部分的にエッチング
された後、予備室１０１に戻されそこから大気に取り出
される。
いてプラズマ重合により基板１の薄膜２上にレジスト膜
３が形成され、続いて、電子線描画室１０３において電
子線によりレジスト膜３上にパターンが描画、現像され
、最後に、エッチング室１０４において現像で残ったレ
ジスト膜３をマスクとして薄膜２が部分的にエッチング
された後、予備室１０１に戻されそこから大気に取り出
される。
【０００７】
【発明が解決しようとする課題】従来の真空リソグラフ
ィ装置では、１枚の基板１のプロセス処理が全て終了す
るごとに、基板１の交換のために予備室１０１を開放し
なければならない。このことは、真空槽１００が大気に
解放されるため、他のプラズマ重合室１０２、電子線描
画室１０３およびエッチング室１０４の各室も大気に解
放される結果、各室が大気中の塵埃によって汚染されや
すいという問題がある。
ィ装置では、１枚の基板１のプロセス処理が全て終了す
るごとに、基板１の交換のために予備室１０１を開放し
なければならない。このことは、真空槽１００が大気に
解放されるため、他のプラズマ重合室１０２、電子線描
画室１０３およびエッチング室１０４の各室も大気に解
放される結果、各室が大気中の塵埃によって汚染されや
すいという問題がある。
【０００８】また、基板電極１０５は回転しながら各室
１０１，１０２，１０３，１０４を移動する構造である
から、基板電極１０５の汚れが各室１０１，１０２，１
０３，１０４を汚染してしまうという問題もある。例え
ば、予備室１０１での汚れが基板電極１０５に付着する
と、基板電極１０５の回転に伴って以後のプラズマ重合
室１０２、電子線描画室１０３およびエッチング室１０
４が順に汚染されるという問題がある。
１０１，１０２，１０３，１０４を移動する構造である
から、基板電極１０５の汚れが各室１０１，１０２，１
０３，１０４を汚染してしまうという問題もある。例え
ば、予備室１０１での汚れが基板電極１０５に付着する
と、基板電極１０５の回転に伴って以後のプラズマ重合
室１０２、電子線描画室１０３およびエッチング室１０
４が順に汚染されるという問題がある。
【０００９】また、各室１０１，１０２，１０３，１０
４はそれぞれ独立的に真空状態を保持できる構造ではな
いため、他の室の影響を受けやすい上、基板１の搬出入
時に全ての室１０１，１０２，１０３，１０４が大気に
解放される。すると、次の基板１のプロセス処理に際し
て、各室１０１，１０２，１０３，１０４を再び所定の
真空圧まで排気しなければならないので、処理能率が悪
いばかりでなく、各室の真空状態が都度変化するという
問題もある。
４はそれぞれ独立的に真空状態を保持できる構造ではな
いため、他の室の影響を受けやすい上、基板１の搬出入
時に全ての室１０１，１０２，１０３，１０４が大気に
解放される。すると、次の基板１のプロセス処理に際し
て、各室１０１，１０２，１０３，１０４を再び所定の
真空圧まで排気しなければならないので、処理能率が悪
いばかりでなく、各室の真空状態が都度変化するという
問題もある。
【００１０】また、従来の真空リソグラフィ装置では、
プラズマ重合室１０２におけるレジスト膜の形成、電子
線描画室１０３におけるパターン描画およびエッチング
室１０４におけるエッチングを真空中で処理するのみで
あるため、薄膜２の形成やレジスト膜３の除去について
は別に行わなければならなかった。つまり、薄膜２の形
成やレジスト膜３の除去を含む一連のリソグラフィプロ
セスを真空中で連続的に行うことはできなかった。
プラズマ重合室１０２におけるレジスト膜の形成、電子
線描画室１０３におけるパターン描画およびエッチング
室１０４におけるエッチングを真空中で処理するのみで
あるため、薄膜２の形成やレジスト膜３の除去について
は別に行わなければならなかった。つまり、薄膜２の形
成やレジスト膜３の除去を含む一連のリソグラフィプロ
セスを真空中で連続的に行うことはできなかった。
【００１１】ここに、本発明の目的は、このような従来
装置の問題を全て解消し、上述した薄膜の形成からレジ
スト膜の除去までのリソグラフィプロセスを全て真空中
で連続的にかつ能率的に行えるとともに、汚染が少なく
、しかも、各プロセスでの処理を安定した条件で行える
真空リソグラフィ装置を提供することにある。
装置の問題を全て解消し、上述した薄膜の形成からレジ
スト膜の除去までのリソグラフィプロセスを全て真空中
で連続的にかつ能率的に行えるとともに、汚染が少なく
、しかも、各プロセスでの処理を安定した条件で行える
真空リソグラフィ装置を提供することにある。
【００１２】
【課題を解決するための手段】そのため、本発明の真空
リソグラフィ装置では、真空中で基板上に薄膜を形成す
る薄膜形成室、真空中で前記薄膜上にレジスト膜を形成
するレジスト膜形成室、真空中で前記レジスト膜を露光
して必要なパータンを描画するパターン描画室、真空中
で前記現像レジスト膜をマスクとして前記薄膜を部分的
にエッチングするエッチング室および真空中で前記パタ
ーン描画後のレジスト膜を現像するとともに前記マスク
として使用したレジスト膜を除去するレジスト膜現像・
除去室を、それぞれ独立的に真空保持可能に形成すると
ともに、前記基板を前記各室に対して出し入れ可能でか
つ各室を真空状態に隔離可能な仕切バルブ装置を介して
前記各室を真空保持可能な搬送室とそれぞれ連結し、こ
の搬送室内に前記基板を任意の室から任意の他の室へ搬
送するための搬送手段を設けたことを特徴としている。
リソグラフィ装置では、真空中で基板上に薄膜を形成す
る薄膜形成室、真空中で前記薄膜上にレジスト膜を形成
するレジスト膜形成室、真空中で前記レジスト膜を露光
して必要なパータンを描画するパターン描画室、真空中
で前記現像レジスト膜をマスクとして前記薄膜を部分的
にエッチングするエッチング室および真空中で前記パタ
ーン描画後のレジスト膜を現像するとともに前記マスク
として使用したレジスト膜を除去するレジスト膜現像・
除去室を、それぞれ独立的に真空保持可能に形成すると
ともに、前記基板を前記各室に対して出し入れ可能でか
つ各室を真空状態に隔離可能な仕切バルブ装置を介して
前記各室を真空保持可能な搬送室とそれぞれ連結し、こ
の搬送室内に前記基板を任意の室から任意の他の室へ搬
送するための搬送手段を設けたことを特徴としている。
【００１３】
【作用】まず、基板を搬送室内に搬入した後、搬送室内
を真空状態に保持する。次に、基板を、搬送室内の搬送
手段によって、予め設定した所定の順序に従って各室へ
搬入し、そこで、所定のプロセス処理を実行させる。
を真空状態に保持する。次に、基板を、搬送室内の搬送
手段によって、予め設定した所定の順序に従って各室へ
搬入し、そこで、所定のプロセス処理を実行させる。
【００１４】まず、薄膜形成室に搬入し、そこで基板上
に薄膜を形成した後、搬送室内に戻し、続いて、レジス
ト膜形成室に搬入し、そこで前記薄膜上にレジスト膜を
形成した後、搬送室内に戻す。次に、パターン描画室に
搬入し、そこでレジスト膜を露光して必要なパータンを
描画した後、搬送室内に戻し、続いて、レジスト膜現像
・除去室に搬入し、そこで前記レジスト膜を現像した後
、搬送室内に戻す。次に、エッチング室に搬入し、そこ
で前記現像レジスト膜をマスクとして前記薄膜を部分的
にエッチングした後、搬送室内に戻す。最後に、レジス
ト膜現像・除去室に搬入し、そこで前記マスクとして使
用したレジスト膜を除去する。
に薄膜を形成した後、搬送室内に戻し、続いて、レジス
ト膜形成室に搬入し、そこで前記薄膜上にレジスト膜を
形成した後、搬送室内に戻す。次に、パターン描画室に
搬入し、そこでレジスト膜を露光して必要なパータンを
描画した後、搬送室内に戻し、続いて、レジスト膜現像
・除去室に搬入し、そこで前記レジスト膜を現像した後
、搬送室内に戻す。次に、エッチング室に搬入し、そこ
で前記現像レジスト膜をマスクとして前記薄膜を部分的
にエッチングした後、搬送室内に戻す。最後に、レジス
ト膜現像・除去室に搬入し、そこで前記マスクとして使
用したレジスト膜を除去する。
【００１５】従って、基板に対して、薄膜の形成からレ
ジスト膜の除去までのリソグラフィプロセスを全て真空
中で連続的にかつ能率的に行える。しかも、各室は独立
的に真空保持可能に形成されているとともに、仕切バル
ブ装置を介して搬送室にそれぞれ連結されているから、
従来の回転型に比べ、汚染が少なく、また、各プロセス
での処理を安定した条件で行える。
ジスト膜の除去までのリソグラフィプロセスを全て真空
中で連続的にかつ能率的に行える。しかも、各室は独立
的に真空保持可能に形成されているとともに、仕切バル
ブ装置を介して搬送室にそれぞれ連結されているから、
従来の回転型に比べ、汚染が少なく、また、各プロセス
での処理を安定した条件で行える。
【００１６】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。なお、これらの図の説明に当たって、上述した
図５と同一構成要件については、同一符号を付し、その
説明を省略もしくは簡略化する。
明する。なお、これらの図の説明に当たって、上述した
図５と同一構成要件については、同一符号を付し、その
説明を省略もしくは簡略化する。
【００１７】図１は本実施例の真空リソグラフィ装置を
示している。同図において、ＣＢは予備室、ＴＲは搬送
室、ＳＰは真空中で基板１上に薄膜２を形成するための
薄膜形成室としてのスパッタ室、ＰＰは真空中で前記薄
膜２上にレジスト膜３を形成するためのレジスト膜形成
室としてのプラズマ重合室、ＥＢは真空中で前記レジス
ト膜３を露光して必要なパターンを描画するためのパタ
ーン描画室としての電子線描画室、ＲＩＥは真空中で前
記現像レジスト膜３をマスクとして前記薄膜２を部分的
にエッチングするためのエッチング室、ＲＰは真空中で
前記パターン描画後のレジスト膜３を現像する現像室と
前記マスクとして使用したレジスト膜３を除去するため
の除去室とを兼ねるレジスト膜現像・除去室としての現
像アッシング室である。
示している。同図において、ＣＢは予備室、ＴＲは搬送
室、ＳＰは真空中で基板１上に薄膜２を形成するための
薄膜形成室としてのスパッタ室、ＰＰは真空中で前記薄
膜２上にレジスト膜３を形成するためのレジスト膜形成
室としてのプラズマ重合室、ＥＢは真空中で前記レジス
ト膜３を露光して必要なパターンを描画するためのパタ
ーン描画室としての電子線描画室、ＲＩＥは真空中で前
記現像レジスト膜３をマスクとして前記薄膜２を部分的
にエッチングするためのエッチング室、ＲＰは真空中で
前記パターン描画後のレジスト膜３を現像する現像室と
前記マスクとして使用したレジスト膜３を除去するため
の除去室とを兼ねるレジスト膜現像・除去室としての現
像アッシング室である。
【００１８】これら各室ＣＢ，ＴＲ，ＳＰ，ＰＰ，ＲＩ
Ｅ，ＲＰ，ＥＢは、排気系ポンプＰに接続され、かつ、
その排気系ポンプＰによってそれぞれが独立的に真空保
持可能に形成されている。各室のうち、前記スパッタ室
ＳＰ、プラズマ重合室ＰＰ、エッチング室ＲＩＥおよび
現像・アッシング室ＲＰは、それぞれ仕切バルブ装置Ｖ
２，Ｖ３，Ｖ４，Ｖ５を介して前記搬送室ＴＲにそれぞ
れ連結されている。また、前記電子線描画室ＥＢは、仕
切バルブ装置Ｖ６を介して前記予備室ＣＢに連結されて
いる。予備室ＣＢと搬送室ＴＲとは、仕切バルブ装置Ｖ
１を介して互いに連結されている。
Ｅ，ＲＰ，ＥＢは、排気系ポンプＰに接続され、かつ、
その排気系ポンプＰによってそれぞれが独立的に真空保
持可能に形成されている。各室のうち、前記スパッタ室
ＳＰ、プラズマ重合室ＰＰ、エッチング室ＲＩＥおよび
現像・アッシング室ＲＰは、それぞれ仕切バルブ装置Ｖ
２，Ｖ３，Ｖ４，Ｖ５を介して前記搬送室ＴＲにそれぞ
れ連結されている。また、前記電子線描画室ＥＢは、仕
切バルブ装置Ｖ６を介して前記予備室ＣＢに連結されて
いる。予備室ＣＢと搬送室ＴＲとは、仕切バルブ装置Ｖ
１を介して互いに連結されている。
【００１９】前記各仕切バルブ装置Ｖ１，Ｖ２，Ｖ３，
Ｖ４，Ｖ５，Ｖ６は、開閉自在に構成され、かつ、開か
れた状態では前記基板１を各室に出し入れ可能な大きさ
に保持されるとともに、閉じられた状態では各室を真空
状態に隔離可能に構成されている。なお、これらの仕切
バルブ装置Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６の開閉
は、予め定められて順序に従って自動的に制御されるよ
うになっている。
Ｖ４，Ｖ５，Ｖ６は、開閉自在に構成され、かつ、開か
れた状態では前記基板１を各室に出し入れ可能な大きさ
に保持されるとともに、閉じられた状態では各室を真空
状態に隔離可能に構成されている。なお、これらの仕切
バルブ装置Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６の開閉
は、予め定められて順序に従って自動的に制御されるよ
うになっている。
【００２０】前記予備室ＣＢには、基板１を搬入するた
めの仕切バルブ装置Ｖ１１が前記仕切バルブ装置Ｖ１と
は反対側面に取り付けられている。前記搬送室ＴＲは、
前記プラズマ重合室ＰＰ、エッチング室ＲＩＥおよび現
像・アッシング室ＲＰに亘る長さを有する。搬送室ＴＲ
の内部には、前記各室ＰＰ，ＲＩＥ，ＲＰにそれぞれ対
応した位置に搬送手段としての搬送ロボットＲ１，Ｒ２
，Ｒ３がそれぞれ設けられているとともに、それらの搬
送ロボットＲ１，Ｒ２，Ｒ３の間に基板受けＳ１，Ｓ２
がそれぞれ設けられている。
めの仕切バルブ装置Ｖ１１が前記仕切バルブ装置Ｖ１と
は反対側面に取り付けられている。前記搬送室ＴＲは、
前記プラズマ重合室ＰＰ、エッチング室ＲＩＥおよび現
像・アッシング室ＲＰに亘る長さを有する。搬送室ＴＲ
の内部には、前記各室ＰＰ，ＲＩＥ，ＲＰにそれぞれ対
応した位置に搬送手段としての搬送ロボットＲ１，Ｒ２
，Ｒ３がそれぞれ設けられているとともに、それらの搬
送ロボットＲ１，Ｒ２，Ｒ３の間に基板受けＳ１，Ｓ２
がそれぞれ設けられている。
【００２１】次に、本実施例の作用を説明する。予め、
予備室ＣＢを除いた各室ＴＲ，ＳＰ，ＰＰ，ＲＩＥ，Ｒ
Ｐ，ＥＢを排気系ポンプＰによって所定の真空圧に排気
しプロセス処理が可能な状態に待機させておく。この状
態において、基板１を予備室ＣＢ内に搬入した後、予備
室ＣＢ内を排気して所定の真空圧に設定する。ここで、
予備室ＣＢと搬送室ＴＲとの間の仕切バルブ装置Ｖ１を
開き、搬送ロボットＲ１を作動させて予備室ＣＢ内の基
板１を搬送室ＴＲ内に搬入した後、予め定めた手順に従
ってプロセス処理を進める。
予備室ＣＢを除いた各室ＴＲ，ＳＰ，ＰＰ，ＲＩＥ，Ｒ
Ｐ，ＥＢを排気系ポンプＰによって所定の真空圧に排気
しプロセス処理が可能な状態に待機させておく。この状
態において、基板１を予備室ＣＢ内に搬入した後、予備
室ＣＢ内を排気して所定の真空圧に設定する。ここで、
予備室ＣＢと搬送室ＴＲとの間の仕切バルブ装置Ｖ１を
開き、搬送ロボットＲ１を作動させて予備室ＣＢ内の基
板１を搬送室ＴＲ内に搬入した後、予め定めた手順に従
ってプロセス処理を進める。
【００２２】まず、搬送室ＴＲ内の基板１をスパッタ室
ＳＰ内に搬入し、そこで、基板１の表面にクロムなどの
薄膜２を被着させる。その後、搬送室ＴＲ内に戻した後
、プラズマ重合室ＰＰ内に搬入し、そこで、プラズマ反
応を利用して反応ガスを堆積させて薄膜２の上にレジス
ト膜３を形成する。その後、搬送室ＴＲ内に戻す。
ＳＰ内に搬入し、そこで、基板１の表面にクロムなどの
薄膜２を被着させる。その後、搬送室ＴＲ内に戻した後
、プラズマ重合室ＰＰ内に搬入し、そこで、プラズマ反
応を利用して反応ガスを堆積させて薄膜２の上にレジス
ト膜３を形成する。その後、搬送室ＴＲ内に戻す。
【００２３】次に、搬送室ＴＲ内の基板１を、一旦、予
備室ＣＢに戻した後、電子線描画室ＥＢ内に搬入し、そ
こで、レジスト膜３に電子線を照射しながパターンを描
画する。その後、予備室ＣＢおよび搬送室ＴＲを通して
現像・アッシング室ＲＰ内に搬入し、そこで、レジスト
膜３を現像した後、搬送室ＴＲ内へ戻す。続いて、エッ
チング室ＲＩＥ内へ搬入し、そこで、エッチングを行っ
た後、搬送室ＴＲ内へ戻す。最後に、現像・アッシング
室ＲＰ内へ搬入し、そこで、不要になったレジスト膜３
を除去した後、搬送室ＴＲおよび予備室ＣＢを介して大
気へ取出す。
備室ＣＢに戻した後、電子線描画室ＥＢ内に搬入し、そ
こで、レジスト膜３に電子線を照射しながパターンを描
画する。その後、予備室ＣＢおよび搬送室ＴＲを通して
現像・アッシング室ＲＰ内に搬入し、そこで、レジスト
膜３を現像した後、搬送室ＴＲ内へ戻す。続いて、エッ
チング室ＲＩＥ内へ搬入し、そこで、エッチングを行っ
た後、搬送室ＴＲ内へ戻す。最後に、現像・アッシング
室ＲＰ内へ搬入し、そこで、不要になったレジスト膜３
を除去した後、搬送室ＴＲおよび予備室ＣＢを介して大
気へ取出す。
【００２４】従って、本実施例によれば、搬送室ＴＲに
スパッタ室ＳＰ、プラズマ重合室ＰＰ、エッチング室Ｒ
ＩＥおよび現像・アッシング室ＲＰを連結するとともに
、搬送室ＴＲと連結された予備室ＣＢに電子線描画室Ｅ
Ｂを連結した構成であるから、基板１に薄膜２の被着か
らレジスト膜３の除去までのリソグラフィプロセスを真
空中で連続的に行うことができる。この間、基板１を大
気に晒すことがないから、大気中の塵埃による汚染を少
なくすることができる。
スパッタ室ＳＰ、プラズマ重合室ＰＰ、エッチング室Ｒ
ＩＥおよび現像・アッシング室ＲＰを連結するとともに
、搬送室ＴＲと連結された予備室ＣＢに電子線描画室Ｅ
Ｂを連結した構成であるから、基板１に薄膜２の被着か
らレジスト膜３の除去までのリソグラフィプロセスを真
空中で連続的に行うことができる。この間、基板１を大
気に晒すことがないから、大気中の塵埃による汚染を少
なくすることができる。
【００２５】また、各室ＳＰ，ＰＰ，ＲＩＥ，ＲＰ，Ｅ
Ｂはそれぞれ独立的に真空保持可能に形成されていると
ともに、仕切バルブ装置Ｖ１〜Ｖ６を介して搬送室ＴＲ
に連結されているから、各室ＳＰ，ＰＰ，ＲＩＥ，ＲＰ
，ＥＢをそれぞれ独立的に真空状態に保つことができる
。よって、他の室の影響を受けることが少なく、かつ、
各室での雰囲気を一定に維持させることができるから、
各プロセスでの処理条件を安定させることができる。
Ｂはそれぞれ独立的に真空保持可能に形成されていると
ともに、仕切バルブ装置Ｖ１〜Ｖ６を介して搬送室ＴＲ
に連結されているから、各室ＳＰ，ＰＰ，ＲＩＥ，ＲＰ
，ＥＢをそれぞれ独立的に真空状態に保つことができる
。よって、他の室の影響を受けることが少なく、かつ、
各室での雰囲気を一定に維持させることができるから、
各プロセスでの処理条件を安定させることができる。
【００２６】また、搬送室ＴＲ内には、プラズマ重合室
ＰＰと、エッチング室ＲＩＥと、スパッタ室ＳＰおよび
現像・アッシング室ＲＰとにそれぞれ対応して３台の搬
送ロボットＲ１〜Ｒ３を設けるとともに、これらの間に
基板受けＳ１，Ｓ２を設けたので、搬送ロボットＲ１〜
Ｒ３によって基板１を各室ＳＰ，ＰＰ，ＲＩＥ，ＲＰに
対して自動的に搬入、搬出させることができる。
ＰＰと、エッチング室ＲＩＥと、スパッタ室ＳＰおよび
現像・アッシング室ＲＰとにそれぞれ対応して３台の搬
送ロボットＲ１〜Ｒ３を設けるとともに、これらの間に
基板受けＳ１，Ｓ２を設けたので、搬送ロボットＲ１〜
Ｒ３によって基板１を各室ＳＰ，ＰＰ，ＲＩＥ，ＲＰに
対して自動的に搬入、搬出させることができる。
【００２７】また、基板１の搬入および搬出を予備室Ｃ
Ｂから行うようにしたので、基板１の搬入および搬出に
当たって、予備室ＣＢのみを大気に解放すればよいから
、つまり、従来のように全ての室を再び所定の真空圧に
設定しなくても済むので、プロセス処理を能率的に行え
るとともに、経済的でもある。
Ｂから行うようにしたので、基板１の搬入および搬出に
当たって、予備室ＣＢのみを大気に解放すればよいから
、つまり、従来のように全ての室を再び所定の真空圧に
設定しなくても済むので、プロセス処理を能率的に行え
るとともに、経済的でもある。
【００２８】以上、本発明について好適な実施例を挙げ
て説明したが、本発明はこの実施例に限定されるもので
なく、本発明の要旨を逸脱しない範囲において種々の改
良並びに設計の変更が可能なことは勿論である。
て説明したが、本発明はこの実施例に限定されるもので
なく、本発明の要旨を逸脱しない範囲において種々の改
良並びに設計の変更が可能なことは勿論である。
【００２９】例えば、電子線描画室ＥＢについては、上
記実施例のように予備室ＣＢを介して間接的に搬送室Ｔ
Ｒに連結する場合に限らず、直接的に搬送室ＴＲに連結
するようにしてもよい。ただ、上記実施例のように構成
すれば、電子線描画室ＥＢが他の室ＰＰ，ＲＩＥ，ＲＰ
などから離間できるので、他の室ＰＰ，ＲＩＥ，ＲＰか
らのノイズや振動などの影響を少なくできる。従って、
電子線描画室ＥＢにおけるパターン描画作業を高精度に
行うことができる。
記実施例のように予備室ＣＢを介して間接的に搬送室Ｔ
Ｒに連結する場合に限らず、直接的に搬送室ＴＲに連結
するようにしてもよい。ただ、上記実施例のように構成
すれば、電子線描画室ＥＢが他の室ＰＰ，ＲＩＥ，ＲＰ
などから離間できるので、他の室ＰＰ，ＲＩＥ，ＲＰか
らのノイズや振動などの影響を少なくできる。従って、
電子線描画室ＥＢにおけるパターン描画作業を高精度に
行うことができる。
【００３０】また、搬送室ＴＲに対して各室ＳＰ，ＰＰ
，ＲＩＥ，ＲＰの配列順序についても、上記実施例に限
られるものでなく、他の配列でもよい。
，ＲＩＥ，ＲＰの配列順序についても、上記実施例に限
られるものでなく、他の配列でもよい。
【００３１】
【発明の効果】以上の通り、本発明の真空リソグラフィ
装置によれば、薄膜の形成からレジスト膜の除去までの
リソグラフィプロセスを全て真空中で連続的にかつ能率
的に行えるとともに、汚染が少なく、しかも、各プロセ
スでの処理を安定した条件で行うことができる。
装置によれば、薄膜の形成からレジスト膜の除去までの
リソグラフィプロセスを全て真空中で連続的にかつ能率
的に行えるとともに、汚染が少なく、しかも、各プロセ
スでの処理を安定した条件で行うことができる。
【図１】本発明の真空リソグラフィ装置の一実施例を示
す平面図である。
す平面図である。
【図２】従来の真空リソグラフィ装置を示す横断面図で
ある。
ある。
【図３】従来の真空リソグラフィ装置を示す縦断面図で
ある。
ある。
【図４】半導体集積回路の製造プロセスを示す説明図で
ある。
ある。
１ 基板、
２ 薄膜
３ レジスト膜
ＳＰ スパッタ室（薄膜形成室）
ＰＰ プラズマ重合室（レジスト膜形成室）ＥＢ
電子線描画室（パターン描画室）ＲＩＥ エッチング
室 ＲＰ 現像・アッシング室（レジスト膜現像・除去室
）Ｖ１〜Ｖ６ 仕切バルブ装置
電子線描画室（パターン描画室）ＲＩＥ エッチング
室 ＲＰ 現像・アッシング室（レジスト膜現像・除去室
）Ｖ１〜Ｖ６ 仕切バルブ装置
Claims (1)
- 【請求項１】 真空中で基板上に薄膜を形成する薄膜
形成室、真空中で前記薄膜上にレジスト膜を形成するレ
ジスト膜形成室、真空中で前記レジスト膜を露光して必
要なパータンを描画するパターン描画室、真空中で前記
現像レジスト膜をマスクとして前記薄膜を部分的にエッ
チングするエッチング室および真空中で前記パターン描
画後のレジスト膜を現像するとともに前記マスクとして
使用したレジスト膜を除去するレジスト膜現像・除去室
を、それぞれ独立的に真空保持可能に形成するとともに
、前記基板を前記各室に対して出し入れ可能でかつ各室
を真空状態に隔離可能な仕切バルブ装置を介して前記各
室を真空保持可能な搬送室とそれぞれ連結し、この搬送
室内に前記基板を任意の室から任意の他の室へ搬送する
ための搬送手段を設けたことを特徴とする真空リソグラ
フィ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3108866A JPH04314349A (ja) | 1991-04-11 | 1991-04-11 | 真空リソグラフィ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3108866A JPH04314349A (ja) | 1991-04-11 | 1991-04-11 | 真空リソグラフィ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04314349A true JPH04314349A (ja) | 1992-11-05 |
Family
ID=14495573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3108866A Pending JPH04314349A (ja) | 1991-04-11 | 1991-04-11 | 真空リソグラフィ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04314349A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100270908B1 (ko) * | 1998-02-19 | 2000-12-01 | 노건일 | 진공리소그래피공정및레지스트박막 |
| WO2002096956A1 (en) * | 2001-05-30 | 2002-12-05 | Lg Electronics Inc. | Continuous processing apparatus by plasma polymerization with vertical chamber |
| JP2005169267A (ja) * | 2003-12-11 | 2005-06-30 | Dainippon Printing Co Ltd | 成膜装置および成膜方法 |
| JP2008034869A (ja) * | 2007-09-28 | 2008-02-14 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP2008034870A (ja) * | 2007-09-28 | 2008-02-14 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP2011075683A (ja) * | 2009-09-29 | 2011-04-14 | Toppan Printing Co Ltd | フォトマスク製造装置及び製造方法並びにフォトマスク |
| JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108205A (ja) * | 1981-12-22 | 1983-06-28 | Fujitsu Ltd | 高分子膜の形成方法 |
| JPS5913323A (ja) * | 1982-07-13 | 1984-01-24 | Fujitsu Ltd | ドライ現像ポジ型レジスト膜形成方法 |
| JPS6329507A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 電子線描画装置 |
| JPS63125680A (ja) * | 1986-11-13 | 1988-05-28 | Babcock Hitachi Kk | 気相堆積装置 |
| JPH0215615A (ja) * | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | パターン形成方法 |
| JPH0277125A (ja) * | 1988-06-09 | 1990-03-16 | Fujitsu Ltd | 有機物の灰化方法 |
-
1991
- 1991-04-11 JP JP3108866A patent/JPH04314349A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108205A (ja) * | 1981-12-22 | 1983-06-28 | Fujitsu Ltd | 高分子膜の形成方法 |
| JPS5913323A (ja) * | 1982-07-13 | 1984-01-24 | Fujitsu Ltd | ドライ現像ポジ型レジスト膜形成方法 |
| JPS6329507A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 電子線描画装置 |
| JPS63125680A (ja) * | 1986-11-13 | 1988-05-28 | Babcock Hitachi Kk | 気相堆積装置 |
| JPH0277125A (ja) * | 1988-06-09 | 1990-03-16 | Fujitsu Ltd | 有機物の灰化方法 |
| JPH0215615A (ja) * | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | パターン形成方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100270908B1 (ko) * | 1998-02-19 | 2000-12-01 | 노건일 | 진공리소그래피공정및레지스트박막 |
| WO2002096956A1 (en) * | 2001-05-30 | 2002-12-05 | Lg Electronics Inc. | Continuous processing apparatus by plasma polymerization with vertical chamber |
| JP2005169267A (ja) * | 2003-12-11 | 2005-06-30 | Dainippon Printing Co Ltd | 成膜装置および成膜方法 |
| JP2008034869A (ja) * | 2007-09-28 | 2008-02-14 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP2008034870A (ja) * | 2007-09-28 | 2008-02-14 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP4505006B2 (ja) * | 2007-09-28 | 2010-07-14 | 大日本スクリーン製造株式会社 | 基板処理装置 |
| JP4505005B2 (ja) * | 2007-09-28 | 2010-07-14 | 大日本スクリーン製造株式会社 | 基板処理装置 |
| JP2011075683A (ja) * | 2009-09-29 | 2011-04-14 | Toppan Printing Co Ltd | フォトマスク製造装置及び製造方法並びにフォトマスク |
| JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5601686A (en) | Wafer transport method | |
| US5628828A (en) | Processing method and equipment for processing a semiconductor device having holder/carrier with flattened surface | |
| JP2665202B2 (ja) | 半導体ウェハ処理装置 | |
| US20060104635A1 (en) | Substrate processing apparatus and substrate processing method | |
| US6429139B1 (en) | Serial wafer handling mechanism | |
| US6347919B1 (en) | Wafer processing chamber having separable upper and lower halves | |
| JPH04206547A (ja) | 装置間搬送方法 | |
| JPH04314349A (ja) | 真空リソグラフィ装置 | |
| JP2001118904A (ja) | ロードロック室を備えた基板処理装置および被処理基板の搬送方法 | |
| JPH11207250A (ja) | 膜形成方法 | |
| JPH10294351A (ja) | 半導体装置製造用クリーンボックス、及び半導体装置の製造システム並びに製造方法 | |
| JP2563689B2 (ja) | プラズマ反応装置 | |
| JP2004153185A (ja) | 基板処理方法 | |
| JP3420712B2 (ja) | 処理システム | |
| JPH05335399A (ja) | 真空処理装置 | |
| JP3710979B2 (ja) | 基板処理装置 | |
| JP2001319845A (ja) | 塗布現像処理システム | |
| JPH04271139A (ja) | 半導体製造装置 | |
| JP2799471B2 (ja) | 減圧処理装置 | |
| JP3164739B2 (ja) | 塗布膜形成方法及びその装置 | |
| JP3324008B2 (ja) | 回転塗布によって形成された塗布基板の不要膜除去装置 | |
| JPH10335220A (ja) | 処理装置 | |
| JP2001127135A (ja) | 真空処理装置 | |
| JPH1126370A (ja) | 露光前処理装置 | |
| JPS6119131A (ja) | レジスト処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960827 |