JPH04312954A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04312954A JPH04312954A JP1623491A JP1623491A JPH04312954A JP H04312954 A JPH04312954 A JP H04312954A JP 1623491 A JP1623491 A JP 1623491A JP 1623491 A JP1623491 A JP 1623491A JP H04312954 A JPH04312954 A JP H04312954A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- insulating film
- bpsg film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000005476 soldering Methods 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000019406 chloropentafluoroethane Nutrition 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にトレンチ素子分離の形成方法に関する。
関し、特にトレンチ素子分離の形成方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路素子は高集積化さ
れ、パターンサイズもハーフミクロンになってきている
。また、素子間の分離も分離領域の微細化のため、選択
酸化法からトレンチによる素子分離へと移行してきてい
る。トレンチはアスペクト比が大きな形状のため、トレ
ンチへの絶縁物の埋め込みは困難な工程となっている。 従来のトレンチ素子分離の形成方法は、図１３〜図１６
に示したような方法により行なわれていた。
れ、パターンサイズもハーフミクロンになってきている
。また、素子間の分離も分離領域の微細化のため、選択
酸化法からトレンチによる素子分離へと移行してきてい
る。トレンチはアスペクト比が大きな形状のため、トレ
ンチへの絶縁物の埋め込みは困難な工程となっている。 従来のトレンチ素子分離の形成方法は、図１３〜図１６
に示したような方法により行なわれていた。
【０００３】まず、図１３に示すように、シリコン基板
３１に露光・現像・エッチング工程によりトレンチ３２
を形成した後、図１４に示すように、リフロー可能な絶
縁物からなる絶縁膜として、気相成長（ＣＶＤ）法によ
りＢＰＳＧ膜３３を堆積する。ＣＶＤ法により堆積され
る絶縁膜はステップカバレッジが悪いため、トレンチ内
部が細い溝になったり空洞のすが生じたりする。トレン
チ内の細い溝や空洞のすを絶縁膜により埋め込むために
、図１５に示すように、熱処理によりＢＰＳＧ膜３３を
リフローし、これをＢＰＳＧ膜３３ａに変換する。その
後、図１６に示すように、トレンチ部分以外のシリコン
基板３１の表面が露出するまで、ＢＰＳＧ膜３３ａのエ
ッチバックを行ない、トレンチ３２の内部にのみＢＰＳ
Ｇ膜３３ｂを残す。
３１に露光・現像・エッチング工程によりトレンチ３２
を形成した後、図１４に示すように、リフロー可能な絶
縁物からなる絶縁膜として、気相成長（ＣＶＤ）法によ
りＢＰＳＧ膜３３を堆積する。ＣＶＤ法により堆積され
る絶縁膜はステップカバレッジが悪いため、トレンチ内
部が細い溝になったり空洞のすが生じたりする。トレン
チ内の細い溝や空洞のすを絶縁膜により埋め込むために
、図１５に示すように、熱処理によりＢＰＳＧ膜３３を
リフローし、これをＢＰＳＧ膜３３ａに変換する。その
後、図１６に示すように、トレンチ部分以外のシリコン
基板３１の表面が露出するまで、ＢＰＳＧ膜３３ａのエ
ッチバックを行ない、トレンチ３２の内部にのみＢＰＳ
Ｇ膜３３ｂを残す。
【０００４】
【発明が解決しようとする課題】上述した従来のトレン
チ素子分離の形成方法では、トレンチの密な部分と粗な
部分とを比べると、図１５に示したように、それぞれの
部分で絶縁膜の膜厚に差が生じる。このような埋め込み
絶縁膜では、絶縁膜のエッチバック工程において、図１
６に示したように、エッチバックされる絶縁膜の膜厚の
差分だけトレンチ内部に埋め込まれた絶縁膜がエッチバ
ックされるため、トレンチ部にへこみが生じ、完全な素
子分離が得られないという問題があった。例えば、従来
の方法で幅１μｍ，深さ５μｍのトレンチを埋め込んだ
ところ、０．６μｍのへこみが実際に生じた。
チ素子分離の形成方法では、トレンチの密な部分と粗な
部分とを比べると、図１５に示したように、それぞれの
部分で絶縁膜の膜厚に差が生じる。このような埋め込み
絶縁膜では、絶縁膜のエッチバック工程において、図１
６に示したように、エッチバックされる絶縁膜の膜厚の
差分だけトレンチ内部に埋め込まれた絶縁膜がエッチバ
ックされるため、トレンチ部にへこみが生じ、完全な素
子分離が得られないという問題があった。例えば、従来
の方法で幅１μｍ，深さ５μｍのトレンチを埋め込んだ
ところ、０．６μｍのへこみが実際に生じた。
【０００５】
【課題を解決するための手段】上述した従来のトレンチ
素子分離の形成方法に対して、本発明の半導体装置の製
造方法は、リフロー可能な絶縁物を埋め込む半導体素子
のトレンチ素子分離の形成において、半導体基板にトレ
ンチを開口後、トレンチが完全に埋め込まれない膜厚を
有した絶縁物からなる第１の絶縁膜を、半導体基板表面
に堆積する工程と、トレンチ開口部を除く半導体基板表
面が露出するまで第１の絶縁膜をエッチバックする工程
と、絶縁物からなる第２の絶縁膜を、半導体基板表面に
堆積する工程と、第１，第２の絶縁膜を熱処理によるリ
フローを行なうことにより、第３の絶縁膜に変換する工
程と、トレンチ開口部を除く半導体基板表面が露出する
まで第３の絶縁膜をエッチバックする工程と、を有して
いる。
素子分離の形成方法に対して、本発明の半導体装置の製
造方法は、リフロー可能な絶縁物を埋め込む半導体素子
のトレンチ素子分離の形成において、半導体基板にトレ
ンチを開口後、トレンチが完全に埋め込まれない膜厚を
有した絶縁物からなる第１の絶縁膜を、半導体基板表面
に堆積する工程と、トレンチ開口部を除く半導体基板表
面が露出するまで第１の絶縁膜をエッチバックする工程
と、絶縁物からなる第２の絶縁膜を、半導体基板表面に
堆積する工程と、第１，第２の絶縁膜を熱処理によるリ
フローを行なうことにより、第３の絶縁膜に変換する工
程と、トレンチ開口部を除く半導体基板表面が露出する
まで第３の絶縁膜をエッチバックする工程と、を有して
いる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１〜図６は本発明の第１の実施例を説明するため
の工程順の断面図である。まず、シリコン基板１１上に
、リソグラフィー工程により得られたレジストパターン
をマスクにして、反応ガスにＳＦ６ とＣ２ ＣｌＦ５
との混合ガスを用いた反応性イオンエッチング（ＲＩ
Ｅ）法により、例えば開口幅１μｍ，深さ５μｍのトレ
ンチ１２を形成する。その後、レジストパターンを除去
する〔図１〕。ここで、シリコン酸化膜，シリコン窒化
膜などをまず最初にシリコン基板１１表面に形成，パタ
ーニングした後、シリコン酸化膜，シリコン窒化膜など
をマスクとしてトレンチ形成のエッチングを行なっても
よい。次に、トレンチ埋め込み用のＢＰＳＧ膜１３を、
ＣＶＤ法により全面に堆積する〔図２〕。ＢＰＳＧ膜１
３の膜厚は、トレンチ１２の深さ５μｍに対し、１μｍ
程度である。このとき、トレンチ１２内部は全て埋め込
むことはできず、細い溝が生じたり、開口部がＢＰＳＧ
膜により閉ざされて内部に空洞ができる場合もある。次
に、反応ガスにＣＦ４ を用いたＲＩＥ法により、ＢＰ
ＳＧ膜１３のエッチバックを行ない、トレンチ１２の内
部にのみＢＰＳＧ膜１３ａを残し、他のＢＰＳＧ膜は除
去する〔図３〕。続いて、再度ＢＰＳＧ膜１４の堆積を
行なう〔図４〕。ＢＰＳＧ膜１４の堆積は、ＢＰＳＧ膜
１３の堆積に比べトレンチの実効的な深さが浅いため、
容易にトレンチ１２の内部を埋めることができる。次に
、９００℃，２０分の熱処理によるリフローを行ない、
ＢＰＳＧ膜１３ａ，およびＢＰＳＧ膜１４を平坦化され
たＢＰＳＧ膜１４ａに変換する〔図５〕。最後に、ＢＰ
ＳＧ膜１４ａをＲＩＥ法によりエッチバックし、ＢＰＳ
Ｇ膜１４ｂが埋め込まれたトレンチ素子分離が形成され
る〔図６〕。なお、図４に示した再度のＢＰＳＧ膜１４
の堆積を行なった際にトレンチ１２の内部の埋め込みが
不十分なため、次工程のリフロー処理のみで平坦化がで
きない場合には、再度ＢＰＳＧ膜のエッチバック，再再
度のＢＰＳＧ膜の堆積を行なってからリフロー処理を行
なうというように、ＢＰＳＧ膜の堆積工程とこれのエッ
チバック工程とを何度繰り返しても構わない。
る。図１〜図６は本発明の第１の実施例を説明するため
の工程順の断面図である。まず、シリコン基板１１上に
、リソグラフィー工程により得られたレジストパターン
をマスクにして、反応ガスにＳＦ６ とＣ２ ＣｌＦ５
との混合ガスを用いた反応性イオンエッチング（ＲＩ
Ｅ）法により、例えば開口幅１μｍ，深さ５μｍのトレ
ンチ１２を形成する。その後、レジストパターンを除去
する〔図１〕。ここで、シリコン酸化膜，シリコン窒化
膜などをまず最初にシリコン基板１１表面に形成，パタ
ーニングした後、シリコン酸化膜，シリコン窒化膜など
をマスクとしてトレンチ形成のエッチングを行なっても
よい。次に、トレンチ埋め込み用のＢＰＳＧ膜１３を、
ＣＶＤ法により全面に堆積する〔図２〕。ＢＰＳＧ膜１
３の膜厚は、トレンチ１２の深さ５μｍに対し、１μｍ
程度である。このとき、トレンチ１２内部は全て埋め込
むことはできず、細い溝が生じたり、開口部がＢＰＳＧ
膜により閉ざされて内部に空洞ができる場合もある。次
に、反応ガスにＣＦ４ を用いたＲＩＥ法により、ＢＰ
ＳＧ膜１３のエッチバックを行ない、トレンチ１２の内
部にのみＢＰＳＧ膜１３ａを残し、他のＢＰＳＧ膜は除
去する〔図３〕。続いて、再度ＢＰＳＧ膜１４の堆積を
行なう〔図４〕。ＢＰＳＧ膜１４の堆積は、ＢＰＳＧ膜
１３の堆積に比べトレンチの実効的な深さが浅いため、
容易にトレンチ１２の内部を埋めることができる。次に
、９００℃，２０分の熱処理によるリフローを行ない、
ＢＰＳＧ膜１３ａ，およびＢＰＳＧ膜１４を平坦化され
たＢＰＳＧ膜１４ａに変換する〔図５〕。最後に、ＢＰ
ＳＧ膜１４ａをＲＩＥ法によりエッチバックし、ＢＰＳ
Ｇ膜１４ｂが埋め込まれたトレンチ素子分離が形成され
る〔図６〕。なお、図４に示した再度のＢＰＳＧ膜１４
の堆積を行なった際にトレンチ１２の内部の埋め込みが
不十分なため、次工程のリフロー処理のみで平坦化がで
きない場合には、再度ＢＰＳＧ膜のエッチバック，再再
度のＢＰＳＧ膜の堆積を行なってからリフロー処理を行
なうというように、ＢＰＳＧ膜の堆積工程とこれのエッ
チバック工程とを何度繰り返しても構わない。
【０００７】図７〜図１２は、本発明の第２の実施例を
説明するための工程順の断面図である。まず、本発明の
第１の実施例と同じ工程により、シリコン基板２１にト
レンチ２２を形成した後、ＢＰＳＧ膜２３を堆積し〔図
７〕、エッチバックによりトレンチ２２内部にのみＢＰ
ＳＧ膜２３ａを残す〔図８〕。次に、９００℃，２０分
の熱処理によるリフローによりトレンチ２２内部のＢＰ
ＳＧ膜２３ａをＢＰＳＧ膜２３ｂに変換することにより
、トレンチ２２の実効的な深さを浅くし、かつ、トレン
チ２２の側壁の実効的な傾きを緩やかにする〔図９〕。 続いて、第１の実施例と同様に、再びＢＰＳＧ膜２４を
堆積し〔図１０〕、リフロー処理によりＢＰＳＧ膜２３
ｂ，２４を平坦化されたＢＰＳＧ膜２４ａに変換する〔
図１１〕。更に、ＢＰＳＧ膜２４ａをエッチバックして
、ＢＰＳＧ膜２４ｂが埋め込まれたトレンチ素子分離が
形成される〔図１２〕。本実施例では、最初のエッチバ
ックの直後にリフロー処理を行なうため、本発明の第１
の実施例よりトレンチの実効的な深さが浅くなり、かつ
、トレンチの側壁の実効的な傾きが緩やかになる。その
ため、第１の実施例よりアスペクト比の高いトレンチで
も、ＢＰＳＧにより埋め込むことができるという利点が
ある。
説明するための工程順の断面図である。まず、本発明の
第１の実施例と同じ工程により、シリコン基板２１にト
レンチ２２を形成した後、ＢＰＳＧ膜２３を堆積し〔図
７〕、エッチバックによりトレンチ２２内部にのみＢＰ
ＳＧ膜２３ａを残す〔図８〕。次に、９００℃，２０分
の熱処理によるリフローによりトレンチ２２内部のＢＰ
ＳＧ膜２３ａをＢＰＳＧ膜２３ｂに変換することにより
、トレンチ２２の実効的な深さを浅くし、かつ、トレン
チ２２の側壁の実効的な傾きを緩やかにする〔図９〕。 続いて、第１の実施例と同様に、再びＢＰＳＧ膜２４を
堆積し〔図１０〕、リフロー処理によりＢＰＳＧ膜２３
ｂ，２４を平坦化されたＢＰＳＧ膜２４ａに変換する〔
図１１〕。更に、ＢＰＳＧ膜２４ａをエッチバックして
、ＢＰＳＧ膜２４ｂが埋め込まれたトレンチ素子分離が
形成される〔図１２〕。本実施例では、最初のエッチバ
ックの直後にリフロー処理を行なうため、本発明の第１
の実施例よりトレンチの実効的な深さが浅くなり、かつ
、トレンチの側壁の実効的な傾きが緩やかになる。その
ため、第１の実施例よりアスペクト比の高いトレンチで
も、ＢＰＳＧにより埋め込むことができるという利点が
ある。
【０００８】
【発明の効果】以上説明したように本発明は、トレンチ
埋め込み用の絶縁膜を堆積した直後にエッチバック工程
を行ない、その後、再びトレンチ埋め込み用の絶縁膜を
堆積してからリフロー，エッチバックを行なうことによ
り、リフロー後のトレンチ部とトレンチ外の平坦部との
絶縁膜の膜厚差を小さくすることができる。これにより
、リフロー後のエッチバックによりトレンチ内部への埋
め込まれた絶縁膜がトレンチ外よりへこむことが少なく
なり、完全な素子分離が得られるという効果を有する。
埋め込み用の絶縁膜を堆積した直後にエッチバック工程
を行ない、その後、再びトレンチ埋め込み用の絶縁膜を
堆積してからリフロー，エッチバックを行なうことによ
り、リフロー後のトレンチ部とトレンチ外の平坦部との
絶縁膜の膜厚差を小さくすることができる。これにより
、リフロー後のエッチバックによりトレンチ内部への埋
め込まれた絶縁膜がトレンチ外よりへこむことが少なく
なり、完全な素子分離が得られるという効果を有する。
【０００９】例えば、開口幅１μｍ，深さ５μｍのトレ
ンチにＢＰＳＧ膜を埋め込んだ場合、工程差によるトレ
ンチ部とトレンチ外との膜厚差を測定した結果を表１に
示す。
ンチにＢＰＳＧ膜を埋め込んだ場合、工程差によるトレ
ンチ部とトレンチ外との膜厚差を測定した結果を表１に
示す。
【００１０】
【００１１】この結果からも、本発明が効果を有するこ
とが明かである。
とが明かである。
【図１】本発明の第１の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図２】本発明の第１の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図３】本発明の第１の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図４】本発明の第１の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図５】本発明の第１の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図６】本発明の第１の実施例を説明するための最終工
程の断面図である。
程の断面図である。
【図７】本発明の第２の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図８】本発明の第２の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図９】本発明の第２の実施例を説明するための途中工
程の断面図である。
程の断面図である。
【図１０】本発明の第２の実施例を説明するための途中
工程の断面図である。
工程の断面図である。
【図１１】本発明の第２の実施例を説明するための途中
工程の断面図である。
工程の断面図である。
【図１２】本発明の第２の実施例を説明するための最終
工程の断面図である。
工程の断面図である。
【図１３】従来の半導体装置の製造方法を説明するため
の途中工程の断面図である。
の途中工程の断面図である。
【図１４】従来の半導体装置の製造方法を説明するため
の途中工程の断面図である。
の途中工程の断面図である。
【図１５】従来の半導体装置の製造方法を説明するため
の途中工程の断面図である。
の途中工程の断面図である。
【図１６】従来の半導体装置の製造方法を説明するため
の最終工程の断面図である。
の最終工程の断面図である。
１１，２１，３１ シリコン基板１２，２２，３
２ トレンチ １３，１３ａ，１４，１４ａ，１４ｂ，２３，２３ａ，
２３ｂ，２４，２４ａ，２４ｂ，３３，３３ａ，３３ｂ
ＢＰＳＧ膜
２ トレンチ １３，１３ａ，１４，１４ａ，１４ｂ，２３，２３ａ，
２３ｂ，２４，２４ａ，２４ｂ，３３，３３ａ，３３ｂ
ＢＰＳＧ膜
Claims (2)
- 【請求項１】リフロー可能な絶縁物を埋め込む半導体素
子のトレンチ素子分離の形成において、半導体基板にト
レンチを開口後、前記トレンチが完全に埋め込まれない
膜厚を有した前記絶縁物からなる第１の絶縁膜を、前記
半導体基板表面に堆積する工程と、前記トレンチ開口部
を除く前記半導体基板表面が露出するまで前記第１の絶
縁膜をエッチバックする工程と、前記絶縁物からなる第
２の絶縁膜を、前記半導体基板表面に堆積する工程と、
前記第１，第２の絶縁膜を熱処理によるリフローを行な
うことにより、前記第１，第２の絶縁膜を第３の絶縁膜
に変換する工程と、前記トレンチ開口部を除く前記半導
体基板表面が露出するまで前記第３の絶縁膜をエッチバ
ックする工程と、を有することを特徴とする半導体装置
の製造方法。 - 【請求項２】前記トレンチ開口部を除く前記半導体基板
表面が露出するまで前記第１の絶縁膜をエッチバックす
る工程の後に、前記第１の絶縁膜を熱処理によりリフロ
ーを行なう工程を有することを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1623491A JPH04312954A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1623491A JPH04312954A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04312954A true JPH04312954A (ja) | 1992-11-04 |
Family
ID=11910864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1623491A Pending JPH04312954A (ja) | 1991-02-07 | 1991-02-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04312954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297174A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-02-07 JP JP1623491A patent/JPH04312954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297174A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4671970A (en) | Trench filling and planarization process | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US6177331B1 (en) | Method for manufacturing semiconductor device | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| KR100696884B1 (ko) | 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 | |
| US5599736A (en) | Fabrication method for polysilicon contact plugs | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JPH04303942A (ja) | 半導体装置の製造方法 | |
| US6497993B1 (en) | In situ dry etching procedure to form a borderless contact hole | |
| JPH04312954A (ja) | 半導体装置の製造方法 | |
| TW567560B (en) | Method of forming bottom oxide layer in trench | |
| JPH11150180A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JP2671359B2 (ja) | 半導体装置の製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH01307242A (ja) | 半導体装置の製造方法 | |
| JP2000243829A (ja) | デュアル・ダマスク構造及びその製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JPS6252934A (ja) | 選択マスク形成法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 |