JPH04309126A - ハードウェア制御ソフトウェア起動方式 - Google Patents

ハードウェア制御ソフトウェア起動方式

Info

Publication number
JPH04309126A
JPH04309126A JP7349191A JP7349191A JPH04309126A JP H04309126 A JPH04309126 A JP H04309126A JP 7349191 A JP7349191 A JP 7349191A JP 7349191 A JP7349191 A JP 7349191A JP H04309126 A JPH04309126 A JP H04309126A
Authority
JP
Japan
Prior art keywords
address storage
hcsw
table pointer
control software
storage table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7349191A
Other languages
English (en)
Inventor
Seiji Niida
仁井田 征司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Solution Innovators Ltd filed Critical NEC Solution Innovators Ltd
Priority to JP7349191A priority Critical patent/JPH04309126A/ja
Publication of JPH04309126A publication Critical patent/JPH04309126A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータ処理装置のハード
ウェア/ファームウェア機能の一部をハードウェア制御
ソフトウェアで遂行する場合におけるハードウェア制御
ソフトウェア起動方式に関する。
【0002】
【従来の技術】従来のデータ処理装置では、制御記憶容
量削減、ファームウェア設計量削減のために、ハードウ
ェア/ファームウェア機能のハードウェア制御ソフトウ
ェア(以下HCSWと記す)化がなされてきた。HCS
Wは、一般ソフトウェアに開放された全命令から選択し
たソフトウェア命令群と、HCSW専用のHCSWサポ
ート命令群とでコーディングし、主記憶のハードウェア
領域内に格納される。
【0003】データ処理装置内の中央処理装置の動作モ
ードとして、ソフトウェアモードとHCSWモードとが
存在する。ソフトウェアモードの場合は、ソフトウェア
が命令カウンタ、ベースレジスタ、汎用レジスタ等の内
容を管理し、CPUはソフトウェアの指示に基づいて動
作する。又、HCSWモードの場合は、ソフトウェアが
管理していた命令カウンタ、ベースレジスタ、汎用レジ
スタ等の内容は退避し、CPUはHCSWの指示に基づ
いて動作する。
【0004】HCSWは必要に応じてハードウェアある
いはファームウェアが起動しHCSWモードに移入し、
処理終了後ソフトウェアモードに移行する。
【0005】従来、HCSWの起動は、1つの起動アド
レス格納テーブルに各処理を実行するHCSW命令群の
先頭アドレス情報を予め格納しておき、ハードウェアあ
るいはファームウェアで実現した移行ルーチンで該テー
ブルを読み出すことによって得られる起動アドレスから
HCSW命令群を実行させることにより行っていた。複
数アーキテクァのサポートや、拡張機能のサポート、オ
プション機能のサポート等は、各HCSW処理の内部に
おいてその処理の必要性を調べた後行っていた。
【0006】
【発明が解決しようとする課題】上述した従来のハード
ウェア制御ソフトウェア起動方式では、1つの起動アド
レス格納テーブルをもとにHCSWの各処理を起動して
いるため、複数アーキテクチャのサポートや、拡張機能
のサポート、オプション機能のサポート等は、各HCS
W処理の内部においてその処理の有無を調べており、こ
れによる処理の増加や分岐の増加が要因で性能の低下お
よび処理の複雑化をまねくという問題点がある。
【0007】本発明の目的は、予めハードウェアあるい
はファームウェアにより起動アドレス格納テーブルポイ
ンタの内容を書き換えて複数の起動アドレス格納テーブ
ルの1つを選択することでハードウェア制御ソフトウェ
ア処理の複雑化と能率低下とを防止することのできるハ
ードウェア制御ソフトウェア起動方式を提供することに
ある。
【0008】
【課題を解決するための手段】本発明によるハードウェ
ア制御ソフトウェア起動方式は、ハードウェアおよびフ
ァームウェア機能の一部をハードウェア制御ソフトウェ
アで遂行するデータ処理装置において、更新可能な起動
アドレス格納テーブルポインタと、該ポインタを更新す
る更新手段と、該ポインタで指される複数の起動アドレ
ス格納テーブルとを設けることにより、前記起動アドレ
ス格納テーブルポインタを必要に応じて更新し、有効な
起動アドレス格納テーブルを複数の該テーブルの中から
1つを選択することでハードウェア制御ソフトウェアの
起動アドレスを変更する構成である。
【0009】
【実施例】次にこの発明について図面を参照して詳細に
説明する。
【0010】図1は本発明の一実施例のブロック図であ
る。
【0011】レジスタ1は、処理実行時のモードや実現
するアーキテクチャあるいはオプションの有無、拡張機
能のサポート、未サポート等をビットごとあるいは複数
のビット群により示しており、その内容はファームウェ
アあるいはハードウェアにより設定、更新されるもので
ある。レジスタ1の設定値を受信するデコーダ2は、受
信したレジスタ1の設定値に従って、テーブルポインタ
の一部を更新するためのデータを生成して、起動アドレ
ス格納テーブルポインタ3に印加する。起動アドレス格
納テーブルポインタ3は、デコーダ2のデータを受信し
、テーブルポインタの一部を更新し出力する。この起動
アドレス格納テーブルポインタ3の出力は、複数の起動
アドレス格納テーブル4,5の1つを指示すると同時に
これを構成するエントリーの先頭を示すものである。 各起動アドレス格納テーブル4,5は、起動を受けるエ
ントリーに従ってHCSW命令群6の該当する個所のH
CSW命令を起動する。
【0012】このように構成することでアーキテクチャ
の変更や拡張機能、オプション機能のサポートをレジス
タ1の内容に反映させると、デコーダ2の出力が変わり
、起動アドレス格納テーブルポインタ3の値を更新する
ことができる。
【0013】図2は本発明をデバッグ機構の一部として
使用する場合の起動アドレス格納テーブルポインタの値
の更新方法の一実施例のブロック図である。
【0014】論理回路あるいはプログラマブルデコーダ
14は、各種の信号線13の出力が決められた組み合わ
せとなったときに信号16を出力する。信号線15は、
このデバッグ機構の動作を有効にすることを示す信号線
であり、起動アドレス格納テーブルポインタ17への信
号線18の出力を制御する。
【0015】この実施例では、各種の信号線13によっ
てこのデバッグ機構を有効にしておくことにより各種の
信号線13および信号線15によって決められた条件を
満たしたときに限り起動アドレス格納テーブルポインタ
17の値が変更されることになる。
【0016】図3は起動アドレス格納テーブルポインタ
と起動アドレス格納テーブル、およびハードウェア領域
のHCSW命令群との関連を説明するための説明図であ
る。
【0017】今、起動アドレス格納テーブルポインタ2
0は、起動アドレス格納テーブル21の先頭を指してい
る。起動アドレス格納テーブル21は、複数のエントリ
ーを順次配列することにより構成される。HCSWが実
現する1つの処理に対応して1つのエントリーが存在す
る。各エントリは制御情報フィールド211と起動アド
レス情報フィールド212を含む。制御情報フィールド
211は、HCSWへの移入に先立ち処理する内容に関
する情報を格納しており、起動アドレス情報フィールド
212は、実行されるHCSW命令群の先頭アドレスを
格納している。
【0018】HCSWへの移入は、ハードウェアおよび
ファームウェアにより行う。
【0019】HCSW命令群への移入ルーチンはまず、
共通の前処理としてHCSWモードへの移行を表示し、
命令カウンタ、ベースレジスタ、汎用レジスタ等の退避
あるいはHCSW専用レジスタ群への切り替えを行う。 その後、起動アドレス格納テーブルポインタをもとにこ
れから実行する処理に対応したエントリーを該テーブル
21から読み出し、エントリーの制御情報フィールドを
調べることにより移入に先立って実行すべき個別処理を
行い該エントリーのアドレス情報フィールドから起動ア
ドレスを判断する。
【0020】図3の場合、起動されるHCSW命令群は
、テーブル21を構成するエントリーの内容が指すもの
になる。ここで実現するアーキテクチャを変更したり各
処理に拡張機能を付加する、あるいはオプション機能を
追加する必要が生じた場合、更にはデバッグ機能を動作
させる場合、ハードウェアあるいはファームウェアが起
動アドレス格納テーブルポインタ20を直接あるいは間
接に更新し、起動アドレス格納テーブル21,22,2
3あるいは24を指すように変更する。起動アドレス格
納テーブル21,22,23あるいは24が指すアドレ
スに、必要とする処理を実行するHCSW命令群を配置
することにより、必要に応じた処理を選択して実施可能
とすることができる。
【0021】
【発明の効果】以上説明したように、本発明では、必要
に応じてハードウェアあるいは、ファームウェアにより
起動アドレス格納テーブルポインタの内容を書き換える
手段と、更新される該ポインタが指す位置に対応するよ
うに複数の起動アドレス格納テーブルを有することによ
り、実行するHCSW命令群の起動アドレルを変更する
ことが可能となり、複数アーキテクチャのサポートや、
拡張機能のサポート、オプション機能のサポート等を行
うにあたり性能の低下や処理の複雑化の要因を除去でき
るという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】本発明をデバッグ機構の一部として使用する場
合の起動アドレス格納テーブルポインタの値の更新方法
の一実施例のブロック図である。
【図3】起動アドレス格納テーブルポインタと起動アド
レス格納テーブル、およびハードウェア領域のHCSW
命令群との関連を説明するための説明図である。
【符号の説明】
1    レジスタ 2    デコーダ 3,17,20    起動アドレス格納テーブルポイ
ンタ4,5    起動アドレス格納テーブル6,25
    HCSW命令群 13,15,16,18    信号線14    論
理回路あるいはプログラマブルデコーダ211    
制御情報フィールド

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  ハードウェアおよびファームウェア機
    能の一部をハードウェア制御ソフトウェアで遂行するデ
    ータ処理装置において、更新可能な起動アドレス格納テ
    ーブルポインタと、該ポインタを更新する更新手段と、
    該ポインタで指される複数の起動アドレス格納テーブル
    とを設けることにより、前記起動アドレス格納テーブル
    ポインタを必要に応じて更新し、有効な起動アドレス格
    納テーブルを複数の該テーブルの中から1つを選択する
    ことでハードウェア制御ソフトウェアの起動アドレスを
    変更することを特徴とするハードウェア制御ソフトウェ
    ア起動方式。
JP7349191A 1991-04-08 1991-04-08 ハードウェア制御ソフトウェア起動方式 Pending JPH04309126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7349191A JPH04309126A (ja) 1991-04-08 1991-04-08 ハードウェア制御ソフトウェア起動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7349191A JPH04309126A (ja) 1991-04-08 1991-04-08 ハードウェア制御ソフトウェア起動方式

Publications (1)

Publication Number Publication Date
JPH04309126A true JPH04309126A (ja) 1992-10-30

Family

ID=13519794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7349191A Pending JPH04309126A (ja) 1991-04-08 1991-04-08 ハードウェア制御ソフトウェア起動方式

Country Status (1)

Country Link
JP (1) JPH04309126A (ja)

Similar Documents

Publication Publication Date Title
KR930002935A (ko) 정보 처리 장치
US5048019A (en) Method of testing a read-only memory and device for performing the method
JP3987277B2 (ja) パルス信号生成装置
JPH04309126A (ja) ハードウェア制御ソフトウェア起動方式
US7222219B2 (en) Memory control method and memory control apparatus for pipeline processing
JPH0877143A (ja) ベクトルデータ処理装置
JPH11212863A (ja) 命令メモリ回路
JPS63301338A (ja) 制御メモリ付記憶装置
JP2002278774A (ja) プロセッサ内の機能単位の制御時に命令語を生成する方法と装置
JPS60225253A (ja) 情報処理装置
JP2576589B2 (ja) 仮想記憶アクセス制御方式
JPH05282143A (ja) 主記憶アクセス制御回路
JP2001325102A (ja) 演算器
JP2847729B2 (ja) 情報処理装置
JPH0512107A (ja) プログラム実行方式
JPH05334197A (ja) インストラクションram更新回路
JPH05298144A (ja) データトレース方式
JPH0588937A (ja) アドレストレース回路
JPH0531170B2 (ja)
JPH0423147A (ja) バンク切り換え方式
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JPH05120151A (ja) メモリ診断回路
JPH0756638B2 (ja) メモリアドレス空間拡張装置
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH05127979A (ja) メモリアドレス空間拡張装置