JPH04308472A - Ｐｗｍインバータの繰返し制御方法 - Google Patents
Ｐｗｍインバータの繰返し制御方法Info
- Publication number
- JPH04308472A JPH04308472A JP3099389A JP9938991A JPH04308472A JP H04308472 A JPH04308472 A JP H04308472A JP 3099389 A JP3099389 A JP 3099389A JP 9938991 A JP9938991 A JP 9938991A JP H04308472 A JPH04308472 A JP H04308472A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- load current
- inverter
- value
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000003252 repetitive effect Effects 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 208000015778 Undifferentiated pleomorphic sarcoma Diseases 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000004402 ultra-violet photoelectron spectroscopy Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＷＭ（パルス幅変調
）インバータの繰返し制御方法に関し、詳しくは、ＵＰ
Ｓ（無停電電源装置）等に用いられるＰＷＭインバータ
の出力電圧における波形補償と、インバータの並列運転
時における分担負荷電流補正を行なうためのＰＷＭ制御
方法に関する。
）インバータの繰返し制御方法に関し、詳しくは、ＵＰ
Ｓ（無停電電源装置）等に用いられるＰＷＭインバータ
の出力電圧における波形補償と、インバータの並列運転
時における分担負荷電流補正を行なうためのＰＷＭ制御
方法に関する。
【０００２】
【従来の技術】ＰＷＭインバータの出力電圧波形を補償
するための従来の繰返し制御方法を、図３及び図４を参
照しつつ説明する。図３はＰＷＭインバータシステム全
体の構成図であり、図において１はＰＷＭインバータ、
２はＬＣフィルタ、３は整流器負荷、４は直流電源電圧
Ｅをアナログ／ディジタル変換するＡ／Ｄ変換器、５は
後述するマイコン７との間で信号の授受を行ない、イン
バータ１の各スイッチング素子に対するＰＷＭパルスを
生成して出力するゲート回路、６はＬＣフィルタ２の出
力電圧Ｖをアナログ／ディジタル変換するＡ／Ｄ変換器
、７はＡ／Ｄ変換器４，６からの各電圧Ｅ，Ｖを入力し
、これらを所定の周期でサンプリングしたデータに基づ
いてゲート回路５に加える信号を演算し出力するマイコ
ンである。
するための従来の繰返し制御方法を、図３及び図４を参
照しつつ説明する。図３はＰＷＭインバータシステム全
体の構成図であり、図において１はＰＷＭインバータ、
２はＬＣフィルタ、３は整流器負荷、４は直流電源電圧
Ｅをアナログ／ディジタル変換するＡ／Ｄ変換器、５は
後述するマイコン７との間で信号の授受を行ない、イン
バータ１の各スイッチング素子に対するＰＷＭパルスを
生成して出力するゲート回路、６はＬＣフィルタ２の出
力電圧Ｖをアナログ／ディジタル変換するＡ／Ｄ変換器
、７はＡ／Ｄ変換器４，６からの各電圧Ｅ，Ｖを入力し
、これらを所定の周期でサンプリングしたデータに基づ
いてゲート回路５に加える信号を演算し出力するマイコ
ンである。
【０００３】このような構成において、ＬＣフィルタ２
を介したインバータ１の出力電圧Ｖの繰返し制御は次の
ように行なわれている。すなわち、負荷３が整流器負荷
である場合のようにインバータ出力電圧Ｖの変動が周期
的に起こる場合には、出力電圧Ｖの各周期ごとの同一サ
ンプリング点における指令値（目標値）と検出値との電
圧誤差を求めてこれらを積算し、次の周期内に発生する
べきＰＷＭパルス幅を所定の演算により求め、このＰＷ
Ｍパルスによりインバータ１を制御することで出力電圧
波形を改善している。
を介したインバータ１の出力電圧Ｖの繰返し制御は次の
ように行なわれている。すなわち、負荷３が整流器負荷
である場合のようにインバータ出力電圧Ｖの変動が周期
的に起こる場合には、出力電圧Ｖの各周期ごとの同一サ
ンプリング点における指令値（目標値）と検出値との電
圧誤差を求めてこれらを積算し、次の周期内に発生する
べきＰＷＭパルス幅を所定の演算により求め、このＰＷ
Ｍパルスによりインバータ１を制御することで出力電圧
波形を改善している。
【０００４】その具体的な方法としては、図４に示すよ
うに、出力電圧Ｖの毎周期の所定のサンプリング点（ｋ
＋１）における指令値（図中、破線にて示す）と検出値
（図中、実線にて示す）との間の出力電圧誤差ｅｋを、
マイコン７により次の数式１のように積算して次周期に
おけるサンプリング点ｋ〜（ｋ＋１）の間に発生させる
ＰＷＭパルス幅Ｕ（ｋ）を求め、このパルスによりイン
バータ１を制御して波形補償を行なっている。なお、以
下の数式１において、ｃはゲイン、ｎは電源周波数に対
するサンプリング周波数の比、ｉは出力電圧の何周期前
のサンプリング点かを示す自然数である。
うに、出力電圧Ｖの毎周期の所定のサンプリング点（ｋ
＋１）における指令値（図中、破線にて示す）と検出値
（図中、実線にて示す）との間の出力電圧誤差ｅｋを、
マイコン７により次の数式１のように積算して次周期に
おけるサンプリング点ｋ〜（ｋ＋１）の間に発生させる
ＰＷＭパルス幅Ｕ（ｋ）を求め、このパルスによりイン
バータ１を制御して波形補償を行なっている。なお、以
下の数式１において、ｃはゲイン、ｎは電源周波数に対
するサンプリング周波数の比、ｉは出力電圧の何周期前
のサンプリング点かを示す自然数である。
【０００５】
【数１】
【０００６】上記従来の制御方法によれば、出力電圧波
形に毎周期繰返し発生する電圧誤差に対しては、図４に
示すように誤差が徐々に解消して良好な波形補償を行な
うことができる。
形に毎周期繰返し発生する電圧誤差に対しては、図４に
示すように誤差が徐々に解消して良好な波形補償を行な
うことができる。
【０００７】
【発明が解決しようとする課題】いま、この制御方法を
、例えば複数台のＵＰＳを並列運転して単一の整流器負
荷に電源を供給可能な冗長化システムに適用した場合を
考えてみる。まず、１号機が整流器負荷に接続されてい
て運転状態にあり、前記数式１による繰返し制御が実行
されると出力電圧について前述したように波形補償が行
なわれる。この状態から２号機を接続して並列運転に移
行すると、この２号機については出力電圧誤差ｅｋの積
算値がほとんどないため、１号機と２号機とで負荷分担
にアンバランスを生じ、横流が流れて制御が不安定にな
るという問題があった。これを防止するには出力電圧誤
差ｅｋの積算値を制御する機能が必要であるが、従来で
はアルゴリズム上、不可能であった。また、従来の制御
方法では電圧誤差ｅｋの積算値を直接、制御量として使
用しているため、制御量を抑制する手段がなく、そのオ
ーバーフロー等によりインバータの安定した並列運転を
一層困難なものとしていた。
、例えば複数台のＵＰＳを並列運転して単一の整流器負
荷に電源を供給可能な冗長化システムに適用した場合を
考えてみる。まず、１号機が整流器負荷に接続されてい
て運転状態にあり、前記数式１による繰返し制御が実行
されると出力電圧について前述したように波形補償が行
なわれる。この状態から２号機を接続して並列運転に移
行すると、この２号機については出力電圧誤差ｅｋの積
算値がほとんどないため、１号機と２号機とで負荷分担
にアンバランスを生じ、横流が流れて制御が不安定にな
るという問題があった。これを防止するには出力電圧誤
差ｅｋの積算値を制御する機能が必要であるが、従来で
はアルゴリズム上、不可能であった。また、従来の制御
方法では電圧誤差ｅｋの積算値を直接、制御量として使
用しているため、制御量を抑制する手段がなく、そのオ
ーバーフロー等によりインバータの安定した並列運転を
一層困難なものとしていた。
【０００８】本発明は上記問題点を解決するためになさ
れたもので、その目的とするところは、並列運転される
各インバータの安定した出力電圧波形補償と高精度の負
荷分担を可能にし、横流発生や制御量のオーバーフロー
を防止するようにしたＰＷＭインバータの繰返し制御方
法を提供することにある。
れたもので、その目的とするところは、並列運転される
各インバータの安定した出力電圧波形補償と高精度の負
荷分担を可能にし、横流発生や制御量のオーバーフロー
を防止するようにしたＰＷＭインバータの繰返し制御方
法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
、本発明は、ＰＷＭインバータの交流出力電圧に毎周期
繰返し発生する出力電圧誤差を検出し、この出力電圧誤
差を積算して前記出力電圧の波形補償を行なうように次
周期のＰＷＭパルス幅を演算してこのＰＷＭパルスによ
りインバータを制御する繰返し制御方法において、並列
運転される複数台のインバータによって個々に分担され
るべき分担負荷電流指令値とインバータ単機による負荷
電流検出値との誤差である負荷電流誤差を積算し、この
負荷電流誤差及び前記出力電圧誤差の積算値を前記分担
負荷電流予測値に加算したものをインバータ単機による
負荷電流指令値とし、この負荷電流指令値に基づき当該
インバータに加える次周期のＰＷＭパルス幅を演算する
ものである。
、本発明は、ＰＷＭインバータの交流出力電圧に毎周期
繰返し発生する出力電圧誤差を検出し、この出力電圧誤
差を積算して前記出力電圧の波形補償を行なうように次
周期のＰＷＭパルス幅を演算してこのＰＷＭパルスによ
りインバータを制御する繰返し制御方法において、並列
運転される複数台のインバータによって個々に分担され
るべき分担負荷電流指令値とインバータ単機による負荷
電流検出値との誤差である負荷電流誤差を積算し、この
負荷電流誤差及び前記出力電圧誤差の積算値を前記分担
負荷電流予測値に加算したものをインバータ単機による
負荷電流指令値とし、この負荷電流指令値に基づき当該
インバータに加える次周期のＰＷＭパルス幅を演算する
ものである。
【００１０】
【作用】本発明によれば、出力電圧誤差を積算してこれ
を制御に反映させることにより、従来と同様に出力電圧
の波形補償が行なわれる。また、これに加えて、並列運
転される複数台のインバータによって個々に分担される
べき分担負荷電流指令値とインバータ単機の負荷電流検
出値との誤差である負荷電流誤差を積算し、これを制御
に反映させることにより、並列運転時の各インバータの
負荷電流を繰返し補正し、適正な負荷分担を実現させる
。更に、本発明では制御量を負荷電流指令値として与え
るため、この指令値の限界値を任意に設定可能であり、
積算値を直接、制御量として使用する場合のように制御
量のオーバーフローを生じるおそれもない。
を制御に反映させることにより、従来と同様に出力電圧
の波形補償が行なわれる。また、これに加えて、並列運
転される複数台のインバータによって個々に分担される
べき分担負荷電流指令値とインバータ単機の負荷電流検
出値との誤差である負荷電流誤差を積算し、これを制御
に反映させることにより、並列運転時の各インバータの
負荷電流を繰返し補正し、適正な負荷分担を実現させる
。更に、本発明では制御量を負荷電流指令値として与え
るため、この指令値の限界値を任意に設定可能であり、
積算値を直接、制御量として使用する場合のように制御
量のオーバーフローを生じるおそれもない。
【００１１】
【実施例】以下、図に沿って本発明の実施例を説明する
。図１はこの実施例が適用されるＰＷＭインバータシス
テム全体の構成を示すもので、図３と同一の構成要素に
は同一の符号を付して詳述を省略し、以下、異なる部分
を中心に説明する。すなわちこの実施例において、繰返
し制御を行なうコントローラ８には、ＰＷＭインバータ
１に入力される直流電源電圧Ｅ及びＬＣフィルタ２を介
した出力電圧Ｖの他に、ＰＷＭインバータ１の出力電流
Ｉ（出力電圧Ｖを確立するのに必要なコンデンサ電流Ｉ
Ｃと、インバータ単機による負荷電流ＩＲとの和）、負
荷電流ＩＲ、更には、実際の負荷電流の検出値ＩＬを分
担負荷電流指令値演算器９に取り込んでインバータ１の
並列台数により算出した１台あたりの分担負荷電流指令
値ＩＬ＊が入力されている。また、コントローラ８は出
力電圧指令値Ｖ＊等を演算により生成し、これらと前記
分担負荷電流指令値ＩＬ＊及び前記Ｅ，Ｖ，ＩＲ等の各
検出値を用いて後述する数式２により負荷電流指令値を
演算し、これに基づき演算したパルス幅ＵのＰＷＭパル
スをインバータ１のスイッチング素子に与えるように構
成されている。
。図１はこの実施例が適用されるＰＷＭインバータシス
テム全体の構成を示すもので、図３と同一の構成要素に
は同一の符号を付して詳述を省略し、以下、異なる部分
を中心に説明する。すなわちこの実施例において、繰返
し制御を行なうコントローラ８には、ＰＷＭインバータ
１に入力される直流電源電圧Ｅ及びＬＣフィルタ２を介
した出力電圧Ｖの他に、ＰＷＭインバータ１の出力電流
Ｉ（出力電圧Ｖを確立するのに必要なコンデンサ電流Ｉ
Ｃと、インバータ単機による負荷電流ＩＲとの和）、負
荷電流ＩＲ、更には、実際の負荷電流の検出値ＩＬを分
担負荷電流指令値演算器９に取り込んでインバータ１の
並列台数により算出した１台あたりの分担負荷電流指令
値ＩＬ＊が入力されている。また、コントローラ８は出
力電圧指令値Ｖ＊等を演算により生成し、これらと前記
分担負荷電流指令値ＩＬ＊及び前記Ｅ，Ｖ，ＩＲ等の各
検出値を用いて後述する数式２により負荷電流指令値を
演算し、これに基づき演算したパルス幅ＵのＰＷＭパル
スをインバータ１のスイッチング素子に与えるように構
成されている。
【００１２】ここで、コントローラ８は、図３における
マイコン７、Ａ／Ｄ変換器４，６及びゲート回路５をす
べて含むものであり、制御回路の構成としては実質上、
図３の構成と異なるところはない。また、図示されてい
ないが、ＰＷＭインバータ１及びＬＣフィルタ２からな
る主回路並びにコントローラ８は負荷３の反対側にも接
続されており、これら２台のインバータ１を必要に応じ
並列運転して負荷３に交流電力を供給できるように構成
されている。
マイコン７、Ａ／Ｄ変換器４，６及びゲート回路５をす
べて含むものであり、制御回路の構成としては実質上、
図３の構成と異なるところはない。また、図示されてい
ないが、ＰＷＭインバータ１及びＬＣフィルタ２からな
る主回路並びにコントローラ８は負荷３の反対側にも接
続されており、これら２台のインバータ１を必要に応じ
並列運転して負荷３に交流電力を供給できるように構成
されている。
【００１３】次に、この実施例における繰返し制御方法
を具体的に説明する。まず、並列接続されているインバ
ータ１の各コントローラ８は、次の数式２の演算を実行
してサンプリング点（ｋ＋１）における負荷電流指令値
ＩＲ（ｋ＋１）＊を各々演算する。なお、数式２におい
て、ＩＬ（ｋ＋１）に記号ハット“∧”を付したものは
当該インバータ１の分担負荷電流予測値、Ｖ（ｋ＋１−
ｉ・ｎ）＊は出力電圧指令値、Ｖ（ｋ＋１−ｉ・ｎ）は
出力電圧検出値、ＩＬ（ｋ＋１−ｉ・ｎ）＊は分担負荷
電流指令値、ＩＲ（ｋ＋１−ｉ・ｎ）は負荷電流検出値
、Ｔはサンプリング期間、ＬはＬＣフィルタのインダク
タンス値、ＧＩはゲインである。
を具体的に説明する。まず、並列接続されているインバ
ータ１の各コントローラ８は、次の数式２の演算を実行
してサンプリング点（ｋ＋１）における負荷電流指令値
ＩＲ（ｋ＋１）＊を各々演算する。なお、数式２におい
て、ＩＬ（ｋ＋１）に記号ハット“∧”を付したものは
当該インバータ１の分担負荷電流予測値、Ｖ（ｋ＋１−
ｉ・ｎ）＊は出力電圧指令値、Ｖ（ｋ＋１−ｉ・ｎ）は
出力電圧検出値、ＩＬ（ｋ＋１−ｉ・ｎ）＊は分担負荷
電流指令値、ＩＲ（ｋ＋１−ｉ・ｎ）は負荷電流検出値
、Ｔはサンプリング期間、ＬはＬＣフィルタのインダク
タンス値、ＧＩはゲインである。
【００１４】
【数２】
【００１５】この数式２において、（Ｖ（ｋ＋１−ｉ・
ｎ）＊−Ｖ（ｋ＋１−ｉ・ｎ））の項は数式１における
出力電圧誤差ｅｋに相当しており、前記同様にｎは電源
周波数に対するサンプリング周波数の比、ｉは出力電圧
の何周期前のサンプリング点かを示す自然数である。ま
た、この（Ｖ（ｋ＋１−ｉ・ｎ）＊−Ｖ（ｋ＋１−ｉ・
ｎ））にＴ／Ｌを掛けることで出力電圧誤差の電圧電流
変換を行なっている。上記出力電圧誤差（Ｖ（ｋ＋１−
ｉ・ｎ）＊−Ｖ（ｋ＋１−ｉ・ｎ））を数式２に示すご
とく積算することにより、従来の技術と同一の原理によ
って整流器負荷等に対する出力電圧Ｖの波形補償を行な
うことができる。
ｎ）＊−Ｖ（ｋ＋１−ｉ・ｎ））の項は数式１における
出力電圧誤差ｅｋに相当しており、前記同様にｎは電源
周波数に対するサンプリング周波数の比、ｉは出力電圧
の何周期前のサンプリング点かを示す自然数である。ま
た、この（Ｖ（ｋ＋１−ｉ・ｎ）＊−Ｖ（ｋ＋１−ｉ・
ｎ））にＴ／Ｌを掛けることで出力電圧誤差の電圧電流
変換を行なっている。上記出力電圧誤差（Ｖ（ｋ＋１−
ｉ・ｎ）＊−Ｖ（ｋ＋１−ｉ・ｎ））を数式２に示すご
とく積算することにより、従来の技術と同一の原理によ
って整流器負荷等に対する出力電圧Ｖの波形補償を行な
うことができる。
【００１６】また、上記数式２において（ＩＬ（ｋ＋１
−ｉ・ｎ）＊−ＩＲ（ｋ＋１−ｉ・ｎ））の項は、並列
運転時に当該インバータ１が分担するべき負荷電流指令
値と実際に出力している負荷電流検出値との誤差に相当
する負荷電流誤差であり、この電流誤差がゼロになった
ときに各インバータ１による負荷分担が適正なものとな
る。この負荷電流誤差を繰返し積算することにより負荷
電流補正を行ない、各インバータにおける繰返し補正量
を適正値に制御することができる。
−ｉ・ｎ）＊−ＩＲ（ｋ＋１−ｉ・ｎ））の項は、並列
運転時に当該インバータ１が分担するべき負荷電流指令
値と実際に出力している負荷電流検出値との誤差に相当
する負荷電流誤差であり、この電流誤差がゼロになった
ときに各インバータ１による負荷分担が適正なものとな
る。この負荷電流誤差を繰返し積算することにより負荷
電流補正を行ない、各インバータにおける繰返し補正量
を適正値に制御することができる。
【００１７】次に、数式２における右辺第１項の分担負
荷電流予測値は、次のようにして求めることができる。 すなわち、図２に示すように任意のタイミングｓ，ｍを
設定してこれらのタイミングｓ，ｍにおける分担負荷電
流指令値ＩＬ（ｓ）＊，ＩＬ（ｍ）＊を検出し、その差
分ΔＩＬ（ｋ）＊＝ＩＬ（ｍ）＊−ＩＬ（ｓ）＊を求め
る。そして、この差分ΔＩＬ（ｋ）＊に時間比率に相当
するゲインを掛けてＩＬ（ｋ）＊と加算することにより
、サンプリング点（ｋ＋１）における分担負荷電流指令
値ＩＬ（ｋ＋１）＊を予測するものである。 ここで、前述した出力電圧誤差及び負荷電流誤差を積算
した数式２の右辺第２項全体は、分担負荷電流予測値に
対する誤差補正項としてはたらくため、負荷電流指令値
ＩＲ（ｋ＋１）＊に対する高精度の推定が可能になる。
荷電流予測値は、次のようにして求めることができる。 すなわち、図２に示すように任意のタイミングｓ，ｍを
設定してこれらのタイミングｓ，ｍにおける分担負荷電
流指令値ＩＬ（ｓ）＊，ＩＬ（ｍ）＊を検出し、その差
分ΔＩＬ（ｋ）＊＝ＩＬ（ｍ）＊−ＩＬ（ｓ）＊を求め
る。そして、この差分ΔＩＬ（ｋ）＊に時間比率に相当
するゲインを掛けてＩＬ（ｋ）＊と加算することにより
、サンプリング点（ｋ＋１）における分担負荷電流指令
値ＩＬ（ｋ＋１）＊を予測するものである。 ここで、前述した出力電圧誤差及び負荷電流誤差を積算
した数式２の右辺第２項全体は、分担負荷電流予測値に
対する誤差補正項としてはたらくため、負荷電流指令値
ＩＲ（ｋ＋１）＊に対する高精度の推定が可能になる。
【００１８】以上のようにして、数式２によりサンプリ
ング点（ｋ＋１）におけるインバータ単機による負荷電
流指令値ＩＲ（ｋ＋１）＊を求め、数式３に示すごとく
パラメータＫを掛けてサンプリング点ｋから（ｋ＋１）
に至る間のＰＷＭパルスのパルス幅Ｕ（ｋ）を演算する
。なお、詳述はしないが、実際にはインバータ１の出力
電流Ｉは負荷電流ＩＲとコンデンサ電流ＩＣとの和にな
るため、ＰＷＭパルス幅Ｕ（ｋ）はこれらの指令値を含
む出力電流指令値Ｉ＊を考慮したものとなる。
ング点（ｋ＋１）におけるインバータ単機による負荷電
流指令値ＩＲ（ｋ＋１）＊を求め、数式３に示すごとく
パラメータＫを掛けてサンプリング点ｋから（ｋ＋１）
に至る間のＰＷＭパルスのパルス幅Ｕ（ｋ）を演算する
。なお、詳述はしないが、実際にはインバータ１の出力
電流Ｉは負荷電流ＩＲとコンデンサ電流ＩＣとの和にな
るため、ＰＷＭパルス幅Ｕ（ｋ）はこれらの指令値を含
む出力電流指令値Ｉ＊を考慮したものとなる。
【００１９】
【数３】Ｕ（ｋ）＝Ｋ・ＩＲ（ｋ＋１）＊
【００２０】
上記実施例において、図１に示したインバータ１の出力
電流検出値Ｉは繰返し制御に直接用いるものではないが
、例えば、今回のサンプリング点での各検出値から、次
回のサンプリング点での出力電流指令値を予測し、これ
を出力電圧指令値等と共にＰＷＭパルス幅の予測演算に
用いる場合に必要なものとなる。なお、本発明は任意台
数のインバータの並列運転に適用可能であり、インバー
タとしては単相、三相の何れであってもよい。
上記実施例において、図１に示したインバータ１の出力
電流検出値Ｉは繰返し制御に直接用いるものではないが
、例えば、今回のサンプリング点での各検出値から、次
回のサンプリング点での出力電流指令値を予測し、これ
を出力電圧指令値等と共にＰＷＭパルス幅の予測演算に
用いる場合に必要なものとなる。なお、本発明は任意台
数のインバータの並列運転に適用可能であり、インバー
タとしては単相、三相の何れであってもよい。
【００２１】
【発明の効果】以上のように本発明によれば、ＰＷＭパ
ルスの演算にあたり、出力電圧誤差のみならず負荷電流
誤差を繰返し積算することとしたため、並列運転時の各
インバータの出力電圧の波形補償と、最適な負荷分担と
なるような高精度の負荷電流補正とを行なうことができ
る。これにより、出力電圧波形の改善及び横流の解消が
可能である。また、本発明では制御量を負荷電流指令値
として与えるため、この指令値の限界値を任意に設定す
ることにより制御量にオーバーフローを生じるおそれが
なく、安定した並列運転が可能になる。
ルスの演算にあたり、出力電圧誤差のみならず負荷電流
誤差を繰返し積算することとしたため、並列運転時の各
インバータの出力電圧の波形補償と、最適な負荷分担と
なるような高精度の負荷電流補正とを行なうことができ
る。これにより、出力電圧波形の改善及び横流の解消が
可能である。また、本発明では制御量を負荷電流指令値
として与えるため、この指令値の限界値を任意に設定す
ることにより制御量にオーバーフローを生じるおそれが
なく、安定した並列運転が可能になる。
【図１】本発明の実施例が適用されるＰＷＭインバータ
システム全体の構成図である。
システム全体の構成図である。
【図２】本発明の実施例における分担負荷電流指令値の
サンプリング点を示す図である。
サンプリング点を示す図である。
【図３】従来の技術が適用されるＰＷＭインバータシス
テム全体の構成図である。
テム全体の構成図である。
【図４】従来の技術におけるＰＷＭパルスの説明図であ
る。
る。
１ ＰＷＭインバータ
２ ＬＣフィルタ
３ 負荷
８ コントローラ
９ 分担負荷電流指令値演算器
Claims (1)
- 【請求項１】 ＰＷＭインバータの交流出力電圧に毎
周期繰返し発生する出力電圧誤差を検出し、この出力電
圧誤差を積算して前記出力電圧の波形補償を行なうよう
に次周期のＰＷＭパルス幅を演算してこのＰＷＭパルス
によりインバータを制御する繰返し制御方法において、
並列運転される複数台のインバータによって個々に分担
されるべき分担負荷電流指令値とインバータ単機による
負荷電流検出値との誤差である負荷電流誤差を積算し、
この負荷電流誤差及び前記出力電圧誤差の積算値を前記
分担負荷電流予測値に加算したものをインバータ単機に
よる負荷電流指令値とし、この負荷電流指令値に基づき
当該インバータに加える次周期のＰＷＭパルス幅を演算
することを特徴とするＰＷＭインバータの繰返し制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099389A JPH04308472A (ja) | 1991-04-03 | 1991-04-03 | Ｐｗｍインバータの繰返し制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099389A JPH04308472A (ja) | 1991-04-03 | 1991-04-03 | Ｐｗｍインバータの繰返し制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04308472A true JPH04308472A (ja) | 1992-10-30 |
Family
ID=14246150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099389A Withdrawn JPH04308472A (ja) | 1991-04-03 | 1991-04-03 | Ｐｗｍインバータの繰返し制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04308472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020183775A1 (ja) * | 2019-03-12 | 2020-09-17 | 株式会社日立製作所 | 電力変換装置 |
-
1991
- 1991-04-03 JP JP3099389A patent/JPH04308472A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020183775A1 (ja) * | 2019-03-12 | 2020-09-17 | 株式会社日立製作所 | 電力変換装置 |
| JP2020150617A (ja) * | 2019-03-12 | 2020-09-17 | 株式会社日立製作所 | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5253155A (en) | Circuit and method for controlling output current balance between parallel driven PWM-type power inverting units | |
| US5381328A (en) | PWM inverter control system and method | |
| US5648894A (en) | Active filter control | |
| US20050275976A1 (en) | Power conversion apparatus and methods using an adaptive waveform reference | |
| UA46755C2 (uk) | Багаторівневий перетворювач | |
| EP1741178B1 (en) | Power converter apparatus and methods using a phase reference derived from a dc bus voltage | |
| JPH1042569A (ja) | パルス幅変調変換器の出力制御装置 | |
| US10666131B2 (en) | Dead-time voltage compensation apparatus and dead-time voltage compensation method | |
| JPH04308472A (ja) | Ｐｗｍインバータの繰返し制御方法 | |
| US11418128B2 (en) | Control apparatus for electric power conversion apparatus | |
| CN111628643B (zh) | 一种在pfc控制中预测电流采样方法 | |
| JP2913889B2 (ja) | Ｐｗｍインバータの予測形瞬時値制御方法 | |
| JP4498891B2 (ja) | 半導体電力変換装置 | |
| JPH01136568A (ja) | 電力変換装置の制御回路 | |
| JP2827792B2 (ja) | 帰還制御装置及び制御方法 | |
| JPH1075586A (ja) | 同期式ｐｗｍのデッドタイム補償装置 | |
| JP3524718B2 (ja) | コンバータの制御装置 | |
| JPH08223927A (ja) | 無停電電源システムの制御装置 | |
| JPH0417570A (ja) | インバータの電圧制御方法 | |
| JPS61251482A (ja) | インバ−タ装置の電流検出回路 | |
| JPH0662591A (ja) | 電力変換器の制御装置 | |
| KR920006944B1 (ko) | 인버터의 순시전압 제어 시스템 | |
| JP2005027418A (ja) | 電力変換装置 | |
| JPH07115770A (ja) | 電力変換装置の制御方式 | |
| CN110912377A (zh) | 一种新型数字pwm变换器低延迟电流采样方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |