JPH04299471A - マーク検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複写機，ファクシミリ
装置等の画像処理装置において原稿上のマークを検出す
るマーク検出装置に関し、より詳細には、精度良くマー
クの検出が行えるマーク検出装置に関する。

【０００２】

【従来の技術】近年、画像処理技術の進展が目覚ましく
、複写機，ファクシミリ装置等の画像処理装置において
も、単に画像を複写或いは転送するだけでなく、画像編
集を行えるようにしたものが種々提案されている。この
種の画像編集機能の１つとして例えば、カラーフェルト
ペンを用いて原稿上に領域指定用マークを記載し、該マ
ークで指定された領域に対して、トリミング或いはマス
キング等の画像処理を施すものがある。この時、領域指
定用マークの検出を行うのがマーク検出装置である。 マーク検出装置は、カラーフェルトペンで記載した画像
データが安定した所定範囲の濃度を有することを利用し
て、該当する所定範囲の濃度の画像データをマークとし
て検出するものである。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
マーク検出装置によれば、マークの濃度に基づいて、マ
ークの検出及びマーク幅の検出を行っていたが、原稿上
の汚れ，及び，紙質等による局所的なマークの途切れ等
に関してなんら対策を行っていないため、マークが分断
されて検出されるという問題点があった。マークが分断
されて検出されると、該マークによって指定される領域
（マークエリア）が誤検出される原因となる。また、カ
ラーフェルトペンで記載したマーク自体にもカスレが発
生するため、マークが分断されて検出されるという問題
点があった。更に、従来のマーク検出装置は、マークの
検出を画素単位の精度で行う必要がないにも係わらず、
画素単位で処理を行っているおり、情報量及び処理周波
数が多くなるため、ハード構成が複雑となるという問題
点や、処理の高速化が図りにくいという問題点もあった
。

【０００４】本発明は上記に鑑みてなされたものであっ
て、原稿の局所的な汚れ（黒ノイズ），紙質による局所
的なマークの途切れ，及び，マーク自体のカスレ等によ
ってマークの分断が発生するのを防ぐことを第１の目的
とする。また、本発明は上記に鑑みてなされたものであ
って、ハード構成の簡略化，及び，処理の高速化を図る
ことを第２の目的とする。

【０００５】

【課題を解決するための手段】本発明は第１の目的を達
成するために、入力した画像データから所定濃度範囲の
マーク信号を検出するマーク検出装置において、画像デ
ータからマーク信号を検出するマーク検出手段と、マー
ク検出手段で検出したマーク信号を用いてｎ×ｍのマト
リクスエリアを形成するマトリクスエリア形成手段と、
マトリクスエリア形成手段で形成したマトリクスエリア
を参照して、ノイズを除去するノイズ除去手段とを備え
たマーク検出装置を提供するものである。尚、マトリク
スエリア形成手段は、マーク検出信号より得られたマー
ク信号を主走査方向及び副走査方向で遅延させる遅延手
段を有することが望ましい。また、本発明は第１及び第
２のの目的を達成するために、入力した画像データから
所定濃度範囲のマーク信号を検出するマーク検出装置に
おいて、画像データからマーク信号を検出するマーク検
出手段と、マーク検出手段で検出したマーク信号を用い
てｎ×ｍのマトリクスブロックを形成するマトリクスブ
ロック形成手段と、ｎ×ｍのマトリクスブロック内のマ
ーク信号を合成し、ｎ×ｍのマトリクスブロックを１単
位の信号として出力するマーク信号合成手段とを備えた
マーク検出装置を提供するものである。尚、マトリクス
ブロック形成手段は、マーク検出信号より得られたマー
ク信号を主走査方向及び副走査方向で遅延させる遅延手
段を有することが望ましい。

【０００６】

【作用】本発明のマーク検出装置は、先ず、マトリクス
エリア形成手段において、マーク検出手段で検出したマ
ーク信号を用いてｎ×ｍのマトリクスエリアを形成する
。次に、ノイズ除去手段によって、マトリクスエリア形
成手段で形成したマトリクスエリアを参照して、原稿の
局所的な汚れ（黒ノイズ），紙質による局所的なマーク
の途切れ，及び，マーク自体のカスレ等によるノイズを
除去する。また、本発明のマーク検出装置は、先ず、マ
トリクスブロック形成手段において、マーク検出手段で
検出したマーク信号を用いてｎ×ｍのマトリクスブロッ
クを形成する。次に、マーク信号合成手段で、ｎ×ｍの
マトリクスブロック内のマーク信号を合成することによ
り、原稿の局所的な汚れ（黒ノイズ），紙質による局所
的なマークの途切れ，及び，マーク自体のカスレ等によ
るノイズを除去するとともに、ｎ×ｍのマトリクスブロ
ックを１単位の信号として出力する。

【０００７】

【実施例】以下、本発明のマーク検出装置を適用した画
像処理装置を実施例として、〔１〕画像処理装置の構成
，〔２〕マークレベル検出回路の構成及び動作，〔３〕
マークノイズ除去回路の構成及び動作（本発明の要部）
，〔４〕（２×２）ブロック化回路の構成及び動作（本
発明の要部），〔５〕マーク幅検出回路の構成及び動作
，〔６〕第１マーク拡張回路の構成及び動作，〔７〕マ
ーク連結回路の構成及び動作，〔８〕第２マーク拡張回
路の構成及び動作，

〔９〕第１エリア検出回路及び第２
エリア検出回路の構成及び動作，〔１０〕マークエリア
編集の順序で詳細に説明する。

【０００８】〔１〕画像処理装置の構成図１は、本発明
のマーク検出装置を提供した一実施例である画像処理装
置の構成ブロック図を示す。画像処理装置は、大別して
、原稿から画像情報を読み取るスキャナ部１０と、読み
取った画像信号（アナログ信号）をＡ／Ｄ変換し、それ
に地肌除去処理，シェーディング補正処理，ＭＴＦ補正
処理等を施して８ビット（２５６階調）の画像データを
生成するビデオ処理回路２０と、画像データの黒画素を
“１”（Ｈｉｇｈレベル）、白画素を“１”（Ｌｏｗレ
ベル）として２値化し、指定領域の抽出（トリミング）
、消去（マスキング）等を施して、書出しデータを生成
するデータ処理コントロール部３０と、レーザビームを
ＡＯ変調（１：記録、０：非記録）して記録紙にプリン
トアウトするレーザプリンタ４０とから成る。

【０００９】スキャナ部１０は、図２に示すように、原
稿１１の読み取りラインの画像が、結像レンズ１２を介
してＣＣＤラインセンサ１３に結像されており、原稿１
１とＣＣＤラインセンサ１３の副走査方向の相対位置を
機械的にずらして読み取りラインを更新しながら、各ラ
インを主走査方向に左から右に４００ｄｐｉ（≒１６画
素／ｍｍ）の密度で読み取る。読み取った信号は各画素
の濃度に対応した振幅を持つアナログ信号となる。尚、
上記画像処理装置において、図１の各部を制御する制御
装置（図示せず），スキャナ部１０，ビデオ処理回路２
０，及び，レーザプリンタ４０については、公知の技術
を用いており、本発明の特徴に直接関係しないので、詳
細な説明を省略する。

【００１０】データ処理コントロール部３０は、原稿１
１に記入した所定濃度範囲のマーク，及び，該マークで
囲まれたマークエリアを検出し、これに基づいて原稿の
トリミング，マスキング等を施すものであり、詳細は後
述するが、本発明の要部であるマークエリア検出部３１
（本発明のマーク検出装置）が組み込まれている。尚、
本実施例では、所定濃度範囲のマークとして、カラーフ
ェルトペンによるマークを想定して説明する。ここで、
カラーフェルトペンを使用するのは、カラーフェルトペ
ンは、種々の濃度のものが既に用意（市販）されており
、これらを用いることにより所定濃度範囲のマーキング
が容易になり、実用上有利であるためである。

【００１１】図３は、原稿１１上に記入されたマークを
検出し、マークエリアを特定するマークエリア検出部３
１の全体ブロック図を示し、マークレベル検出回路１０
０と、マークノイズ除去回路２００と、（２×２）ブロ
ック化回路３００と、マーク幅検出回路４００と、第１
マーク拡張回路５００と、マーク連結回路６００と、第
２マーク拡張回路７００と、第１エリア検出回路８００
と、第２エリア検出回路９００とから構成される。

【００１２】〔２〕マークレベル検出回路の構成及び動
作 マークレベル検出回路１００は、マークが一定濃度であ
るという特徴と基づいて、画像データからマークを抽出
するものである。具体的には、図４に示すように、マー
ク上限スレッシュレベルＴＨ２　とマーク下限スレッシ
ュレベルＴＨ１　の間の画像データをマークの第１候補
とする。即ち、画像の地肌は、通常、白側であり、文字
等の画像情報は濃度的に黒側であり、更に、マークがそ
れらの中間濃度であることに基づき、マーク上限スレッ
シュレベルＴＨ２　とマーク下限スレッシュレベルＴＨ
１　を用いてマークを検出するものである。

【００１３】図５は、マークレベル検出回路１００の回
路構成を示し、マーク下限スレッシュレベルＴＨ１　と
入力データ（画像データ）とを比較し、入力データがＴ
Ｈ１　以上の場合にＨ（Ｈｉｇｈ信号）を出力するコン
パレータ１０１と、マーク上限スレッシュレベルＴＨ２
　と入力データとを比較し、入力データがＴＨ２　以下
の場合にＨ（Ｈｉｇｈ信号）を出力するコンパレータ１
０２と、コンパレータ１０１とコンパレータ１０２との
論理積を出力するＡＮＤゲート１０３とから成る。

【００１４】図４で示したように、入力データがＴＨ１
　以上の場合、入力データはマーク或いは文字であり、
入力データがＴＨ２　以下の場合、入力データはマーク
或いは地肌である。従って、ＡＮＤゲート１０３を用い
てコンパレータ１０１とコンパレータ１０２との論理積
を求めることにより、マークを取り出すことができる。

【００１５】ところが、実際には文字等の画像情報の中
には薄い濃度の情報も存在しており、この薄い濃度の画
像情報がマーク濃度と同様の濃度である場合、マークレ
ベル検出回路１００では、マークとして検出するため、
正確にマークのみを検出している分けではない。従って
、マークレベル検出回路１００からの出力するマーク信
号をマーク第１候補（信号ａ）として出力し、更に、詳
細は後述するが誤検出を防止するためにコンパレータ１
０１の出力をマーク下限レベル（信号ｂ）として出力す
る。

【００１６】〔３〕マークノイズ除去回路の構成及び動
作（本発明の要部） マークノイズ除去回路２００は、マークレベル検出回路
１００より出力される信号ａ（マーク第１候補）から画
像のノイズを除去する回路である。カラーフェルトペン
でマーク指定を行う時、基本的にマーク濃度は均一に塗
られるが、所々にノイズが発生する。このノイズは、原
稿によって白くなる場合と黒くなる場合とがあるが、何
れの場合にもノイズによってマーク信号が分断されてし
まう。図６（ａ）はマーク信号の分断状態を示したもの
であり、マークレベル検出回路１００からの信号ａが白
ノイズ及び黒ノイズによって分断されている。

【００１７】図６（ｂ）は、ノイズを１画素単位で除去
するための３×３のマトリクスを示す。図示の如く、３
×３のマトリクスにおいて、中心部（図中、○で記載）
の周辺（図中、×で記載）がマークレベルであれば、○
がマークレベルであるか否かに係わらず、○をマークレ
ベルとし、×のうち１つでもマークレベレでない場合に
は、○を信号ａのままとすることで、１画素のノイズを
除去するものである。

【００１８】本実施例では、ノイズを１画素単位で除去
する場合を例として、マークノイズ除去回路２００を構
成しており、図７はその回路構成を示す。先ず、３×３
のマトリクス内の信号ａを同一時間軸上に揃えるため、
メモリ２０１を用いて副走査方向に３ラインのデータを
揃える。ここでは、メモリ２０１としてＦＩＦＯ（ファ
ーストインファーストアウト）メモリを使用する。次に
、Ｆ／Ｆ（フリップ・フロップ、以下、Ｆ／Ｆと記載す
る）２０２，２０３を用いて、メモリ２０１の３ライン
のデータを主走査方向にラッチし、同一時間軸上に３×
３マトリクス内の信号ａを揃える。この後、周辺部分（
図６（ｂ）の×の部分）の信号の論理積をＡＮＤ回路２
０４で求める。従って、ＡＮＤ回路２０４の出力がＨ（
Ｈｉｇｈ信号）であれば、周辺部分が全てマークレベル
であるため、セレクタ２０５で、マークレベル（ここで
は、Ａ入力のＨ信号）を選択して信号ｃとして出力する
。一方、周辺部分が１つでもマークレベルでない場合に
は、ＡＮＤ回路２０４の出力がＬ（Ｌｏｗ）となるので
、セレクタ２０５は中心部の信号ａ（ここでは、Ｂ入力
の信号）を選択し、信号ｃとして出力する。

【００１９】１画素のノイズの発生頻度が最も多いこと
から、本実施例ではノイズを１画素単位で除去する場合
のマークノイズ除去回路２００の構成を示したが、頻度
によっては、２画素，３画素とノイズエリアを広げても
良く、特に、これに限定するものではない。また、主走
査方向のみのノイズ除去、或いは、副走査方向のみのノ
イズ除去を行う構成として、マークノイズ除去回路２０
０を簡略化するようにしても良い。

【００２０】〔４〕（２×２）ブロック化回路の構成及
び動作（本発明の要部） （２×２）ブロック化回路３００は、ノイズ除去信号ｃ
を２×２のブロック化する回路であり、図８に示すよう
に２×２のブロックにおいて、Ｘ１　〜Ｘ４　の全てが
マーク信号であれば、このブロックをマーク信号と判定
し、Ｘ１　〜Ｘ４　のうち１つでもマーク信号でない場
合には、マーク信号外として判定する。このブロック化
では、実際にカラーフェルトペンでマーク指定を行った
領域以外でマーク濃度と検出された領域の誤検出防止が
図られる。例えば、原稿上に小さな汚れ等があった場合
、このブロック化によって、汚れがマーク濃度であって
もマークとしてみなさないように処理される。また、主
走査２，副走査２の２×２のブロックを１つの単位とし
て処理を施し、１個の信号を出力するため、（２×２）
ブロック化回路３００以降の処理において、情報量が１
／４となり、以降の処理回路のハード構成を簡略化する
ことができ、且つ、コストの低減を図ることができると
いう効果を奏する。

【００２１】図９は、（２×２）ブロック化回路３００
の回路構成を示す。３０１及び３０２はＦＩＦＯメモリ
であり、メモリ３０１によって２ラインのデータを同一
時間軸上に揃え、メモリ３０２によって２ラインずつ２
ラインステップで同一２ラインデータを出力させている
。この制御は、ＬＧＡＴＥ（ライン有効読取幅）をメモ
リ３０１のリード／ライト及びメモリ３０２のリードに
入力させ、ＬＧＡＴＥを分周器３０３で２分周したもの
をメモリ３０２のライトに入力させることによって行わ
れる。図１０はこのタイミングチャートを示す。

【００２２】ＬＧＡＴＥに同期して入力データ（信号ｃ
）がメモリ３０１に入力され、同時にメモリ３０１の出
力からは前ラインのデータが出力される。この２ライン
のデータをメモリ３０２へライトする信号を分周器３０
３の出力で制御することで、メモリ３０２からの出力が
２ラインステップで出力される。また、同様にメモリ３
０２の出力信号をＣＬＫ（クロック）に同期してＦ／Ｆ
３０４で１画素遅延させ、分周器３０７で１／２分周し
たＣＬＫを用いて、遅延させた画素と現画素をＦ／Ｆ３
０５でラッチすることで、図８に示した２×２ブロック
が形成される。ＡＮＤ回路３０６は、Ｆ／Ｆ３０５から
２×２ブロックの４つの画素のデータを入力して、論理
積を求め、４つの画素（Ｘ１　〜Ｘ４　）が全てマーク
信号であれば、このブロックをマークブロックとして信
号ｄ（Ｈｉｇｈ信号）を出力する。一方、１つでもマー
ク信号でなければ、マークでないとして信号ｄ（Ｌｏｗ
信号）を出力する。尚、本実施例では、２×２ブロック
としたが、主走査方向のみのブロック、或いは、副走査
方向のみのブロックとしても良く、更に、マトリクスサ
イズを大きくしても良い。

【００２３】〔５〕マーク幅検出回路の構成及び動作マ
ーク幅検出回路４００は、マークの幅がある一定幅以上
あるか否か検出する回路であり、これによって、前述し
たマークレベル検出回路１００及びマークノイズ除去回
路２００で除去できない少し大きめの白ノイズ及び黒ノ
イズを除去するものである。即ち、マークは必ずある一
定幅以上の幅を持つため、一定幅以下の幅のデータをマ
ークでないと判定し、除去する。本実施例では、一定幅
を１２画素×１２ラインのエリアとし、１２画素×１２
ラインのエリアである確率以上マーク信号ｄが存在して
いれば、マーク領域とみなす。ここである確率としたの
は、前述したマークレベル検出回路１００及びマークノ
イズ除去回路２００で除去できない少し大きめの白ノイ
ズ及び黒ノイズが存在してもマーク領域とみなす（換言
すれば、除去する）ためである。更に、このマークの幅
が通常の文字及び線画の幅より大きいものとすることで
、薄い文字及び線画等がマーク濃度と等しいレベルでマ
ーク信号となった場合でも、ノイズとして除去し、誤検
出を防止する。尚、本実施例では、１２画素×１２ライ
ンのエリアで面積５／６以上の場合、マークとして見な
すこととする。

【００２４】ここで、マーク幅検出回路４００の回路構
成の説明に先立って、マークエリア検出部３１と変倍機
能との関係について説明する。通常、デジタルの複写機
等の画像処理装置においては変倍機能を有するのが主流
である。特に、副走査変倍は、図２で説明したように原
稿１１とＣＣＤ１３との相対位置を機械的に変化させ、
縮小から拡大まで対応し、主走査変倍は縮小時には画像
の間引き、拡大時には画像の補間を電気的に行って処理
している。

【００２５】ここで問題となるのがマークエリア検出部
３１と変倍との関係である。即ち、スキャナ部１０の出
力データは、副走査方向が変倍に応じて副走査変倍され
た画像であり、主走査方向は変倍前のデータ（等倍デー
タ）である。このため、主走査方向の画像データを変倍
に応じて主走査変倍する必要があるが、この主走査変倍
がマークエリア検出の前後何れの位置に配置されるかと
いうことが問題となる。例えば、図１１（ａ）に示すよ
うに、マークエリア検出部３１の後に主走査走査変倍回
路３３を配置したり、図１１（ｂ）のように主走査変倍
回路３３の後にマークエリア検出部３１を配置する２通
りの方式がある。尚、３２は遅延回路、３４は２値化及
び編集回路（詳細は後述する）を示す。

【００２６】マークエリア検出部３１の後に主走査走査
変倍回路３３を配置する方式では、マークを十分な太さ
でマーキングした場合でも、図１２（ａ）に示すように
、縮小では幅が小さくなり、マークエリア検出部３１で
のマーク検出において誤検出が生じるため、縮小時には
マークをより太くマーキングする必要があった。一方、
主走査変倍回路３３の後にマークエリア検出部３１を配
置する方式では、マーク濃度と同様の濃度を持つ線情報
（例えば、薄い鉛筆情報）があった場合に、拡大するこ
とにより線幅がマーク幅と適合する幅となることがあり
、誤検出が生じるという不都合があった。

【００２７】本実施例では、図１１（ａ）に示すように
マークエリア検出部３１の後に主走査変倍回路３３を配
置する方式を採用しており、この方式における誤検出を
なくすために、図１３に示すように、マーク幅検出回路
４００を、複数のマーク幅検出回路（縮小）４０１，マ
ーク幅検出回路（等倍）４０２，マーク幅検出回路（拡
大）４０３と、これらマーク幅検出回路４０１，４０２
，４０３の出力を倍率に応じて選択するセレクタ４０４
とで構成している。

【００２８】図１４は、マーク幅検出回路（等倍）４０
２の回路構成を示す。メモリ４０５はＦＩＦＯメモリで
あり、入力信号ｄ（２ラインのステップデータ）を６回
副走査方向に遅延したデータ、即ち、１２ラインのデー
タを同一時間軸上に揃え、ＡＮＤ／ＯＲ回路４０６によ
って１２ラインの同一画素番目で５／６の確率になるよ
うに、換言すれば、６×２ラインステップのデータの同
一画素番目で５ステップがマーク信号であれば、マーク
信号として出力する。このとき、５ステップの組合せが
６通りあるため、ＡＮＤ／ＯＲ回路４０６は、５入力Ａ
ＮＤが５個で、その各々のＡＮＤ出力の総和をＯＲとし
、５／６の確率を実現する。この副走査方向の５／６の
確率信号をシフトレジスタ４０７で主走査方向に６クロ
ック（１／２分周クロック）遅延させ、遅延された６ク
ロックに対応するマーク信号で副走査と同様にＡＮＤ／
ＯＲ回路４０８によって、５／６の確率となるようにし
ている。このように回路を構成することにより、主・副
走査１２ライン×１２画素毎に５／６以上の確率でマー
ク信号が入力された場合に、マーク幅信号ｅ２　を出力
する。尚、マーク幅検出回路（縮小）４０１，及び，マ
ーク幅検出回路（拡大）４０３の構成も基本的に同様で
あるため説明を省略する。

【００２９】図１３の信号ｄはマークノイズ除去及び（
２×２）ブロック化後のマーク信号であり、図１４に示
した回路構成を持つマーク幅検出回路（縮小）４０１，
マーク幅検出回路（等倍）４０２，マーク幅検出回路（
拡大）４０３を用いて、倍率が「１」の場合、マーク幅
検出回路（等倍）４０２において、１２ライン×１２画
素のブロック内で５／６の確率でマーク信号があればマ
ークとして信号ｅ２　を出力し、倍率が「０．５」（即
ち、縮小）の場合、マーク幅検出回路（縮小）４０１に
おいて、６ライン×６画素のブロック内で２／３の確率
でマーク信号があればマークとして信号ｅ１　を出力し
、倍率が「２」（即ち、拡大）の場合、マーク幅検出回
路（拡大）４０３において、２４ライン×２４画素のブ
ロック内で５／６の確率でマーク信号があればマークと
して信号ｅ３　を出力し、ＣＰＵ（図示せず）からの制
御信号に基づいて、これらの信号ｅ１　〜ｅ３　をセレ
クタ４０４で選択して信号ｅとして出力することにより
、縮小・拡大時におけるマーク幅の検出を誤検出なく行
う。

【００３０】ここで、マーク幅検出回路（縮小）４０１
，及び，マーク幅検出回路（拡大）４０３は、メモリ４
０５の出力を倍率に対応した副走査幅とし、シフトレジ
スタ４０７の出力を倍率に対応した主走査線幅とする。 尚、本実施例では、図１１（ａ）に示すように、主走査
変倍前にマークエリア検出部３１を配置しているので、
前述の主走査線幅は一定であり、シフトレジスタ４０７
は実質的には固定となる。特に、独立変倍（即ち、主走
査変倍）と、副走査変倍が異なる倍率の場合、図１１（
ｂ）の方式では、マーク幅検出回路４００におけるマー
ク幅検出は、主走査，副走査の各方向で倍率に対応する
マーク幅検出回路を持たなければないらないが、図１１
（ａ）の方式では、副走査方向のみの倍率に対応するマ
ーク幅検出回路を備えれば良く、回路的に簡略になる。

【００３１】このマーク幅検出回路４００におけるマー
ク幅の大きさはシステムによって可変であり、また、確
率（ここでは、５／６，及び，２／３）もシステムによ
って可変できる。更に、複数の異なる確率で検出できる
ようにすることで、例えば、最初に検出するマーク幅検
出は厳しく、一度マーク幅検出を行ったならば、次にく
るマーク幅検出の確率を下げることで検出率の向上を図
ることも可能である。

【００３２】〔６〕第１マーク拡張回路の構成及び動作
第１マーク拡張回路５００は、マーク幅検出回路４００
で得られた信号ｅを拡張する回路である。図１２に示す
ように、マーク信号ｅが実際のマーク領域よりも狭くな
っているため、実際のマーク領域までマーク信号ｅを拡
張するものである。従来はマーク幅検出信号ｅを単純に
拡張していたが、単純に拡張したのでは、マーク領域に
誤差が生じるという不都合があった。即ち、図１６に示
すように、マーク幅検出信号ｅを単純に拡張すると、実
際のマーク領域より拡大されたり、実際のマーク領域よ
り縮小されたりすることがあり、誤差が生じていた。例
えば、実際のマーク領域より拡大された場合は、マーク
領域に近接して文字等の情報があると、その情報までも
マーク領域と見なして、必要な情報が欠落したり、或い
は、消したい情報が残るという不具合が生じる。更に、
マーク領域が狭くなった場合は、マーク自体が画像に現
れたりするという不具合が生じる。

【００３３】そこで、本実施例では、注目画素がマーク
幅検出信号ｅであり、一定範囲内で隣接画素が連続して
マークノイズ除去信号ｃであれば、連続したマークノイ
ズ除去信号ｃ領域とマーク幅検出信号ｅをマーク拡張領
域とすることにより、マークの正確な拡張を行うもので
ある。

【００３４】図１７は第１マーク拡張回路５００の回路
構成を示す。第１マーク拡張回路５００には、図３に示
したように、マーク幅検出信号ｅ及びマークノイズ除去
信号ｃの２つの信号が入力される。ここで、図１８のタ
イミングチャートに示すような第１のマーク及び第２の
マークを例として説明する。先ず、シフトレジスタ５０
１とＯＲ回路５０２により、マーク検出幅信号ｅを十分
拡張させる（信号Ｓ２）。この拡張量は前述のマーク幅
検出回路４００で狭くなった領域以上とする必要がある
。ここでタイミングチャートに示すように、第１のマー
クの実際のマーク部分（斜線部分）が信号Ｓ２より小さ
く、第２のマークの実際のマーク部分（斜線部分）が信
号Ｓ２より大きい場合を想定する。次に、マークノイズ
除去信号ｃをインバータ５０９で反転した信号Ｓ１と、
信号Ｓ２をＮＡＮＤゲート５０５へ入力し、第１のマー
クの後端部を信号Ｓ３として取り出し、更に、信号Ｓ１
と、信号Ｓ１をシフトレジスタ５１０を介してＯＲ回路
５１１へ入力し、論理和を求めて信号Ｓ４とする。 ＮＡＮＤゲート５１２でマーク幅検出信号ｅと信号Ｓ４
をＮＡＮＤすることで、信号Ｓ５を得る。この信号Ｓ５
の立ち上がりで、信号ｅと信号ｃを合成した出力を一定
量シフトした信号（後述する信号ｆ）の先端部分を検出
できる。

【００３５】更に、第１のマークの信号ｅのうち信号Ｓ
５で得られたシフト量と同じ量、後端部分もシフトしな
ければならないため、シフトレジスタ５０７によって信
号Ｓ３の遅延量を信号Ｓ５と整合させ、信号Ｓ６を得る
。この信号Ｓ５と信号Ｓ６の論理積をＡＮＤゲート５０
８で取ることにより、第１のマークの先・後端の信号Ｓ
７が合成される。この信号Ｓ７でバッファ５０３を制御
する。即ち、信号Ｓ７がＨ（Ｈｉｇｈ信号）の時、信号
Ｓ２を通過させ、信号Ｓ７がＬ（Ｌｏｗ信号）の時、Ｌ
出力を行いて、シフトレジスタ５０４へ出力する。この
シフトレジスタ５０４も前述した信号Ｓ７によって制御
される。従って、信号Ｓ７がＨ（Ｈｉｇｈ信号）の時に
は、必ずマーク幅検出信号ｅを拡張した信号Ｓ２が入力
され、これにより第２のマークの信号ｅを拡張した信号
と、第１のマークの信号ｅを拡張した信号とを、前述し
たシフトレジスタ５０７，５１０のシフト量分拡張し、
最終的にＯＲ回路５０６を介して信号ｆ（第１マーク拡
張信号）が出力される。換言すれば、第１のマーク領域
は、全体でマーク幅検出信号ｅ＋（シフト量×２）とな
り、前後にマークが拡張されたことと同一となる。 これによって前述の如く、マーク幅検出信号ｅをシフト
量により実際のマーク領域まで拡張することができ、単
純に拡張する場合の不具合を解決することができる。ま
た、副走査方向のマーク拡張は、シフトレジスタをメモ
リに置き換えることにより実施でき、主走査方向　　の
マーク拡張と同様であるので、説明及び図示を省略する
。

【００３６】〔７〕マーク連結回路の構成及び動作マー
ク連結回路６００は、マークのトギレを連結して補うも
のである。例えば、図１９に示すように、文字（或いは
、線画）上にマークを塗ると、第１のマーク拡張までの
処理ではトギレが発生する。このトギレ部分も、実際は
マークで塗られているため、これを補間する必要があり
、このトギレを連結するのがマーク連結である。

【００３７】従来は、このマークのトギレを防止するた
めに、実際のマークの範囲より広い範囲をマークとして
検出するようにしていた。このため、図２０に示すよう
に、マークと隣接した情報までマークと判定してしまっ
たり、マーク周辺に文字情報等のような黒画像があると
、マーク領域を黒画像に沿って広くとってしまったりす
るため、マーク領域の検出精度が悪くなるという不具合
があった。

【００３８】本実施例では、このような不具合を避ける
ため、注目画素がマーク拡張（マーク信号）であり、隣
接画素がマーク拡張でなく、隣接画素が黒或いはマーク
レベルであり、更に、一定幅の黒或いはマークが連続し
、一定幅以内でマーク拡張が再出現する場合、一定幅以
内のマーク拡張でない画素をマーク拡張する。

【００３９】図２１は、マーク連結回路６００の回路構
成を示す。図２１は主走査方向のみの処理を示す回路で
あるが、副走査方向は、主走査方向のシフトレジスタを
メモリ（例えば、ＦＩＦＯメモリ）に置き換えれば実現
でき、その他の構成は同様であるため説明及び図示を省
略する。

【００４０】ここで、図２２のタイミングチャートに示
すように、線α１　〜α６　によってマークが分断され
ている場合を例として、マーク連結回路６００の構成及
び動作を説明する。線α１　〜α６　の部分がそれぞれ
途切れた状態で第１マーク拡張信号ｆがマーク連結回路
６００に入力されたものとする。また、図３に示すよう
に、信号ｂが図２２のタイミングチャートに示す波形で
入力されたものとする。この信号ｆ及び信号ｂを入力し
て、求める波形はマーク拡張によって分断された線α１
　〜α６　の部分の領域を連結させた波形であり、信号
ｇ（図２２参照）の波形である。即ち、信号ｇは、信号
ｅの線α１　と線α２　で分断された領域を連結し、線
α３　と線α４　で分断された領域を連結させ、また、
線α５　をそのまま残し、更に、線α６　もそのまま残
した波形である。ここで、線α５　までマークを拡張し
た場合には、情報としての線α５　がマーク信号となり
、マスキング等を行った場合に線α５　が分断されるた
め、本実施例では前述したように一定幅の黒レベル或い
はマークが連続し、一定幅以内でマーク拡張が再出現す
れば、マーク拡張でないエリアをマーク拡張とし、一方
、マーク拡張が再出現しなければ、マーク領域を連続し
ないという方法で、線情報をそのまま残すようにしてい
る。従って、本実施例では、マークのトギレに対して、
連結処理を行っても精度良く線情報を残すことができる
。

【００４１】図２１において、先ず、マーク拡張信号ｆ
を、Ｆ／Ｆ６０１でラッチし、ＡＮＤゲート６０２でマ
ーク拡張信号ｆの反転信号とＦ／Ｆ６０１の出力との論
理積を求め、続いて、ＡＮＤゲート６０３でＡＮＤゲー
ト６０２の出力と信号ｂ（黒レベル或いはマークレベル
を示す信号）との論理積を取り、信号Ｓ８を得る。この
信号Ｓ８がマーク拡張が黒トギレによって分断された場
合の先端位置信号である。

【００４２】次に、ｅｘ−ＯＲ回路６１１で信号ｂとマ
ーク拡張信号ｆとの排他的論理和を求め、信号Ｓ９を得
る。この信号Ｓ９がマークの分断領域と線の領域とを加
えた領域信号である。この信号Ｓ９をＦ／Ｆ６１２でラ
ッチし、ＡＮＤゲート６１３でマーク拡張信号ｆとＦ／
Ｆ６１３の出力との論理積を求め、信号Ｓ１０を得る。 この信号Ｓ１０が後端にマーク拡張信号がある場合のみ
出力される後端信号である。

【００４３】また、ＯＲゲート６０４及びＦ／Ｆ６０５
を用いて信号Ｓ１１を作成する。これによって、マーク
拡張が黒トギレによって分断された場合の先端位置信号
Ｓ８と、ｅｘ−ＯＲ回路６１１で得られたマークの分断
領域と線の領域とを加えた領域信号Ｓ９とを用いて、マ
ーク連結の対象から線α６　を除外している（即ち、マ
ーク拡張信号の分断された領域から除外している）。

【００４４】また、シフトレジスタ６１４とＯＲ回路６
１５を介して、信号Ｓ８から一定幅の先端検出信号Ｓ１
２を作成し、ＡＮＤゲート６１６で信号Ｓ１２と信号Ｓ
１０の論理積を求めて、信号Ｓ１３を出力する。即ち、
信号Ｓ１２内（即ち、一定幅以内）に後端信号Ｓ１０の
出力があるか否か判定し、その結果を信号Ｓ１３として
出力しており、ここで、信号Ｓ１２の振幅内に信号Ｓ１
０がある場合は、マーク拡張で分断された領域がある一
定幅以内にあることを示す。この信号Ｓ１３をシフトレ
ジスタ６１７及びＯＲ回路６１８を用いて、一定幅分だ
け拡張した信号Ｓ１４を作成する。

【００４５】この時点で、現画像信号及びその他の信号
は一定幅遅れとなるため、前述した信号Ｓ１１をシフト
レジスタ６０６で遅延させる。更に、この遅延させた信
号Ｓ１６の間に、信号Ｓ１１がある否かを判定するため
に、Ｆ／Ｆ６０７でラッチし、Ｆ／Ｆ６０７の出力信号
を、ＡＮＤゲート６１６の信号Ｓ１３を用いてＦ／Ｆ６
０８でラッチさせ、ＡＮＤゲート６０９により、Ｆ／Ｆ
６０８の出力信号Ｓ１５とＲＯ回路６１８の出力信号Ｓ
１４との論理積を求め、信号Ｓ１７を得る。この信号Ｓ
１７の時点で、線α５　の領域が削除されている。

【００４６】最後に、元のマーク拡張信号ｆをシフトレ
ジスタ６１９によって遅延整合した信号Ｓ１８と、信号
Ｓ１７とを用いて、ＯＲゲート６１０で論理和をとり、
マーク連結信号ｇを得る。

【００４７】従って、マーク連結信号ｇは、図２２に示
すように、マーク領域外の線情報（線α６　）は残し、
マーク領域内で、ある一定幅以内の黒トギレによる分断
（線α１　，線α２　，線α３　，線α４　による分断
）を連結し、更に、マーク領域と接する線情報（線α５
　）を残した波形となり、精度の良いマーク連結を実施
することができる。上記においては、主走査方向のみを
説明したが、副走査方向も同様に処理することができる
。また、斜め方向も同様に処理でき、更に精度を向上さ
せることができる。

【００４８】〔８〕第２マーク拡張回路の構成及び動作
図３に示す第２マーク拡張回路７００は、マーク連結後
の画像の誤検出部を補正する回路である。マーク連結後
の画像は、図２３に示すように、まだ、実際のマーク領
域に対する誤検出部が発生する。よって、第２マーク拡
張処理を行うことで、この誤検出部をなくし、精度の良
いマークエリア検出を行う。尚、第２マーク拡張回路７
００の回路構成及び動作は、第１マーク拡張回路５００
と同一につき、図示及び説明を省略する。

【００４９】

〔９〕第１エリア検出回路及び第２エリア
検出回路の構成及び動作 図３に示した第１エリア検出回路８００及び第２エリア
検出回路９００は、前述した処理によって得られたマー
ク信号（第２マーク拡張回路７００から出力されるマー
ク拡張信号ｈ）に基づき、マークで囲まれた領域をマー
クエリア信号として出力するブロックである。従来のマ
ークエリア検出では、図２４に示すように、主・副走査
方向に対して、Ａ方向，Ｂ方向，Ｃ方向の何れの方向か
らもマークの影になって見えない部分はマークエリアと
見なされるという不具合があった。具体的には、同図（
ａ）に示すように、Ａ方向，Ｂ方向，Ｃ方向の何れの方
向からも見えない凹み部分を有する場合、該凹み部分が
マークエリアとみなされる。また、同図（ｂ）に示すよ
うに、マークの配置によって見えない部分がある場合、
その部分がマークエリアとみなされる。更に、同図（ｃ
）に示すように、マーク１内にマーク２がある場合、マ
ーク２のマークエリアの検出ができない等の不具合があ
った。

【００５０】そこで本実施例では、以下のアルゴリズム
により上記の不具合を解消する。『マークの外側及び内
側の位置情報を検出し、検出された位置情報により、第
１のマークエリアの外側エリア及び内側エリアの検出を
行い、これによって得られた内側マークエリア内にある
第２のマークの外側及び内側の位置情報を検出し、検出
された位置情報により、第２のマークエリアの外側エリ
ア及び内側エリアを検出する。その後、更に第２のマー
クエリアの外側エリアと第１のマークエイアの外側エリ
アを合成し、第１のマークエリアの外側及び内側の位置
情報の検出にフィードバックする』。ここで、第１エリ
ア検出回路８００及び第２エリア検出回路９００の回路
構成の説明に先立って、図２５のブロック図を参照して
、更に、アルゴリズムについて具体的に説明する。

【００５１】先ず、第１マークエリア検出に、前述の第
２のマーク拡張信号ｈが入力される。信号ｈに基づき、
第１のマークの外側位置検出処理５１及び第１のマーク
の内側位置検出処理６０を実行し、第１のマークの外側
位置検出処理５１及び第１のマークの内側位置検出処理
６０で得られた信号で、第１のマークの外側エリア検出
処理５２及び第１のマークの内側エリア検出処理６１の
検出を行う。第１のマークの内側のエリアにある第２の
マーク信号を取り出すため、副走査遅延処理５９で第１
のマーク信号を遅延させ、ＡＮＤゲート５９で遅延させ
た信号と第１のマークの内側エリア検出処理６１の出力
信号との論理積を取り出し、このＡＮＤ信号に基づいて
、第２のマークの外側位置検出処理５４及び第２のマー
クの内側位置検出処理６３を行い、各々の信号によって
第２のマークの外側エリア検出処理５５及び第２のマー
クの内側エリア検出処理６４の検出を行う。次に、ｅｘ
−ＯＲゲート６５を介して、副走査遅延処理５３で遅延
させた信号（第１のマークの外側エリア検出処理５２の
出力信号）と第２のマークの内側エリア検出処理６４の
出力信号との排他的論理和（マスキング信号）を求め、
マーク内側エリアとして出力する。また、ｅｘ−ＯＲゲ
ート５６を介して、副走査遅延処理６２で遅延させた信
号（第１のマークの内側エリア検出処理６１の出力信号
）と第２のマークの外側エリア検出処理５５の出力信号
との排他的論理和（マスキング信号）を求め、マーク外
側エリアとして出力する。一方、ＡＮＤゲート５７でｅ
ｘ−ＯＲゲート６５から出力されるマーク内側エリアと
第１のマークの外側エリア検出処理５２の出力信号との
論理積を求め、これを第１のマークの外側位置検出処理
５１及び第１のマークの内側位置検出処理６０にフィー
ドバックする。

【００５２】次に、図２６及び図２７を参照して第１エ
リア検出回路８００と第２エリア検出回路９００の回路
構成を詳細に説明する。ここで、実際のマークによって
囲まれた領域（原稿上に記載されているマークエリア）
が、図２８に示すように、副走査方向に広がりを持つ場
合を例として、第１エリア検出回路８００に入力される
信号ｈとしては、同図のタイミングチャートで示すよう
な信号ｈ（ここでは、３ライン目ｙ３　の信号ｈ）の波
形が入力されるものとして説明する。

【００５３】先ず、信号ｈは第１エリア検出回路８００
のメモリ（ＦＩＦＯ）８１０，Ｆ／Ｆ８０２，Ｆ／Ｆ８
１４，及び，ＯＲゲート８０９の４つに入力される。メ
モリ８１０は、信号ｈを１ライン遅延させて出力信号Ｐ
１として出力する。従って、出力信号Ｐ１は前ライン（
ここでは、ｙ２　）の信号ｈとなる。Ｆ／Ｆ８０７はセ
ット／リセットＦ／Ｆであり、セット信号か、信号Ｐ１
の先端エッジリセットか、或いは、ＡＮＤゲート８０６
を介して信号Ｐ２が入力されると、信号Ｐ３（ｙ２　ラ
インの外側を示す信号）を出力する。この信号Ｐ３と第
２エリア検出回路９００からフィードバックされた信号
ｉ（マーク内側エリア）との両方でｙ１　ラインのマー
ク外側エリアとなるため、ＡＮＤゲート８０８を介して
合成してｙ１　ラインのマーク外側エリアと等価の信号
Ｐ４を形成する。この信号Ｐ４とｙ３　ライン（現ライ
ン）の信号ｈとをＯＲゲート８０９を通して信号Ｐ５を
得る。この信号Ｐ５がマークが広がる場合のｙ３　ライ
ンの第１外側マークエリア信号となる。

【００５４】メモリ８１０は、信号Ｐ５を入力して、信
号Ｐ５に対応する前ラインの信号をメモリ８０３及びメ
モリ８１５のリードへ出力する。一方、メモリ８０３の
ライトは、信号Ｐ５をＦ／Ｆ８０５でラッチした信号で
、ｙ３　ラインのマークの後端位置情報を記憶させる。 この後端位置情報は、カウンタ８０１によって発生され
る主走査方向の位置を、Ｆ／Ｆ８０２においてｙ３　の
反転エッジでラッチした情報として出力される。従って
、メモリ８０３からは前ラインのマーク後端位置情報が
出力され、コンパレータ８０４でカウンタ８０１より出
力されたカウント値と比較されて信号Ｐ２（前述のマー
ク後端信号）が出力される。

【００５５】同様に、メモリ８１５のライトは、インバ
ータ８１３を介して反転した信号Ｐ５で、ｙ３　ライン
のマークの先端位置情報を記憶させる。この先端位置情
報は、カウンタ８０１によって発生される主走査方向の
位置を、Ｆ／Ｆ８１４でラッチした情報として出力され
る。従って、メモリ８１５からは前ラインのマーク先端
位置情報が出力され、コンパレータ８１６でカウンタ８
０１より出力されたカウント値と比較されて信号Ｐ６（
マーク先端信号）が出力される。この時、カウンタ８０
１の値はメモリ８１５より出力される値より大きくなっ
てしまい、コンパレータ８１６の出力信号Ｐ６はＨ（Ｈ
ｉｇｈ信号）となる。

【００５６】また、Ｆ／Ｆ８１２の出力は、セット／リ
セットＦ／Ｆであり、信号Ｐ１とＡＮＤゲート８１１の
出力信号とが同一となるため、信号Ｐ７はＬ（Ｌｏｗ信
号）となる。このＰ７は第１マークエリアの内側のマー
ク信号Ｃとなり、この時の信号はｙ２　ラインの内側マ
ーク信号に対応する。尚、図示の如く、信号Ａ（信号Ｐ
１と同じ），信号Ｂ（信号Ｐ３と同じ），信号Ｃ（信号
Ｐ７と同じ）が第１エリア検出回路８００から第２エリ
ア検出回路９００へ出力される。

【００５７】図２７に示すように、第２エリア検出回路
９００は、第１エリア検出回路８００とほぼ等価であり
、図２７では、第１マークエリア内にある第２マークエ
リアの外側エリア及び内側エリアを検出する。図から明
らかなようにその動作は第１エリア検出回路８００と同
じになるため、構成のみを示す。

【００５８】第２エリア検出回路９００は、カウンタ９
０１と、Ｆ／Ｆ９０２と、メモリ９０３と、コンパレー
タ９０４と、Ｆ／Ｆ９０５と、ＡＮＤゲート９０６と、
Ｆ／Ｆ９０７と、ＯＲゲート９０８と、ＡＮＤゲート９
０９と、メモリ９１０と、ＡＮＤゲート９１１と、ｅｘ
−ＯＲゲート９１２と、Ｆ／Ｆ９１３と、ｅｘ−ＯＲゲ
ート９１４と、インバータ９１５と、Ｆ／Ｆ９１６と、
メモリ９１７と、コンパレータ９１８とから構成される
。

【００５９】第２エリア検出回路９００は、信号Ａ，Ｂ
，Ｃを入力し、最初にＡＮＤゲート９０９で信号Ａと信
号Ｃの論理積（信号Ｒ１）をとり、第１マークエリア内
に第２マークエリアがあるか否か判定し、最終的にマー
ク外側エリア及びマーク内側エリアを出力する。ここで
は、図２８に示すように、第２マークエリアは存在しな
いため、ｉ信号，ｊ信号ともにＬ（ｌｏｗ信号）となる
。但し、このｉ信号，ｊ信号はｙ１　ラインの信号とな
る。また、ｅｘ−ＯＲゲート９１２，９１４の出力信号
がマーク編集のエリア信号となる。即ち、マークの外側
エリアはｅｘ−ＯＲゲート９１２の出力信号ｊとなり、
マークの内側エリアはｅｘ−ＯＲゲート９１４の出力信
号ｉとなる。ここで、Ｒ２，Ｒ３は第１マークエリア信
号でＬ（Ｌｏｗ信号）、Ｒ４は第１マークエリアの内側
信号、Ｒ５は第１マークエリアの外側信号である（但し
、ｙ１　ライン目）。

【００６０】前述したように本実施例の第１エリア検出
回路８００及び第２エリア検出回路９００では、マーク
位置情報に基づいて、マーク外側エリア及びマーク内側
エリアをそれぞれ独立に検出することにより、マーク内
に更にマークが存在した場合でも、マーク内のマークを
誤検出することがないため、マークエリアの検出ミスを
低減することができる。また、マークエリア内のマーク
については、第２マークエリアで検出するので、いれ子
となったマークを正しく検出することができる。

【００６１】次に、図２９から図３４のタイミングチャ
ートを参照して、副走査線方向に凹部が存在する場合の
検出について説明する。副走査線方向に凹部が存在する
場合の検出は、前述したように第２エリア検出回路９０
０の出力する信号ｉを第１エリア検出回路８００へフィ
ードバックすることにより実現できる。詳細は後述する
がこのフィードバック作用により、第２エリア検出後の
マークエリア（即ち、マーク内のマーク）を検出した後
は、第１マークエリアと第１マークエリア内にあるマー
クとで、第１マークとなるため、次段の処理からは第１
マークエリア検出のみ基本的になり、マーク内にあるマ
ークは存在しなくなる。従って、多重円マーク等の検出
も可能となる。

【００６２】図２９に示すように、副走査方向に凹部が
あるマークを例として説明する。現ラインをｙ３　ライ
ンとすると、第１マーク内に第２マークが存在する状態
となり、信号Ｐ１はｙ２　ラインの状態を示す。この時
、第１のマークエリアの外側は、前述したようにＦ／Ｆ
８０７から出力される信号Ｐ３となる。この時点でフィ
ードバック信号ｉは、ｙ１　ラインのマーク外側信号と
なり、信号Ｐ４はｙ２　ラインのマーク外側信号となる
。また、第１マークエリア内の内側信号も前述の如く信
号Ｐ７となる。

【００６３】ここで、先ず、信号ｈにおいて、第１マー
クエリア内にある第２マークエリアの検出を行い、この
信号に基づいて、第２マークエリアの外側エリア，内側
エリアを第２エリア検出回路９００で行うが、この検出
信号はｙ１　ラインのデータとなるため、信号Ｒ２及び
信号Ｒ３は共にＬ（Ｌｏｗ信号）となる。従って、ｅｘ
−ＯＲゲート９１２，９１４の出力は、ｙ１　ラインの
外側エリア，内側エリアを示す信号となる。

【００６４】次に、図３０のタイミングチャートを参照
して、現ラインがｙ４　ラインの場合の処理を示す。ｙ
３　ラインと同様に信号Ｐ３はｙ３　ラインの外側エリ
ア，内側エリアを示す信号となる。また、信号Ｒ２はｙ
２　ラインの第２マーク外側信号となり、信号Ｒ３はＬ
（Ｌｏｗ信号）となる。ここで、信号ｉは第１マークエ
リアのみの信号、即ち、凹状態にあるマークエリアの内
側のみの信号が出力される。また、信号ｊは第１マーク
エリアの外側となり、正しいエリア出力が行われる。

【００６５】次に、図３１のタイミングチャートを参照
して、現ラインがｙ５　ラインの場合の処理を示す。前
述と同様に信号Ｐ３はｙ４　ラインの外側エリア，内側
エリアを示す信号となる。また、信号Ｒ２はｙ３　ライ
ンの第２マーク外側信号となり、信号Ｒ３はＬ（Ｌｏｗ
信号）となる。ここで、信号ｉは第１マークエリアのみ
の信号、即ち、凹状態にあるマークエリアの内側のみの
信号が出力される。また、信号ｊは第１マークエリアの
外側となり、正しいエリア出力が行われる。

【００６６】次に、図３２のタイミングチャートを参照
して、現ラインがｙ６　ラインの場合の処理を示す。前
述と同様に信号Ｐ３はｙ５　ラインの外側エリア，内側
エリアを示す信号となる。また、信号Ｒ２はｙ４　ライ
ンの第２マーク外側信号となり、信号Ｒ３は第２マーク
内側信号となる。始めて、信号Ｒ３が出力される。この
信号Ｒ３により信号ｊはｙ４　ラインの第１マークエリ
アの外側として出力される。このことにより、副走査方
向に凹状態のマークエリアが存在しても、正しく検出さ
れる。勿論、信号ｉは第１マークエリアの内側信号であ
る。この信号ｉを第１エリア検出回路８００のＡＮＤゲ
ート８０８へフィードバックすることで、信号Ｒ４と信
号Ｒ５は、図３２のようになり、この時、メモリ８０３
に書き込まれるデータは、前述までは第１マークエリア
の後端外側の位置情報を書き込んでいたが、ここでは、
信号ｈ（ｙ６　ライン）の２つの立ち下がり部分の位置
情報を書き込むこととなる。即ち、第１マークエリアが
２つ存在したことと同じになる。同様に、メモリ８１５
に書き込まれるデータは、信号ｈ（ｙ６　ライン）の２
つの立ち上がり部分の位置情報を書き込むこととなる。

【００６７】このため、図３３に示す次のｙ７　ライン
の処理の際には、信号Ｐ３（ｙ６　ラインの外側）は、
第１マークの外側エッジが２つ存在したことになる。ま
た、ｙ６　ラインでは、第１マークの２つの外側エリア
に対応する内側エリアはないため、信号Ｐ６（ｙ６　ラ
インの第１マークの内側エリア）はＬ（Ｌｏｗ信号）と
なる。即ち、ここからは、第１マークエリアのみの検出
が行われ、第１マークエリア内にマークは存在しないこ
ととなる。従って、前述の如く、副走査方向に凹部があ
るエリアを正しく検出し、多重円のマークエリアも正し
く検出することが明らかである。

【００６８】図３４（ａ），（ｂ），（ｃ）は、前述し
た第１エリア検出回路８００及び第２エリア検出回路９
００の処理結果を示しており、図示の如く、マークエリ
アを正しく検出することができる。また、本実施例では
、マークの外側，内側の検出も同時に行っているため、
トリミング，マスキング等の編集に応じて、マークの外
側を選択するか、内側を選択するか可変することができ
るため、マークが画像上に現れることがなくなり、更に
、スレッシュレベルを可変することにより、出力濃度を
可変できるため、文字，線等のカスレが低減できるよう
になった。

【００６９】〔１０〕マークエリア編集ここまでは、マ
ークエリア検出部３１におけるマークエリア検出信号の
生成について説明した。ここで、マークエリア検出信号
を用いたマークエリア編集について具体的に説明する。 例えば、第１のマークエリアと第２のマークエリアの間
の画像を出力したい場合（即ち、トリミングしたい場合
）、第１のマークエリアの外側の信号から第２のマーク
エリアの内側の信号までを使用すると、マーク自体も画
像として出力されることがあるため、この場合には第１
のマークエリアの内側の信号から第２のマークエリアの
外側の信号まで、即ち、信号ｉ（マーク内側エリア）を
使用する。一方、第１のマークエリアと第２のマークエ
リアの画像を消し、その他の領域を画像出力したい場合
（即ち、マスキングしたい場合）、第１のマークエリア
の内側の信号から第２のマークエリアの外側の信号まで
を使用すると、マーク自体も画像として出力されること
があるため、この場合には第１のマークエリアの外側の
信号から第２のマークエリアの内側の信号まで、即ち、
信号ｊ（マーク外側エリア）を使用する。

【００７０】このように、トリミング，マスキング等の
画像編集を行う場合、使用する信号の範囲を使い分ける
ことにより、マーク自体が画像として出力されることな
くなるため、自由に画像２値化のための濃度スレッシュ
レベルを可変することができるようになり、例えば、入
力画像情報が薄い文字等の場合でも、濃く出力すること
ができる。

【００７１】前述したように中間調（マーク）及び中間
調によって囲まれた部分を検出することが可能で、しか
もその形状は矩形に限らず種々可能である。また、１枚
の原稿中でも中間調で囲まれる部分の数も制限されない
。しかも、原稿読取動作に並行して検出するので、例え
ば、プレスキャン等によって予めマークエリアを検出す
る必要もない。即ち、指定エリア（マークで指定したエ
リア）を抽出すると同時にそのエリアの画像をコピーす
ることなどが可能となる。また、本実施例ではカラーフ
ェルトペンによるマークを対象としたが、特にこれに限
定するものではなく、特定濃度範囲の濃さであれば良い
。更に、前述したようにマークエリア検出のために、特
別なセンサー，光源等を必要としない。

【００７２】ここで、２値化及び編集回路３４の構成及
び動作を説明して、更に、マークエリア編集について具
体的に述べる。図３５は、２値化及び編集回路３４の回
路構成を示し、図３６はＣＰＵ（図示せず）からの編集
データＫ，Ｍ１，Ｍ２，Ｍ３に対応する出力データｚの
関係を示す図である。図３５において、３４ａ，３４ｂ
はコンパレータ、３４ｃ，３４ｄ，３４ｍはセレクタ、
３４ｅ，３４ｆはインバータ、３４ｈ，３４ｉ，３４ｊ
，３４ｋはＡＮＤゲート、３４ｌはディザＲＯＭである
。

【００７３】先ず、入力データ（ロ）に対する２値化の
方法を説明する。文字出力の場合、ＣＰＵからの２値化
レベル（イ）と入力データ（ロ）とをコンパレータ３４
ａで比較し、２値化信号（ハ）を出力される。更に、デ
ィザ法により疑似中間調出力として、ディザＲＯＭ３４
ｌと入力データ（ロ）をコンパレータ３４ｂにて比較し
ディザデータ（ニ）を出力させ、詳細は省略するが操作
パネル等によって文字モードの場合には、ＣＰＵからの
データＫが「０」となり、セレクタ３４ｃによって２値
化信号（ハ）が信号（ホ）として出力される。

【００７４】中間調（写真）モードの場合には、ＣＰＵ
からのデータＫが「１」となり、セレクタ３４ｃによっ
てディザデータ（ニ）が信号（ホ）として出力される。 この時、セレクタ３４ｄに対応したＣＰＵのデータＭ１
〜Ｍ３は「０」となり、セレクタ３４ｄの入力Ａに対応
する信号（ホ）が出力されることとなる。また、マーク
編集モード時は、マークが中間調濃度に対応しているこ
とで、入力原稿は、基本的に白／黒比がはっきりした文
字原稿、即ち、地肌はマーク下限レベルより白く、文字
データはマーク上限レベルより黒いことが前提となる。

【００７５】このような文字原稿を対象としているため
、マーク編集時、Ｋは「０」となり、信号の入力に応じ
て以下の（１）から（６）の各処理を行うことができる
。ここでは、図３７（ａ）の原稿に対して、図３７（ｂ
）に示すように第１マークエリア及び第２マークエリア
を設けた場合を例として説明する。

【００７６】（１）マスキング：マークエリア内の情報
を消去する場合、ＡＮＤゲート３４ｋを用いて、信号ｉ
（マーク内側エリア）をインバータ３４ｆで反転させた
信号と信号（ホ）（ここでは、２値化信号（ハ））との
論理積をとり、セレクタ３４ｄのＢ入力に入力し、ＣＰ
ＵからのＭ１〜Ｍ３を図３６に示すように、Ｍ１；１，
Ｍ２；０，Ｍ３；０とすることにより、ｄ出力からマス
キングデータを得る。マスキングデータは、第１マーク
エリア及び第２マークエリアの間に記載されている画像
データであり、この場合は、図３８（ａ）に示す画像デ
ータが信号ｚ（マスキングデータ）として出力される。

【００７７】（２）トリミング：マークエリア内の情報
だけ抽出する場合、ＡＮＤゲート３４ｉを用いて、信号
ｊ（マーク外側エリア）と信号（ホ）（ここでは、２値
化信号（ハ））との論理積をとり、セレクタ３４ｄのＣ
入力に入力し、ＣＰＵからのＭ１〜Ｍ３を図３６に示す
ように、Ｍ１；０，Ｍ２；１，Ｍ３；０とすることによ
り、ｄ出力からマスキングデータを得る。この場合の信
号ｚ（マスキングデータ）は、図３８（ｂ）に示すよう
に出力される。

【００７８】（３）マーク内白黒反転／マーク外画像デ
ータ：即ち、画像データのうちマーク内情報だけを白黒
反転させ、マーク外は画像データをそのまま出力するモ
ードである。この処理は、セレクタ３４ｍのセレクト信
号の入力（信号ｉ）によって画像データと反転データを
選択し、信号ｉでマークエリアの場合には反転データを
選択することによって出力する。また、ＣＰＵからのＭ
１〜Ｍ３は、図３６に示すように、Ｍ１；１，Ｍ２；１
，Ｍ３；０であり、この場合の信号ｚは、図３８（ｃ）
に示すようになる。

【００７９】（４）マーク外白黒反転／マーク内画像デ
ータ：これは（３）のマーク内白黒反転／マーク外画像
データの処理で得られた信号をインバータ３４ｇで反転
させたものであり、ＣＰＵからのＭ１〜Ｍ３は、図３６
に示すように、Ｍ１；１，Ｍ２；０，Ｍ３；１であり、
この場合の信号ｚは図３８（ｄ）に示すようになる。

【００８０】（５）トリミングマーク内白黒反転：これ
は、マークエリアのみの画像を（２）のトリミング処理
と同様にＡＮＤゲート３４ｋにより、信号ｊと、画像デ
ータの反転信号の論理積によって出力するものであり、
ＣＰＵからのＭ１〜Ｍ３は、図３６に示すように、Ｍ１
；１，Ｍ２；１，Ｍ３；０であり、この場合の信号ｚは
図３８（ｅ）に示すようになる。

【００８１】（５）マスキングマーク内白黒反転：これ
は、マークエリア外の画像を（１）のマスキング処理と
同様にＡＮＤゲート３４ｊにより、信号ｉと、画像デー
タの反転信号の論理積によって出力するものであり、Ｃ
ＰＵからのＭ１〜Ｍ３は、図３６に示すように、Ｍ１；
０，Ｍ２；１，Ｍ３；１であり、この場合の信号ｚは図
３８（ｆ）に示すようになる。

【００８２】前述した構成及び動作によって、本実施例
では、次のような効果を奏する。 （ｉ）マークエリア内に存在するマークを検出すること
によって、マークエリア内の一部の情報を抜き取ったり
消去でき、また、マークエリアの加工と同時にマークで
囲まれた閉ループ内の加工もでき、加工編集の自由度が
広がる。 （ｉｉ）第１のマークエリアの内側及び外側，及び，第
１のマークエリア内に存在する第２のマークエリアのマ
ークの内側及び外側を検出し、第１のマークエリアの外
側から第２のマークエリアの内側を第１の編集エリアと
し、第１のマークエリアの内側から第２のマークエリア
の外側を第２の編集エリアとすることにより、例えば、
トリミング（マーク内消去）の場合には第１の編集エリ
アを使用し、マスキング（マーク外消去の場合には第２
のマーク編集エリアを使用することにより、マーク自体
が画像出力されることを回避する。更に、これによって
、画像２値化レベルを可変することができ、薄い文字等
も出力することができる。

【００８３】本実施例では、２値化及び編集回路３４を
用いているため、２値画像に対応してマークエリア編集
を行っているが、多値出力可能なプリンタ等を出力装置
とする場合には、多値出力に対応したマークエリア編集
を行うようにしても良いのは勿論である。

【００８４】

【発明の効果】以上説明したように本発明のマーク検出
装置は、入力した画像データから所定濃度範囲のマーク
信号を検出するマーク検出装置において、画像データか
らマーク信号を検出するマーク検出手段と、マーク検出
手段で検出したマーク信号を用いてｎ×ｍのマトリクス
エリアを形成するマトリクスエリア形成手段と、マトリ
クスエリア形成手段で形成したマトリクスエリアを参照
して、ノイズを除去するノイズ除去手段とを備えたため
、原稿の局所的な汚れ（黒ノイズ），紙質による局所的
なマークの途切れ，及び，マーク自体のカスレ等によっ
てマークの分断が発生するのを防ぐことができる。

【００８５】また、本発明のマーク検出装置は、入力し
た画像データから所定濃度範囲のマーク信号を検出する
マーク検出装置において、画像データからマーク信号を
検出するマーク検出手段と、マーク検出手段で検出した
マーク信号を用いてｎ×ｍのマトリクスブロックを形成
するマトリクスブロック形成手段と、ｎ×ｍのマトリク
スブロック内のマーク信号を合成し、ｎ×ｍのマトリク
スブロックを１単位の信号として出力するマーク信号合
成手段とを備えたため、原稿の局所的な汚れ（黒ノイズ
），紙質による局所的なマークの途切れ，及び，マーク
自体のカスレ等によってマークの分断が発生するのを防
ぐことができ、更に、ハード構成の簡略化，及び，処理
の高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明のマーク検出装置を提供した画像処理装
置の構成ブロック図である。

【図２】スキャナ部の概略構成を示す説明図である。

【図３】マークエリア検出部の全体ブロック図である。

【図４】マークレベル検出回路の処理を示す説明図であ
る。

【図５】マークレベル検出回路の回路構成図である。

【図６】マークノイズ除去回路の処理を示す説明図であ
る。

【図７】マークノイズ除去回路の回路構成図である。

【図８】（２×２）ブロック化回路のブロック単位を示
す説明図である。

【図９】（２×２）ブロック化回路の回路構成図である
。

【図１０】（２×２）ブロック化回路のタイミングチャ
ートである。

【図１１】マークエリア検出部と主走査変倍回路との関
係を示す説明図である。

【図１２】主走査変倍回路の配置に対応したマークエリ
ア検出部の誤検出を示す説明図である。

【図１３】マーク幅検出回路のブロック図である。

【図１４】マーク幅検出回路（等倍）の回路構成図であ
る。

【図１５】第１マーク拡張回路の処理を示す説明図であ
る。

【図１６】単純にマーク拡張と行った場合の問題点を示
す説明図である。

【図１７】第１マーク拡張回路の回路構成図である。

【図１８】第１マーク拡張回路のタイミングチャートで
ある。

【図１９】マーク連結回路の処理を示す説明図である。

【図２０】実際のマーク範囲より広い範囲をマークをし
た場合の問題点を示す説明図である。

【図２１】マーク連結回路の回路構成図である。

【図２２】マーク連結回路のタイミングチャートである
。

【図２３】第２マーク拡張回路の処理を示す説明図であ
る。

【図２４】一般的なマークエリア検出の問題点を示す説
明図である。

【図２５】第１エリア検出回路及び第２エリア検出回路
における処理のアルゴリズムを示すブロック図である。

【図２６】第１エリア検出回路の回路構成図である。

【図２７】第２エリア検出回路の回路構成図である。

【図２８】第１エリア検出回路及び第２エリア検出回路
のタイミングチャートである。

【図２９】第１エリア検出回路及び第２エリア検出回路
のタイミングチャートである。

【図３０】第１エリア検出回路及び第２エリア検出回路
のタイミングチャートである。

【図３１】第１エリア検出回路及び第２エリア検出回路
のタイミングチャートである。

【図３２】第１エリア検出回路及び第２エリア検出回路
のタイミングチャートである。

【図３３】第１エリア検出回路及び第２エリア検出回路
のタイミングチャートである。

【図３４】第１エリア検出回路及び第２エリア検出回路
の処理結果を示す説明図である。

【図３５】２値化及び編集回路の回路構成図である。

【図３６】ＣＰＵから出力される編集データＫ，Ｍ１，
Ｍ２，Ｍ３に対応する出力データｚの関係を示す図であ
る。

【図３７】マークエリア編集の一例の原稿及び（原稿＋
マーク）を示す説明図である。

【図３８】図３７の原稿及び（原稿＋マーク）に対応し
た２値化及び編集回路の出力データを示す説明図である
。

【符号の説明】

１０　　　　スキャナ部　　　　　　　　　　　　　　
　　　　　　　　　　２０　　　　ビデオ処理部 ３０　　　　データ処理コントロール部　　　　　　　
　　　４０　　　　レーザプリンタ ３１　　　　マークエリア検出部（本発明のマーク検出
装置） １００　　マークレベル検出回路 ２００　　マークノイズ除去回路　　　　　　　　　　
　　　　２０１　　メモリ ２０２，２０３　　Ｆ／Ｆ　　　　　　　　　　　　　
　　　　　　　２０４　　ＡＮＤ回路 ２０５　　セレクタ ３００　　（２×２）ブロック化回路　　　　　　　　
　　３０１，３０２　　メモリ ３０３，３０７　　分周器　　　　　　　　　　　　　
　　　　　　　３０４，３０５　　Ｆ／Ｆ ３０６　　ＡＮＤ回路 ４００　　マーク幅検出回路 ５００　　第１マーク拡張回路　　　　　　　　　　　
　　　　　６００　　マーク連結回路 ７００　　第２マーク拡張回路　　　　　　　　　　　
　　　　　８００　　第１エリア検出回路 ９００　　第２エリア検出回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　入力した画像データから所定濃度範囲
   のマーク信号を検出し、マーク信号に基づいてマークエ
   リアを検出するマーク検出装置において、前記画像デー
   タからマーク信号を検出するマーク検出手段と、前記マ
   ーク検出手段で検出したマーク信号を用いてｎ×ｍのマ
   トリクスエリアを形成するマトリクスエリア形成手段と
   、前記マトリクスエリア形成手段で形成したマトリクス
   エリアを参照して、ノイズを除去するノイズ除去手段と
   を備えたことを特徴するマーク検出装置。
2. 【請求項２】　　前記マトリクスエリア形成手段は、前
   記マーク検出信号より得られたマーク信号を主走査方向
   及び副走査方向で遅延させる遅延手段を有することを特
   徴とする請求項１のマーク検出装置。
3. 【請求項３】　　入力した画像データから所定濃度範囲
   のマーク信号を検出し、マーク信号に基づいてマークエ
   リアを検出するマーク検出装置において、前記画像デー
   タからマーク信号を検出するマーク検出手段と、前記マ
   ーク検出手段で検出したマーク信号を用いてｎ×ｍのマ
   トリクスブロックを形成するマトリクスブロック形成手
   段と、前記ｎ×ｍのマトリクスブロック内のマーク信号
   を合成し、前記ｎ×ｍのマトリクスブロックを１単位の
   信号として出力するマーク信号合成手段とを備えたこと
   を特徴するマーク検出装置。
4. 【請求項４】　　前記マトリクスブロック形成手段は、
   前記マーク検出信号より得られたマーク信号を主走査方
   向及び副走査方向で遅延させる遅延手段を有することを
   特徴とする請求項３のマーク検出装置。