JPH04298997A - 放電ランプ点灯回路 - Google Patents
放電ランプ点灯回路Info
- Publication number
- JPH04298997A JPH04298997A JP3063539A JP6353991A JPH04298997A JP H04298997 A JPH04298997 A JP H04298997A JP 3063539 A JP3063539 A JP 3063539A JP 6353991 A JP6353991 A JP 6353991A JP H04298997 A JPH04298997 A JP H04298997A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- discharge lamp
- circuit
- pulse
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010891 electric arc Methods 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 14
- 238000004804 winding Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】〔発明の目的〕
【０００２】
【産業上の利用分野】本発明は、始動時にインバータ回
路の出力にパルスを重畳させて放電ランプを点灯させる
放電ランプ点灯回路に関する。
路の出力にパルスを重畳させて放電ランプを点灯させる
放電ランプ点灯回路に関する。
【０００３】
【従来の技術】従来、この種の始動時にインバータ回路
の出力にパルスを重畳させて放電ランプを点灯させる放
電ランプ点灯回路は、たとえばハーフブリッジ型あるい
はフルブリッジ型のインバータ回路を用いている。そし
て、放電ランプの始動時にインバータ回路の出力にパル
ス発生回路のパルスを重畳させて、放電ランプを点灯始
動させている。
の出力にパルスを重畳させて放電ランプを点灯させる放
電ランプ点灯回路は、たとえばハーフブリッジ型あるい
はフルブリッジ型のインバータ回路を用いている。そし
て、放電ランプの始動時にインバータ回路の出力にパル
ス発生回路のパルスを重畳させて、放電ランプを点灯始
動させている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の構成の場合、ハーフブリッジ型あるいはフルブリッ
ジ型のインバータ回路のスイッチ素子と、パルス発生回
路の出力とは同期してなく、効率よくグロー発生してい
ない場合があるという問題を有している。
来の構成の場合、ハーフブリッジ型あるいはフルブリッ
ジ型のインバータ回路のスイッチ素子と、パルス発生回
路の出力とは同期してなく、効率よくグロー発生してい
ない場合があるという問題を有している。
【０００５】本発明は、上記問題点に鑑みなされたもの
で、グロー放電からアークへの移行を確実に行なうこと
ができる放電ランプ点灯回路を提供することを目的とす
る。
で、グロー放電からアークへの移行を確実に行なうこと
ができる放電ランプ点灯回路を提供することを目的とす
る。
【０００６】〔発明の構成〕
【０００７】
【課題を解決するための手段】請求項１記載の放電ラン
プ点灯回路は、スイッチ素子を有し放電ランプを駆動す
るインバータ回路と、前記放電ランプの始動時にパルス
を出力しこのインバータ回路の出力に重畳するパルス発
生回路とを具備し、このパルス発生回路は、前記スイッ
チ素子に同期して出力を行なうものである。
プ点灯回路は、スイッチ素子を有し放電ランプを駆動す
るインバータ回路と、前記放電ランプの始動時にパルス
を出力しこのインバータ回路の出力に重畳するパルス発
生回路とを具備し、このパルス発生回路は、前記スイッ
チ素子に同期して出力を行なうものである。
【０００８】請求項２記載の放電ランプ点灯回路は、電
源間に直列接続された２つ以上のスイッチ素子を有し放
電ランプを駆動するインバータ回路と、このインバータ
回路のスイッチ素子間に一端が接続されたパルストラン
スと、このパルストランスを制御するパルス制御回路と
を具備し、このパルス制御回路は、前記インバータ回路
のスイッチ素子間に一端が接続され、前記直列接続され
た２つ以上のスイッチ素子のうち前記電源に対して低圧
側のスイッチ素子の両端電圧に応じて前記パルストラン
スにパルスを発生させるものである。
源間に直列接続された２つ以上のスイッチ素子を有し放
電ランプを駆動するインバータ回路と、このインバータ
回路のスイッチ素子間に一端が接続されたパルストラン
スと、このパルストランスを制御するパルス制御回路と
を具備し、このパルス制御回路は、前記インバータ回路
のスイッチ素子間に一端が接続され、前記直列接続され
た２つ以上のスイッチ素子のうち前記電源に対して低圧
側のスイッチ素子の両端電圧に応じて前記パルストラン
スにパルスを発生させるものである。
【０００９】
【作用】請求項１記載の放電ランプ点灯回路は、パルス
発生回路は、インバータ回路のスイッチ素子に同期して
パルス出力を行ない、インバータ回路の出力に重畳する
ので、効率よくグロー発生を行なえ、グロー放電からア
ーク放電への移行を確実に行なう。
発生回路は、インバータ回路のスイッチ素子に同期して
パルス出力を行ない、インバータ回路の出力に重畳する
ので、効率よくグロー発生を行なえ、グロー放電からア
ーク放電への移行を確実に行なう。
【００１０】請求項２記載の放電ランプ点灯回路は、電
源間に直列接続された２つ以上のスイッチ素子を有し放
電ランプを駆動するインバータ回路と、このインバータ
回路のスイッチ素子間に一端が接続されたパルストラン
スと、このパルストランスを制御するパルス制御回路と
を具備し、パルス制御回路は、インバータ回路のスイッ
チ素子間に一端が接続され、直列接続された２つ以上の
スイッチ素子のうち電源に対して低圧側のスイッチ素子
の両端電圧に応じて前記パルストランスにパルスを発生
させるので、パルス制御回路の構成が簡単でありながら
、放電ランプの点灯時はパルス発生を確実に停止できる
。
源間に直列接続された２つ以上のスイッチ素子を有し放
電ランプを駆動するインバータ回路と、このインバータ
回路のスイッチ素子間に一端が接続されたパルストラン
スと、このパルストランスを制御するパルス制御回路と
を具備し、パルス制御回路は、インバータ回路のスイッ
チ素子間に一端が接続され、直列接続された２つ以上の
スイッチ素子のうち電源に対して低圧側のスイッチ素子
の両端電圧に応じて前記パルストランスにパルスを発生
させるので、パルス制御回路の構成が簡単でありながら
、放電ランプの点灯時はパルス発生を確実に停止できる
。
【００１１】
【実施例】以下、本発明の放電ランプ点灯回路の一実施
例を図面を参照して説明する。
例を図面を参照して説明する。
【００１２】図１において、Ｅは商用交流電源で、この
商用交流電源Ｅには整流回路１が接続され、この整流回
路１の出力側には、平滑用のコンデンサＣ１、チョッパ
用の電解効果トランジスタＦＥＴ 、平滑用のインダク
タＬ１を介して、フルブリッジ型のインバータ回路３が
接続されている。
商用交流電源Ｅには整流回路１が接続され、この整流回
路１の出力側には、平滑用のコンデンサＣ１、チョッパ
用の電解効果トランジスタＦＥＴ 、平滑用のインダク
タＬ１を介して、フルブリッジ型のインバータ回路３が
接続されている。
【００１３】このフルブリッジ型のインバータ回路３は
スイッチ素子としての４つのトランジスタＱ１，Ｑ２，
Ｑ３，Ｑ４がブリッジ状に構成され、トランジスタＱ１
およびトランジスタＱ２の接続点と、トランジスタＱ３
およびトランジスタＱ４の接続点との間には、パルスト
ランスＰＴの出力巻線ＰＴ２ および放電ランプＨＩＤ
の直列回路が接続されている。また、インダクタＬ１
を介したインバータ回路３には、環流用のダイオードＤ
１が接続されており、整流回路１の出力側には、駆動回
路４が接続され、この駆動回路４にて各トランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４を制御している。
スイッチ素子としての４つのトランジスタＱ１，Ｑ２，
Ｑ３，Ｑ４がブリッジ状に構成され、トランジスタＱ１
およびトランジスタＱ２の接続点と、トランジスタＱ３
およびトランジスタＱ４の接続点との間には、パルスト
ランスＰＴの出力巻線ＰＴ２ および放電ランプＨＩＤ
の直列回路が接続されている。また、インダクタＬ１
を介したインバータ回路３には、環流用のダイオードＤ
１が接続されており、整流回路１の出力側には、駆動回
路４が接続され、この駆動回路４にて各トランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４を制御している。
【００１４】さらに、整流回路１には、パルス発生回路
５が接続されている。このパルス発生回路５は、整流回
路１の出力端間に、抵抗Ｒ１およびコンデンサＣ２の直
列回路が接続され、このコンデンサＣ２に対して並列に
スイッチＳＷ１ ，ＳＷ２ およびトランスＴｒの１次
巻線Ｔｒ１ が接続されている。また、トランスＴｒの
２次巻線Ｔｒ２ には、ダイオードＤ１、コンデンサＣ
３，Ｃ４，Ｃ５を介して、パルストランスＰＴの入力巻
線ＰＴ１に接続されている。そして、スイッチＳＷ１
は、駆動回路４により、トランジスタＱ１，Ｑ２，Ｑ３
，Ｑ４のいずれかあるいは複数と同期して制御されるよ
うになっている。
５が接続されている。このパルス発生回路５は、整流回
路１の出力端間に、抵抗Ｒ１およびコンデンサＣ２の直
列回路が接続され、このコンデンサＣ２に対して並列に
スイッチＳＷ１ ，ＳＷ２ およびトランスＴｒの１次
巻線Ｔｒ１ が接続されている。また、トランスＴｒの
２次巻線Ｔｒ２ には、ダイオードＤ１、コンデンサＣ
３，Ｃ４，Ｃ５を介して、パルストランスＰＴの入力巻
線ＰＴ１に接続されている。そして、スイッチＳＷ１
は、駆動回路４により、トランジスタＱ１，Ｑ２，Ｑ３
，Ｑ４のいずれかあるいは複数と同期して制御されるよ
うになっている。
【００１５】またさらに、トランジスタＱ１およびトラ
ンジスタＱ２の両端間に電圧検出手段Ｖｓを接続する。 そして、ランプ電圧を検出し、ランプ電圧の低下に伴っ
てスイッチＳＷ２ をオフするようになっている。
ンジスタＱ２の両端間に電圧検出手段Ｖｓを接続する。 そして、ランプ電圧を検出し、ランプ電圧の低下に伴っ
てスイッチＳＷ２ をオフするようになっている。
【００１６】次に、上記実施例の動作について説明する
。
。
【００１７】まず、商用交流電源Ｅの電力は、整流回路
１で整流され、コンデンサＣ１およびインダクタＬ１で
平滑されて、インバータ回路３に電力が供給される。な
お、チョッパ制御回路２で、電界効果トランジスタＦＥ
Ｔ をチョッパ制御して、インバータ回路３への電力を
可変制御する。
１で整流され、コンデンサＣ１およびインダクタＬ１で
平滑されて、インバータ回路３に電力が供給される。な
お、チョッパ制御回路２で、電界効果トランジスタＦＥ
Ｔ をチョッパ制御して、インバータ回路３への電力を
可変制御する。
【００１８】この状態で、トランジスタＱ１およびトラ
ンジスタＱ４のベースにベース電流を供給し、トランジ
スタＱ１およびトランジスタＱ４をオンさせて、トラン
ジスタＱ１、パルストランスＰＴ、放電ランプＨＩＤ
およびトランジスタＱ４の経路で電流を供給し、次に、
トランジスタＱ１およびトランジスタＱ４をオフさせて
、トランジスタＱ３およびトランジスタＱ２のベースに
ベース電流を供給し、トランジスタＱ３およびトランジ
スタＱ２をオンさせて、トランジスタＱ３、放電ランプ
ＨＩＤ 、パルストランスＰＴ、およびトランジスタＱ
２の経路で電流を供給する。この動作を約４００Ｈｚで
行なう。
ンジスタＱ４のベースにベース電流を供給し、トランジ
スタＱ１およびトランジスタＱ４をオンさせて、トラン
ジスタＱ１、パルストランスＰＴ、放電ランプＨＩＤ
およびトランジスタＱ４の経路で電流を供給し、次に、
トランジスタＱ１およびトランジスタＱ４をオフさせて
、トランジスタＱ３およびトランジスタＱ２のベースに
ベース電流を供給し、トランジスタＱ３およびトランジ
スタＱ２をオンさせて、トランジスタＱ３、放電ランプ
ＨＩＤ 、パルストランスＰＴ、およびトランジスタＱ
２の経路で電流を供給する。この動作を約４００Ｈｚで
行なう。
【００１９】さらに、放電ランプＨＩＤ の始動時には
、駆動回路４はトランジスタＱ１およびトランジスタＱ
４のベースにベース電流を供給するのに合わせてスイッ
チＳＷ１ を閉じ、図２に示すように、パルストランス
ＰＴにパルスを発生させ、放電ランプＨＩＤ にグロー
放電を行なわせ、効率よくグロー放電からアーク放電に
移行させる。なお、直列にオンとなるトランジスタのい
ずれか一方でもオフになっている状態がある場合には、
トランジスタの破壊防止のために双方がオンした後にパ
ルスを発生させる。
、駆動回路４はトランジスタＱ１およびトランジスタＱ
４のベースにベース電流を供給するのに合わせてスイッ
チＳＷ１ を閉じ、図２に示すように、パルストランス
ＰＴにパルスを発生させ、放電ランプＨＩＤ にグロー
放電を行なわせ、効率よくグロー放電からアーク放電に
移行させる。なお、直列にオンとなるトランジスタのい
ずれか一方でもオフになっている状態がある場合には、
トランジスタの破壊防止のために双方がオンした後にパ
ルスを発生させる。
【００２０】また、パルスを発生させるタイミングは、
トランジスタＱ１およびトランジスタＱ４をオンさせる
タイミングに限らず、トランジスタＱ３およびトランジ
スタＱ２をオンさせるタイミングあるいは、トランジス
タＱ１およびトランジスタＱ４をオンさせるタイミング
およびトランジスタＱ３およびトランジスタＱ２をオン
させるタイミングの双方でも良い。
トランジスタＱ１およびトランジスタＱ４をオンさせる
タイミングに限らず、トランジスタＱ３およびトランジ
スタＱ２をオンさせるタイミングあるいは、トランジス
タＱ１およびトランジスタＱ４をオンさせるタイミング
およびトランジスタＱ３およびトランジスタＱ２をオン
させるタイミングの双方でも良い。
【００２１】そして、パルスにより効率的に放電ランプ
ＨＩＤ にグロー放電を発生させ、効率よくアーク放電
させた後、パルスの出力を停止させる。すなわち、電圧
検出手段Ｖｓは始動前はスイッチＳＷ２ をオンさせ、
点灯後はランプ電圧の低下に伴ってスイッチＳＷ２ を
オフさせる。
ＨＩＤ にグロー放電を発生させ、効率よくアーク放電
させた後、パルスの出力を停止させる。すなわち、電圧
検出手段Ｖｓは始動前はスイッチＳＷ２ をオンさせ、
点灯後はランプ電圧の低下に伴ってスイッチＳＷ２ を
オフさせる。
【００２２】次に、他の実施例を図３を参照して説明す
る。
る。
【００２３】なお、図１に示す実施例と同一部分には、
同一符号を付して説明する。
同一符号を付して説明する。
【００２４】商用交流電源Ｅには整流回路１が接続され
、この整流回路１の出力側には、平滑用のコンデンサＣ
１、チョッパ用の電解効果トランジスタＦＥＴ 、平滑
用のインダクタＬ１を介して、フルブリッジ型のインバ
ータ回路３が接続されている。
、この整流回路１の出力側には、平滑用のコンデンサＣ
１、チョッパ用の電解効果トランジスタＦＥＴ 、平滑
用のインダクタＬ１を介して、フルブリッジ型のインバ
ータ回路３が接続されている。
【００２５】このフルブリッジ型のインバータ回路３は
４つのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４がブリッジ
状に構成され、トランジスタＱ１およびトランジスタＱ
２の接続点と、トランジスタＱ３およびトランジスタＱ
４の接続点の間には、パルストランスＰＴの出力巻線Ｐ
Ｔ２ および放電ランプＨＩＤ の直列回路が接続され
ている。また、インダクタＬ１を介したインバータ回路
３には、環流用のダイオードＤ１が接続されており、整
流回路１の出力側には、駆動回路４が接続され、この駆
動回路４にて各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４を
制御している。
４つのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４がブリッジ
状に構成され、トランジスタＱ１およびトランジスタＱ
２の接続点と、トランジスタＱ３およびトランジスタＱ
４の接続点の間には、パルストランスＰＴの出力巻線Ｐ
Ｔ２ および放電ランプＨＩＤ の直列回路が接続され
ている。また、インダクタＬ１を介したインバータ回路
３には、環流用のダイオードＤ１が接続されており、整
流回路１の出力側には、駆動回路４が接続され、この駆
動回路４にて各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４を
制御している。
【００２６】さらに、整流回路１には、パルス制御回路
６が接続されている。このパルス制御回路６は、電界効
果トランジスタＦＥＴ およびインダクタＬ１を介して
整流回路１の出力端間に、抵抗Ｒ２およびサイリスタＴ
ｈの直列回路が接続されている。このサイリスタＴｈの
ゲート、カソード間に抵抗Ｒ３が接続され、アノード、
カソード間にはコンデンサＣ６およびパルストランスＰ
Ｔの入力巻線ＰＴ１ の直列回路が接続されている。そ
して、トランジスタＱ３およびトランジスタＱ４の接続
点とサイリスタＴｈのゲートとの間には、抵抗Ｒ４，Ｒ
５、コンデンサＣ７およびダイアックＤａが接続されて
いる。そして、この制御回路６は、低電位側のトランジ
スタＱ４の両端電位に応動するようになっている。
６が接続されている。このパルス制御回路６は、電界効
果トランジスタＦＥＴ およびインダクタＬ１を介して
整流回路１の出力端間に、抵抗Ｒ２およびサイリスタＴ
ｈの直列回路が接続されている。このサイリスタＴｈの
ゲート、カソード間に抵抗Ｒ３が接続され、アノード、
カソード間にはコンデンサＣ６およびパルストランスＰ
Ｔの入力巻線ＰＴ１ の直列回路が接続されている。そ
して、トランジスタＱ３およびトランジスタＱ４の接続
点とサイリスタＴｈのゲートとの間には、抵抗Ｒ４，Ｒ
５、コンデンサＣ７およびダイアックＤａが接続されて
いる。そして、この制御回路６は、低電位側のトランジ
スタＱ４の両端電位に応動するようになっている。
【００２７】次に、上記実施例の動作について説明する
。
。
【００２８】まず、商用交流電源Ｅの電力は、整流回路
１で整流され、コンデンサＣ１およびインダクタＬ１で
平滑されて、インバータ回路３に電力が供給される。な
お、チョッパ制御回路２で、電界効果トランジスタＦＥ
Ｔ をチョッパ制御して、インバータ回路３への電力を
可変制御する。
１で整流され、コンデンサＣ１およびインダクタＬ１で
平滑されて、インバータ回路３に電力が供給される。な
お、チョッパ制御回路２で、電界効果トランジスタＦＥ
Ｔ をチョッパ制御して、インバータ回路３への電力を
可変制御する。
【００２９】この状態で、トランジスタＱ１およびトラ
ンジスタＱ４のベースにベース電流を供給し、トランジ
スタＱ１およびトランジスタＱ４をオンさせて、トラン
ジスタＱ１、パえストランスＰＴ、放電ランプＨＩＤ
およびトランジスタＱ４の経路で電流を供給し、次に、
トランジスタＱ１およびトランジスタＱ４をオフさせて
、トランジスタＱ３およびトランジスタＱ２のベースに
ベース電流を供給し、トランジスタＱ３およびトランジ
スタＱ２をオンさせて、トランジスタＱ３、放電ランプ
ＨＩＤ 、パルストランスＰＴおよびトランジスタＱ２
の経路で電流を供給し、この動作を約４００Ｈｚで行な
う。
ンジスタＱ４のベースにベース電流を供給し、トランジ
スタＱ１およびトランジスタＱ４をオンさせて、トラン
ジスタＱ１、パえストランスＰＴ、放電ランプＨＩＤ
およびトランジスタＱ４の経路で電流を供給し、次に、
トランジスタＱ１およびトランジスタＱ４をオフさせて
、トランジスタＱ３およびトランジスタＱ２のベースに
ベース電流を供給し、トランジスタＱ３およびトランジ
スタＱ２をオンさせて、トランジスタＱ３、放電ランプ
ＨＩＤ 、パルストランスＰＴおよびトランジスタＱ２
の経路で電流を供給し、この動作を約４００Ｈｚで行な
う。
【００３０】そして、図４に示すように、トランジスタ
Ｑ４がオフの状態では、抵抗Ｒ４を介してコンデンサＣ
７を充電し、コンデンサＣ７の電圧が所定電圧以上にな
ると、ダイアックＤａがオンし、サイリスタＴｈをオン
してコンデンサＣ６の充電電荷をパルストランスＰＴの
入力巻線ＰＴ１ を介して急速に放電させる。これによ
りパルス電圧を発生し、さらに出力巻線ＰＴ２ にて昇
圧して、放電ランプＨＩＤ にパルスを印加する。これ
により、放電ランプＨＩＤ にグロー放電を行なわせ、
効率よくグロー放電からアーク放電に移行させる。一方
、トランジスタＱ４がオンの状態では、抵抗Ｒ４側に電
流が流れずコンデンサＣ７を充電せず、ダイアックＤａ
がオフ状態で、サイリスタＴｈもオフ状態を保持し、パ
ルストランスＰＴにパルスを発生させない。
Ｑ４がオフの状態では、抵抗Ｒ４を介してコンデンサＣ
７を充電し、コンデンサＣ７の電圧が所定電圧以上にな
ると、ダイアックＤａがオンし、サイリスタＴｈをオン
してコンデンサＣ６の充電電荷をパルストランスＰＴの
入力巻線ＰＴ１ を介して急速に放電させる。これによ
りパルス電圧を発生し、さらに出力巻線ＰＴ２ にて昇
圧して、放電ランプＨＩＤ にパルスを印加する。これ
により、放電ランプＨＩＤ にグロー放電を行なわせ、
効率よくグロー放電からアーク放電に移行させる。一方
、トランジスタＱ４がオンの状態では、抵抗Ｒ４側に電
流が流れずコンデンサＣ７を充電せず、ダイアックＤａ
がオフ状態で、サイリスタＴｈもオフ状態を保持し、パ
ルストランスＰＴにパルスを発生させない。
【００３１】放電ランプＨＩＤ の点灯後は、ランプ電
圧の低下に伴ってトランジスタＱ４の両端電圧も低下す
るから、ダイアックＤａがオンせず、したがってパルス
の発生を確実に停止する。この場合、パルス制御回路６
を低電位側のトランジスタＱ４の両端に接続して、トラ
ンジスタＱ４の両端電圧は応動するようにしているので
、格別な絶縁手段を用いる必要がなく、構成を簡単にで
きる。
圧の低下に伴ってトランジスタＱ４の両端電圧も低下す
るから、ダイアックＤａがオンせず、したがってパルス
の発生を確実に停止する。この場合、パルス制御回路６
を低電位側のトランジスタＱ４の両端に接続して、トラ
ンジスタＱ４の両端電圧は応動するようにしているので
、格別な絶縁手段を用いる必要がなく、構成を簡単にで
きる。
【００３２】なお、本発明は図１と図２とを組合わせて
もよい。すなわち、図２のサイリスタＴｈを図１のスイ
ッチＳＷ１ としてもよいものである。
もよい。すなわち、図２のサイリスタＴｈを図１のスイ
ッチＳＷ１ としてもよいものである。
【００３３】
【発明の効果】請求項１記載の放電ランプ点灯回路によ
れば、パルス発生回路は、インバータ回路のスイッチ素
子に同期してパルス出力を行ない、インバータ回路の出
力に重畳するので、効率よくグロー発生を行なえ、グロ
ー放電からアークへの移行を確実に行なうことができる
。
れば、パルス発生回路は、インバータ回路のスイッチ素
子に同期してパルス出力を行ない、インバータ回路の出
力に重畳するので、効率よくグロー発生を行なえ、グロ
ー放電からアークへの移行を確実に行なうことができる
。
【００３４】請求項２記載の放電ランプ点灯回路によれ
ば、電源間に直列接続された２つ以上のスイッチ素子を
有し放電ランプを駆動するインバータ回路と、このイン
バータ回路のスイッチ素子間に一端が接続されたパルス
トランスと、このパルストランスを制御するパルス制御
回路とを具備し、パルス制御回路は、インバータ回路の
スイッチ素子間に一端が接続され、直列接続された２つ
以上のスイッチ素子のうち電源に対して低圧側のスイッ
チ素子が導通しているときのみ前記パルストランスにパ
ルスを発生させるので。スイッチ素子に負担をかけるこ
と無く、グロー放電からアークへの移行を確実に行なう
ことができる。
ば、電源間に直列接続された２つ以上のスイッチ素子を
有し放電ランプを駆動するインバータ回路と、このイン
バータ回路のスイッチ素子間に一端が接続されたパルス
トランスと、このパルストランスを制御するパルス制御
回路とを具備し、パルス制御回路は、インバータ回路の
スイッチ素子間に一端が接続され、直列接続された２つ
以上のスイッチ素子のうち電源に対して低圧側のスイッ
チ素子が導通しているときのみ前記パルストランスにパ
ルスを発生させるので。スイッチ素子に負担をかけるこ
と無く、グロー放電からアークへの移行を確実に行なう
ことができる。
【図１】本発明の電源回路の一実施例を示す回路図であ
る。
る。
【図２】同上パルスの発生状態を示す波形図である。
【図３】同上電源回路の他の実施例を示す回路図である
。
。
【図４】同上パルスの発生状態を示す波形図である。
３ インバータ回路
５ パルス発生回路
６ パルス制御回路
ＨＩＤ 放電ランプ
ＰＴ パルストランス
Claims (2)
- 【請求項１】 スイッチ素子を有し放電ランプを駆動
するインバータ回路と、前記放電ランプの始動時にパル
スを出力しこのインバータ回路の出力に重畳するパルス
発生回路とを具備し、このパルス発生回路は、前記スイ
ッチ素子に同期して出力を行なうことを特徴とした放電
ランプ点灯回路。 - 【請求項２】 電源間に直列接続された２つ以上のス
イッチ素子を有し放電ランプを駆動するインバータ回路
と、このインバータ回路のスイッチ素子間に一端が接続
されたパルストランスと、このパルストランスを制御す
るパルス制御回路とを具備し、このパルス制御回路は、
前記インバータ回路のスイッチ素子間に一端が接続され
、前記直列接続された２つ以上のスイッチ素子のうち前
記電源に対して低圧側のスイッチ素子の両端電圧に応じ
て前記パルストランスにパルスを発生させることを特徴
とした放電ランプ点灯回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06353991A JP3298590B2 (ja) | 1991-03-27 | 1991-03-27 | 放電ランプ点灯回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06353991A JP3298590B2 (ja) | 1991-03-27 | 1991-03-27 | 放電ランプ点灯回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04298997A true JPH04298997A (ja) | 1992-10-22 |
| JP3298590B2 JP3298590B2 (ja) | 2002-07-02 |
Family
ID=13232127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06353991A Expired - Lifetime JP3298590B2 (ja) | 1991-03-27 | 1991-03-27 | 放電ランプ点灯回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298590B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204385A (ja) * | 2010-03-24 | 2011-10-13 | Seiko Epson Corp | 点灯装置、点灯制御装置、照明装置及びプロジェクター |
-
1991
- 1991-03-27 JP JP06353991A patent/JP3298590B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204385A (ja) * | 2010-03-24 | 2011-10-13 | Seiko Epson Corp | 点灯装置、点灯制御装置、照明装置及びプロジェクター |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3298590B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426346A (en) | Gas discharge lamp ballast circuit with reduced parts-count starting circuit | |
| JPH0119238B2 (ja) | ||
| US20100052561A1 (en) | Method for driving an inverter of a gas discharge supply circuit | |
| US6936970B2 (en) | Method and apparatus for a unidirectional switching, current limited cutoff circuit for an electronic ballast | |
| JPH04298997A (ja) | 放電ランプ点灯回路 | |
| JPH04342993A (ja) | 放電灯点灯装置 | |
| JPH06163168A (ja) | 放電ランプ点灯装置 | |
| JPS6210000B2 (ja) | ||
| JP4544718B2 (ja) | 放電灯点灯装置 | |
| JPS62131498A (ja) | ガス放電灯の回路配置 | |
| JPH06124790A (ja) | 高圧放電灯点灯装置及び放電灯点灯装置 | |
| JP2003133092A (ja) | 放電灯点灯装置 | |
| JP3930220B2 (ja) | 放電灯点灯装置 | |
| JP3232600B2 (ja) | 高圧放電灯点灯装置 | |
| JPS5913840B2 (ja) | 放電灯段調光装置 | |
| JP2001015288A (ja) | 高圧放電ランプ点灯装置および照明装置 | |
| JPH0529087A (ja) | 放電灯点灯装置 | |
| JP3310314B2 (ja) | 高圧放電灯用点灯装置 | |
| JP3234348B2 (ja) | 電源装置 | |
| JPH1174092A (ja) | 放電灯点灯装置 | |
| JPH06290892A (ja) | 放電灯点灯装置及びこの放電灯点灯装置を用いた画像表示装置 | |
| JPH0765983A (ja) | 放電灯点灯装置 | |
| JPS6121394B2 (ja) | ||
| JPH0261120B2 (ja) | ||
| JPH11339984A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |