JPH04297913A - インターフェースステータス検出装置 - Google Patents
インターフェースステータス検出装置Info
- Publication number
- JPH04297913A JPH04297913A JP8760991A JP8760991A JPH04297913A JP H04297913 A JPH04297913 A JP H04297913A JP 8760991 A JP8760991 A JP 8760991A JP 8760991 A JP8760991 A JP 8760991A JP H04297913 A JPH04297913 A JP H04297913A
- Authority
- JP
- Japan
- Prior art keywords
- status
- voltage
- connector
- interface
- interface status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はインターフェースステー
タス検出装置に係り、詳細には、外部Ｉ／Ｆコネクタ、
スロット等を持ったコンピュータ機器に配置されるイン
ターフェースステータス検出装置に関する。
タス検出装置に係り、詳細には、外部Ｉ／Ｆコネクタ、
スロット等を持ったコンピュータ機器に配置されるイン
ターフェースステータス検出装置に関する。
【０００２】
【従来の技術】従来、各種の信号をディジタルで取り扱
うディジタル機器では、ステータス信号もディジタルで
あり、一つの信号線で“Ｈ”，“Ｌ”の２通りの情報し
か送れなかった。従って、メモリカード等では、制限さ
れた貴重な信号線を、複数本、ステータスのために使っ
ていた。また、小型・軽量の機器では、コネクタは邪魔
になるので、一つにまとめる方法が考えられるが、今現
在なに接続されているかを知ろうとするとその為の信号
線が必要であり、接続する機器の種数に応じ、信号線を
増やさなければならなかった。
うディジタル機器では、ステータス信号もディジタルで
あり、一つの信号線で“Ｈ”，“Ｌ”の２通りの情報し
か送れなかった。従って、メモリカード等では、制限さ
れた貴重な信号線を、複数本、ステータスのために使っ
ていた。また、小型・軽量の機器では、コネクタは邪魔
になるので、一つにまとめる方法が考えられるが、今現
在なに接続されているかを知ろうとするとその為の信号
線が必要であり、接続する機器の種数に応じ、信号線を
増やさなければならなかった。
【０００３】
【発明が解決しようとする課題】このように、従来のデ
ィジタルのステータス信号では、一本あたり、２種の状
態しか送れず、効率的でなかった。そこで本発明の目的
は、例えばメモリカードなどのようにコネクタのピンや
信号線の数が制限される場合でも少ない信号線で多くの
状態を表すことが可能なインターフェースステータス検
出装置を提供することにある。
ィジタルのステータス信号では、一本あたり、２種の状
態しか送れず、効率的でなかった。そこで本発明の目的
は、例えばメモリカードなどのようにコネクタのピンや
信号線の数が制限される場合でも少ない信号線で多くの
状態を表すことが可能なインターフェースステータス検
出装置を提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の発明では
、少なくとも一つ以上の外部装置と接続されるＩ／Ｆコ
ネクタと、このＩ／Ｆコネクタにおけるアナログのステ
ータス信号の電圧レベルを検出する電圧検出手段と、こ
の電圧検出手段で検出される電圧レベルからステータス
を判断するステータス判断手段とをインターフェースス
テータス検出装置に具備させる。請求項２記載の発明で
は、Ｉ／Ｆコネクタに外部装置として接続されるメモリ
カードのステータス信号を内部のプルアップもしくはプ
ルダウン抵抗または定電圧回路素子により決定する。 請求項３記載の発明では、異なる複数種類の外部機器と
選択的に接続されるＩ／Ｆコネクタを少なくとも１つ以
上有し、ステータス判断手段で判断したステータスから
接続された外部機器の種類を判断する機器判断手段を請
求項１記載のインターフェースステータス検出装置に具
備させる。
、少なくとも一つ以上の外部装置と接続されるＩ／Ｆコ
ネクタと、このＩ／Ｆコネクタにおけるアナログのステ
ータス信号の電圧レベルを検出する電圧検出手段と、こ
の電圧検出手段で検出される電圧レベルからステータス
を判断するステータス判断手段とをインターフェースス
テータス検出装置に具備させる。請求項２記載の発明で
は、Ｉ／Ｆコネクタに外部装置として接続されるメモリ
カードのステータス信号を内部のプルアップもしくはプ
ルダウン抵抗または定電圧回路素子により決定する。 請求項３記載の発明では、異なる複数種類の外部機器と
選択的に接続されるＩ／Ｆコネクタを少なくとも１つ以
上有し、ステータス判断手段で判断したステータスから
接続された外部機器の種類を判断する機器判断手段を請
求項１記載のインターフェースステータス検出装置に具
備させる。
【０００５】
【作用】本発明では、接続される外部機器のステータス
信号をアナログ信号とし、その電圧レベルを電圧検出手
段で検出する。そして、この電圧レベルからステータス
判断手段でステータスを判断する。これにより、異なる
電圧レベルが設定され、多くの状態を表すことが可能と
なる。
信号をアナログ信号とし、その電圧レベルを電圧検出手
段で検出する。そして、この電圧レベルからステータス
判断手段でステータスを判断する。これにより、異なる
電圧レベルが設定され、多くの状態を表すことが可能と
なる。
【０００６】
【実施例】以下、本発明のインターフェースステータス
検出装置における一実施例を図１ないし図６を参照して
詳細に説明する。図１はインターフェースステータス検
出装置を用いたシステム構成を表したものである。信号
をディジタル的に処理するＣＰＵ１は、データバス等の
バスライン２を介して次の各装置と接続されている。メ
モリ部３は、各種の処理をおこなうためのプログラムを
格納したＲＯＭ（リード・オンリー・メモリ）やデータ
を一時的にまたは保存するために格納するＲＡＭ（ラン
ダム・アクセス・メモリ）等を備えている。メモリカー
ドＩ／Ｆ部４は、インターフェースステータス検出装置
を備えており、メモリカード５が接続される。また、外
部入出力Ｉ／Ｆ部６もインターフェースステータス検出
装置を備えており、１または２以上の外部接続機器７が
接続されるようになっている。
検出装置における一実施例を図１ないし図６を参照して
詳細に説明する。図１はインターフェースステータス検
出装置を用いたシステム構成を表したものである。信号
をディジタル的に処理するＣＰＵ１は、データバス等の
バスライン２を介して次の各装置と接続されている。メ
モリ部３は、各種の処理をおこなうためのプログラムを
格納したＲＯＭ（リード・オンリー・メモリ）やデータ
を一時的にまたは保存するために格納するＲＡＭ（ラン
ダム・アクセス・メモリ）等を備えている。メモリカー
ドＩ／Ｆ部４は、インターフェースステータス検出装置
を備えており、メモリカード５が接続される。また、外
部入出力Ｉ／Ｆ部６もインターフェースステータス検出
装置を備えており、１または２以上の外部接続機器７が
接続されるようになっている。
【０００７】図２はメモリカードＩ／Ｆ部４に用いられ
たインターフェースステータス検出装置にメモリカード
５が接続された状態を表したものである。この図におい
て、ステータス信号は、カード側でプルダウン抵抗Ｒ２
でプルダウンされており、また、本体側ではプルアッ
プ抵抗Ｒ１ で検出用電圧にプルアップされている。こ
のとき、インターフェースステータス検出装置からステ
ータス検出用の電圧Ｅ（Ｖ）をプルアップ抵抗Ｒ１ 、
プルダウン抵抗Ｒ２ に供給すると、Ａ−Ｄコンバータ
１１が接続されているＸ点の電圧Ｅｘ は、次の式（１
）で表される。 Ｅｘ ＝〔Ｒ２ ／（Ｒ１ ＋Ｒ２ ）〕×Ｅ（Ｖ）…
…（１）
たインターフェースステータス検出装置にメモリカード
５が接続された状態を表したものである。この図におい
て、ステータス信号は、カード側でプルダウン抵抗Ｒ２
でプルダウンされており、また、本体側ではプルアッ
プ抵抗Ｒ１ で検出用電圧にプルアップされている。こ
のとき、インターフェースステータス検出装置からステ
ータス検出用の電圧Ｅ（Ｖ）をプルアップ抵抗Ｒ１ 、
プルダウン抵抗Ｒ２ に供給すると、Ａ−Ｄコンバータ
１１が接続されているＸ点の電圧Ｅｘ は、次の式（１
）で表される。 Ｅｘ ＝〔Ｒ２ ／（Ｒ１ ＋Ｒ２ ）〕×Ｅ（Ｖ）…
…（１）
【０００８】いま、供給するステータス検出用
電圧Ｅを５ボルト、プルアップ抵抗Ｒ１ が１Ｍオーム
とする。更に、メモリカードＡのプルダウン抵抗Ｒ２
が０オーム、メモリカードＢのプルダウン抵抗Ｒ２ が
３３０Ｋオーム、メモリカードＣのプルダウン抵抗Ｒ２
が１Ｍオーム、メモリカードＤのプルダウン抵抗Ｒ２
が３Ｍオームとする。この時のＡ−Ｄコンバータ１１
による検出電圧をＥ１ 〜Ｅ４ とすると、Ｅ１ が０
ボルト、Ｅ２ が１．２４ボルト、Ｅ３が２．５ボルト
、Ｅ４ が３．７５ボルトとなる。これらの電圧をＡ−
Ｄコンバータ１１を用て検出することにより、ステータ
スを判別ができ、一本の信号線で多くの状態を送れるこ
とになる。
電圧Ｅを５ボルト、プルアップ抵抗Ｒ１ が１Ｍオーム
とする。更に、メモリカードＡのプルダウン抵抗Ｒ２
が０オーム、メモリカードＢのプルダウン抵抗Ｒ２ が
３３０Ｋオーム、メモリカードＣのプルダウン抵抗Ｒ２
が１Ｍオーム、メモリカードＤのプルダウン抵抗Ｒ２
が３Ｍオームとする。この時のＡ−Ｄコンバータ１１
による検出電圧をＥ１ 〜Ｅ４ とすると、Ｅ１ が０
ボルト、Ｅ２ が１．２４ボルト、Ｅ３が２．５ボルト
、Ｅ４ が３．７５ボルトとなる。これらの電圧をＡ−
Ｄコンバータ１１を用て検出することにより、ステータ
スを判別ができ、一本の信号線で多くの状態を送れるこ
とになる。
【０００９】図３は定電圧レギュレータからのアナログ
の状態信号によりステータスを判別する第２の実施例を
説明するためのものである。この図３に示すように、イ
ンターフェースステータス検出装置のＡ−Ｄコンバータ
１１には、接続される外部機器の定電圧レギュレータ１
２からアナログのステータス信号が機器される。このス
テータス信号をＡ−Ｄコンバータで検出することより、
ステータスが判別される。
の状態信号によりステータスを判別する第２の実施例を
説明するためのものである。この図３に示すように、イ
ンターフェースステータス検出装置のＡ−Ｄコンバータ
１１には、接続される外部機器の定電圧レギュレータ１
２からアナログのステータス信号が機器される。このス
テータス信号をＡ−Ｄコンバータで検出することより、
ステータスが判別される。
【００１０】図４から図６はインターフェースステータ
ス検出装置の第３の実施例を説明するためのものである
。この実施例では、図４に示すように、インターフェー
スステータス検出装置本体のコネクタ部には、それぞれ
種類の異なる外部機器１３、１４、１５が接続されるよ
うになっている。図５は外部機器からステタス信号が機
器される場合であり、図６は接続するケーブル側コネク
タ内でステータス信号の設定を行う場合である。いずれ
の場合も、インターフェースステータス検出装置のＡ−
Ｄコンバータで電圧を検出することにより、どの外部機
器が接続されたかを知ることができる。
ス検出装置の第３の実施例を説明するためのものである
。この実施例では、図４に示すように、インターフェー
スステータス検出装置本体のコネクタ部には、それぞれ
種類の異なる外部機器１３、１４、１５が接続されるよ
うになっている。図５は外部機器からステタス信号が機
器される場合であり、図６は接続するケーブル側コネク
タ内でステータス信号の設定を行う場合である。いずれ
の場合も、インターフェースステータス検出装置のＡ−
Ｄコンバータで電圧を検出することにより、どの外部機
器が接続されたかを知ることができる。
【００１１】以上説明したように第１の実施例によれば
、ステータス信号をアナログの電圧により表しているの
で、信号線１本当たりの情報量が多くなり、信号線と、
コネクタピン数を節約できる。また第２の実施例によれ
ば、ステータス信号をアナログの電圧にしているので、
コネクタピン数が節約できる。さらに、第３の実施例に
よれば、一つのコネクタに様々な機器を接続しても、ス
テータス信号により、それを判別でき、しかもその信号
をアナログにしているので、信号線を増やさずに済む。
、ステータス信号をアナログの電圧により表しているの
で、信号線１本当たりの情報量が多くなり、信号線と、
コネクタピン数を節約できる。また第２の実施例によれ
ば、ステータス信号をアナログの電圧にしているので、
コネクタピン数が節約できる。さらに、第３の実施例に
よれば、一つのコネクタに様々な機器を接続しても、ス
テータス信号により、それを判別でき、しかもその信号
をアナログにしているので、信号線を増やさずに済む。
【００１２】
【発明の効果】本発明によれば、アナログのステータス
信号の電圧レベルを検出する電圧検出手段と、検出され
る電圧レベルからステータスを判断するステータス判断
手段とを備えているので、少ない信号線で多くの状態を
表すことができる。
信号の電圧レベルを検出する電圧検出手段と、検出され
る電圧レベルからステータスを判断するステータス判断
手段とを備えているので、少ない信号線で多くの状態を
表すことができる。
【図１】本発明のインターフェースステータス検出装置
における一実施例を用いたシステム構成を表したシステ
ム構成図である。
における一実施例を用いたシステム構成を表したシステ
ム構成図である。
【図２】本発明の第１の実施例におけるインターフェー
スステータス検出装置とメモリカードとが接続された状
態を示す説明図である。
スステータス検出装置とメモリカードとが接続された状
態を示す説明図である。
【図３】本発明の第２の実施例を説明すための説明図で
ある。
ある。
【図４】本発明の第３の実施例のインターフェースステ
ータス検出装置に複数の外部機器が選択的に接続さるよ
うす説明するための説明図である。
ータス検出装置に複数の外部機器が選択的に接続さるよ
うす説明するための説明図である。
【図５】本発明の第３の実施例において外部機器からス
テータス信号を出力する状態を示す説明図である。
テータス信号を出力する状態を示す説明図である。
【図６】本発明の第３の実施例において外部機器と接続
れるケーブル側コネクタでステータスの設定を行う場合
を説明する説明図である。
れるケーブル側コネクタでステータスの設定を行う場合
を説明する説明図である。
１ ＣＰＵ
２ バスライン
４ メモリカードＩ／Ｆ部
５ メモリカード
６ 外部入出力Ｉ／Ｆ部
７ 外部接続機器
１１ Ａ−Ｄコンバータ
Claims (3)
- 【請求項１】 少なくとも一つ以上の外部装置と接続
されるＩ／Ｆコネクタと、このＩ／Ｆコネクタにおける
アナログのステータス信号の電圧レベルを検出する電圧
検出手段と、この電圧検出手段で検出される電圧レベル
からステータスを判断するステータス判断手段とを具備
することを特徴とするインターフェースステータス検出
装置。 - 【請求項２】 Ｉ／Ｆコネクタに外部装置として接続
されるメモリカードのステータス信号を内部のプルアッ
プもしくはプルダウン抵抗または定電圧回路素子により
決定する請求項１記載のインターフェースステータス検
出装置。 - 【請求項３】 異なる複数種類の外部機器と選択的に
接続されるＩ／Ｆコネクタを少なくとも１つ以上有し、
ステータス判断手段で判断したステータスから接続され
た外部機器の種類を判断する機器判断手段を備えた請求
項１記載のインターフェースステータス検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8760991A JPH04297913A (ja) | 1991-03-26 | 1991-03-26 | インターフェースステータス検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8760991A JPH04297913A (ja) | 1991-03-26 | 1991-03-26 | インターフェースステータス検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297913A true JPH04297913A (ja) | 1992-10-21 |
Family
ID=13919711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8760991A Pending JPH04297913A (ja) | 1991-03-26 | 1991-03-26 | インターフェースステータス検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395472B1 (ko) * | 2001-04-17 | 2003-08-25 | 엘지전자 주식회사 | 휴대용 재생기기의 멀티미디어 카드 삽입 판별방법 |
-
1991
- 1991-03-26 JP JP8760991A patent/JPH04297913A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395472B1 (ko) * | 2001-04-17 | 2003-08-25 | 엘지전자 주식회사 | 휴대용 재생기기의 멀티미디어 카드 삽입 판별방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002638A (en) | Memory device having a switchable clock output and method therefor | |
| US6766401B2 (en) | Increasing control information from a single general purpose input/output (GPIO) mechanism | |
| US5034634A (en) | Multiple level programmable logic integrated circuit | |
| JPH04297913A (ja) | インターフェースステータス検出装置 | |
| US5436862A (en) | IC card including multiple connectors providing memory write production | |
| EP0803820A2 (en) | An integrated digital processing device and method for examining the operation thereof | |
| JPH06214936A (ja) | 入出力装置自動判別方法 | |
| JPH0412493B2 (ja) | ||
| US6425025B1 (en) | System and method for connecting electronic circuitry in a computer system | |
| JPH02304662A (ja) | 電子機器 | |
| JPS60222766A (ja) | トランスデユ−サ識別回路 | |
| JPH05274067A (ja) | 情報処理装置 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPH05274068A (ja) | 情報処理装置 | |
| JPH0553965A (ja) | 電子計算機システム | |
| JPH0738961Y2 (ja) | 動作モード設定回路 | |
| JPH01219918A (ja) | 電子機器 | |
| KR960007265Y1 (ko) | 엘리베이터의 층수신호 입력장치 | |
| JPS6240747B2 (ja) | ||
| JPH0895631A (ja) | 携帯型設定装置 | |
| JPH01236389A (ja) | メモリーカード | |
| JPH01180026A (ja) | 汎用入出力インタフェース接続方式 | |
| JPS6022541B2 (ja) | 平衡受信回路 | |
| JPH07129291A (ja) | バス接続装置 | |
| JPH05265945A (ja) | 情報処理装置 |