JPH04291718A - 半導体装置及びその製造方法並びに製造装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はレジスト除去技術を用い
た半導体装置及びその製造方法並びに製造装置に係り、
特にリフトオフ法を用いる技術に関する。

【０００２】

【従来の技術】レジストを用いたリフトオフ技術は、半
導体製造プロセスで必須の技術として使われている。こ
れは、例えばＧａＡｓＬＳＩにおけるＦＥＴのソース、
ドレイン電極のＡｕＧｅ系金属層や、ゲート電極のＡｕ
／Ｐｔ／Ｔｉ等のショットキイ金属層を形成する工程に
使われている。この技術はレジストのパタ−ン上に金属
層を被着し、後からこのレジスト層を取り去ることによ
って電極の金属層が形成される原理によっている。従来
のリフトオフ技術では、試料を溶液に漬けて、超音波の
振動によってレジストを溶解したり、剥離して取り去っ
ていたが、以下に示す欠点のために試料の表面に異物が
残りやすい問題があって、高集積化の半導体装置にはリ
フトオフ技術は適用できないものとみなされていた。

【０００３】従来技術の欠点：■レジストが熱変質を受
けたリフトオフの工程では、レジストを取り去ることが
困難になる。■パタ−ンの密度が少ない層のリフトオフ
工程では溶液がレジスト層を浸透して溶解するのに時間
がかかり過ぎる。■超音波の振動力が強過ぎると、パタ
ーンとして残したい金属層まで剥がれる。

【０００４】

【発明が解決しようとする課題】本発明の目的は、リフ
トオフ等で使われるレジスト等の有機樹脂層を容易に除
去できる半導体装置の製造方法およびそれを使って製造
できる半導体装置並びにそのための半導体製造装置を提
供することにある。

【０００５】

【課題を解決するための手段】上記目的は、レジスト等
の有機樹脂層の除去工程において有機樹脂層に応力を加
えることにより達成できる。応力は、例えば少なくとも
レジスト等の有機樹脂層の表面領域が冷却されるように
試料を冷却し、その後該冷却温度より高温にすることに
より生じさせることができる。

【０００６】また、試料からレジスト等の有機樹脂層を
除去する機能を有する半導体製造装置において、少なく
ともレジスト等の有機樹脂層を冷却する手段を有する半
導体製造装置により達成できる。

【０００７】さらには、この方法を用いると、リフトオ
フ技術を用いて形成した少なくとも２個以上の電極をも
つ半導体装置であって、上記電極の間隔の少なくとも１
つは０．２ｍｍ以上である半導体装置を実現できる。

【０００８】

【作用】半導体基板上に形成されているレジスト等の有
機樹脂層は、他の材料（半導体、ＳｉＯ２、配線用金属
など）に比べて収縮／膨張率が大きいため、例えば試料
を低温に冷却し後に再び室温に戻すと、この温度サイク
ルによってレジスト等の有機樹脂層に応力が加わる。こ
の応力により、レジスト等の有機樹脂層にひび割れがで
き、かつ下層との界面で剥離が生じる。その結果、その
後のレジスト等の有機樹脂の洗浄除去工程において、ひ
び割れや剥離部から洗浄除去溶液が浸透し易くなり、洗
浄除去が容易になる。特にリフトオフ用のレジストの場
合、上面に金属層が被着されているので、この温度サイ
クルにより、レジスト層はより強い応力を受け、より多
くのひび割れや剥離が生じる。その結果、從来困難であ
った、０．２ｍｍ以上離れた電極間隔を有する半導体装
置のリフトオフによる製造が可能になる。

【０００９】

【実施例】以下、本発明を実施例により詳細に説明する
。

【００１０】実施例１ 図１乃至図３は、リフトオフ工程の主要作業における素
子断面図である。ＧａＡｓ半導体基板結晶１上にＳｉＯ
２のスペ−サ層２を形成し、ホトリソグラフィの工程に
よりホトレジストパタ−ン３を形成して、ＳｉＯ２膜の
孔あけをし、オーミック電極用のＡｕＧｅ系金属層４を
被着したあとの素子断面図を図１に示す。こののち、半
導体基板結晶１を液体窒素温度近くまで冷却し室温で乾
燥すると、図２にその代表例を示すように、ホトレジス
ト３の半導体基板結晶１側表面にひび割れ５や剥離６が
生じる。これは、冷却、乾燥の温度サイクルによってホ
トレジスト層３に、大きな変形応力が加わるためである
。この状態変化は、以後のリフトオフ作業にとって都合
が良く、このあと、従来から行われている溶液を用いた
洗浄除去工程（ホトレジストの剥離液、リンス液、及び
アルコ−ル、アセトンなどの中に漬けて、超音波洗浄力
で取る）によって不要になったホトレジスト層３と金属
層４を容易に取り去る事ができる（図３）。この実施例
を従来のものと比較すると、図２に示した本発明による
方法を追加することで、容易にリフトオフでき、この作
業時間は従来に比べて約１／２０と大幅に短くなり、さ
らに表面に残ったリフトオフ工程の異物は従来に比べて
極端に少なくなった。これは温度サイクルによってホト
レジスト層が変形して剥がれ易くなったためである。

【００１１】実施例２ 本発明の実施例２を図４乃至図６により説明する。

【００１２】図４乃至図６は、イオン打込み工程の主要
作業における素子断面図である。半導体基板結晶１１に
ホトレジストのパタ−ン１２を形成し、これをイオン打
ち込みのマスクとしてイオン打込み層１３を形成する。 例えば、ＧａＡｓの半絶縁性基板にＳｉイオンを１００
ＫｅＶの打ち込みエネルギで、約３×１０１３／ｃｍ２
以上のド−ズ量で打ち込むと、ホトレジストの表面に溶
解しにくい変質層１４が形成される（図４）。続いて、
半導体基板結晶１１を液体窒素温度近くの雰囲気に数分
間放置して室温に戻す（図５）。この処理によってホト
レジスト層１２にはひび割れ１５ができる。このあとに
、通常のホトレジストの洗浄除去工程を通すと、変質し
たイオン打ち込み用ホトレジマスク１２をきれいに取り
去ることができる（図６）。従来法では、ホトレジスト
の変質層１４の除去は、図４の状態でプラズマエッチに
より行っていたが、この方法だとイオン打込み層１３や
基板１１にダメ−ジ層が形成される欠点があった。本発
明によれば、プラズマ装置を用いる必要が無いのでダメ
−ジの問題が無く、かつ工程を簡便にできる効果がある
。

【００１３】実施例３ 本発明の実施例３のリフトオフ工程の自動一貫作業およ
びその装置を図７および図８により説明する。自動一貫
作業の流れは図７に示すように、■試料（例えば図１の
試料）のセット、■レジストの冷却、■溶液によるレジ
ストの洗浄除去、■試料の乾燥、■試料の取出し、を基
本構成手順としている。図８のリフトオフ装置の構成は
、図７に対応し、次のようになっている。多数枚のウエ
ーハ状の試料２１をセットできるロード用カセットホル
ダ２２、ロード用カセットホルダ２２から時系列的に送
り出された試料２１を冷却板２４上に乗せて冷却する冷
却室２３、冷却室２３に数分間保持された試料２１を洗
浄、乾燥する洗浄、乾燥室２５、リフトオフの完了した
試料２１を回収するアンロード用カセットホルダ２８か
らなる。洗浄、乾燥室２５では、試料２１を室温に戻し
た後、アセトンなどの液体をノズル２６からジェット噴
射で試料２１の表面に吹き付けてレジストの洗浄除去を
行い、続いて試料２１をモータ２７により回転させて乾
燥する工程が基本として行われる。

【００１４】冷却室２３における試料冷却の構成は本実
施例に限らない。その他の例を実施例４〜６にて説明す
る。

【００１５】実施例４ 図９の例は、冷却された気体や、液体４１をノズル４３
から試料４２の表面に吹き付けて冷す装置構成である。 液体窒素を通した窒素ガスや液体窒素を吹き付ける。

【００１６】実施例５ 図１０の例は、例えば、液体窒素などの冷却された液体
５１に試料５２を直接漬けて冷す装置構成である。この
液体５１にはアセトン等の溶剤を液体窒素５０で間接的
に冷却して用いることもできる。

【００１７】実施例６ 図１１の例は、冷却された雰囲気の箱７１の中に試料７
２，７３，７４をおいて、これらを冷す装置構成である
。

【００１８】上記実施例３〜６は自動の場合について説
明したが、手動であっても良いことは言うに及ばない。

【００１９】実施例７ 次に本発明による半導体装置の一実施例の詳細を以下に
示す。図１２乃至図１５は、ＧａＡｓＬＳＩの二層配線
の製造工程図である。従来、図１２の例のようなコンタ
クト孔パターン１００の間隔Ｌの大きなものは、バイヤ
メタル埋込み用のリフトオフが困難であった。この理由
は、図１２に断面を示すように、Ｌが長くなると、この
部分のレジスト１０４に対するサイドから溶液の浸透が
進み難く、その為レジストが溶解されず、レジストが残
存するためである。従来法のリフトオフにおける、パタ
ーン間隔Ｌに対するリフトオフ残存率の関係の実験デー
タを図１６に示す。従来法では、パターン間隔Ｌが０．
２ｍｍ以上あると、リフトオフ残存率が大きくなり始め
る。ＬＳＩでは異物が問題になる為、リフトオフ残存率
がゼロであることが要求され、これを達成するためには
繰り返しの作業を必要とし時間がかかってしまう。本実
施例ではまず半導体基板結晶９９上にＡｕ／Ｐｔ／Ｔｉ
からなる第１配線層１０１を形成する。次に、レジスト
１０４をマスクにして、層間絶縁膜１０２に１μｍ角の
コンタクト孔１００をドライエッチで垂直に開ける。次
に、バイヤメタル埋込用としてＡｕ／Ｔｉ層１０３，１
０５を蒸着する（図１２）。次に、この試料を液体窒素
温度近くで１分間冷却したのち室温に戻す。これによっ
てレジスト１０４にひび割れ１１５や剥離１１６が生じ
る（図１３）。その後レジスト１０４をアセトン溶液で
洗浄除去することにより、リフトオフによるバイヤメタ
ル埋込層１０３が形成される（図１４）。次に、Ａｕ／
Ｐｔ／Ｔｉを蒸着し、レジストをマスクとしてイオンミ
リングの加工を行ない第２層配線層１０６を形成する（
図１５）。本発明によれば、パターン間隔Ｌが０．２ｍ
ｍ以上と十分長くてもレジストにひび割れや剥離が確実
に形成されるので、従来、パターンの粗／密が問題であ
った試料でも、リフトオフにより短時間に完全な形でパ
ターン形成ができる。したがって、多層配線の高集積化
が計れる。すなわち、本実施例のような高集積半導体装
置で必要とされる１μｍ以下のサイズで垂直な断面形状
のコンタクト孔にもバイヤメタル埋込層を形成でき、こ
れによって第１と第２配線層のカバレージが良好になり
、接続抵抗を小さくできる。

【００２０】以上の実施例では、試料の冷却は液体窒素
温度近く（約−１９０℃）の場合について述べてきたが
、冷却温度はこの場合に限らない。図１７に示すように
金属とレジストからなる積層構造のリフトオフでは、約
−２０℃以下から効果があることが分かった。

【００２１】また、上記実施例では、レジストを用いて
説明をしてきたが、これに限定されるものではなく、例
えば、ポリイミドやアクリルのような有機樹脂層などを
除去する工程にも、本発明の技術が適用できる事は言う
に及ばない。

【００２２】

【発明の効果】本発明によれば、除去したいレジスト層
等の有機樹脂層を容易に取り去ることができ、作業時間
の大幅な短縮がはかれる。また、リフトオフ技術を必須
とするＧａＡｓＬＳＩの高集積化がはかれる。

【図面の簡単な説明】

【図１】本発明の実施例１の素子のリフトオフ工程図で
ある。

【図２】本発明の実施例１の素子のリフトオフ工程図で
ある。

【図３】本発明の実施例１の素子のリフトオフ工程図で
ある。

【図４】本発明の実施例２の素子のレジスト除去工程図
である。

【図５】本発明の実施例２の素子のレジスト除去工程図
である。

【図６】本発明の実施例２の素子のレジスト除去工程図
である。

【図７】本発明の実施例３のリフトオフ工程の流れ図で
ある。

【図８】本発明の実施例３のリフトオフ装置の基本構成
図である。

【図９】本発明の実施例４の試料冷却の装置構成図であ
る。

【図１０】本発明の実施例５の試料冷却の装置構成図で
ある。

【図１１】本発明の実施例６の試料冷却の装置構成図で
ある。

【図１２】本発明の実施例７の半導体装置の製造工程図
である。

【図１３】本発明の実施例７の半導体装置の製造工程図
である。

【図１４】本発明の実施例７の半導体装置の製造工程図
である。

【図１５】本発明の実施例７の半導体装置の製造工程図
である。

【図１６】従来法におけるパタ−ン間隔に対するリフト
オフ残存率の関係を示す図である。

【図１７】本発明における試料冷却温度に対するリフト
オフ残存率の関係を示す図である。

【符号の説明】

１、１０１−−−半導体基板結晶、２−−−ＳｉＯ２ス
ペ−サ層、３、１２、１０４−−−ホトレジストパタ−
ン、４、１０３、１０５−−−金属層、５，１５，１１
５−−−ひび割れ、６，１１６−−−剥離、２１、４２
、５２、７２、７３、７４−−−試料、２２、２８−−
−カセットホルダ、２３−−−冷却室、２４−−−冷却
板、洗浄、乾燥室−−−２５、２６、４３−−−ノズル
、１０１−−−第１配線層、１０２−−−層間絶縁膜、
１０３−−−バイヤメタル埋込層、１０６−−−第２配
線層。

Claims (11)

【特許請求の範囲】
1. 【請求項１】リフトオフ技術を用いて形成した少なくと
   も２個以上の電極をもつ半導体装置において、上記電極
   の間隔の少なくとも１つは０．２ｍｍ以上であることを
   特徴とする半導体装置。
2. 【請求項２】上記電極は、配線用コンタクト孔に埋め込
   まれた電極である請求項１記載の半導体装置。
3. 【請求項３】上記電極は、化合物半導体用オ−ミック電
   極である請求項１記載の半導体装置。
4. 【請求項４】上記は電極は、化合物半導体用ショットキ
   イ電極である請求項１記載の半導体装置。
5. 【請求項５】半導体装置製造用のレジストマスクを除去
   する工程において、該レジストに応力を加えることを特
   徴とする半導体装置の製造方法。
6. 【請求項６】上記レジストマスク除去時に、上記レジス
   トマスク上の電極材料を除去し、上記レジストマスクの
   ない部分の電極材料を残して電極と成す請求項５記載の
   半導体装置の製造方法。
7. 【請求項７】上記応力は少なくとも上記レジストを冷却
   しその後該冷却温度より高温にすることにより発生する
   請求項５又は６記載の半導体装置の製造方法。
8. 【請求項８】上記レジストの冷却温度は−２０℃以下で
   ある請求項７記載の半導体装置の製造方法。
9. 【請求項９】有機樹脂層を除去する工程において該有機
   樹脂層に応力を加えることを特徴とする半導体装置の製
   造方法。
10. 【請求項１０】試料からレジストを除去する機能を有す
    る半導体製造装置において、少なくともレジストを冷却
    する手段を有することを特徴とする半導体製造装置。
11. 【請求項１１】上記レジスト冷却手段の他に、上記試料
    を保持する手段、上記試料を洗浄する手段、上記試料を
    乾燥する手段、上記試料を取り出す手段を有しており、
    かつ上記試料の保持、上記レジストの冷却、上記試料の
    洗浄、上記試料の乾燥および上記試料の取り出し作業が
    この順序で上記手段により連続して自動的に行なわれる
    請求項１０記載の半導体製造装置。