JPH04290343A - 指数表示変換回路および回線品質モニタ回路 - Google Patents
指数表示変換回路および回線品質モニタ回路Info
- Publication number
- JPH04290343A JPH04290343A JP3080898A JP8089891A JPH04290343A JP H04290343 A JPH04290343 A JP H04290343A JP 3080898 A JP3080898 A JP 3080898A JP 8089891 A JP8089891 A JP 8089891A JP H04290343 A JPH04290343 A JP H04290343A
- Authority
- JP
- Japan
- Prior art keywords
- index display
- index
- line quality
- section
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 39
- 238000005259 measurement Methods 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はディジタル衛星通信など
におけるビット誤り率等の回線品質を測定する回線品質
モニタ回路およびその回線品質モニタ回路に用いる指数
表示変換回路に関する。 【０００２】ディジタル衛星通信においては、回線上の
ビット誤りの発生は不可避であるため、回線品質が悪く
なった場合、強制的に回線を切断したり、送信電力を上
げたり、サイトダイバシティ機能を利用したりすること
が行われている。このため、回線品質をモニタする回線
品質モニタ回路が必要となるが、かかる回線品質モニタ
としては回線品質をリアルタイムに連続的にモニタでき
ることが要求されている。 【０００３】 【従来の技術】図４にはディジタル回線における従来の
回線品質モニタ回路が示される。この回線品質モニタ回
路は、再符号化法によりエラーパルスを発生し、そのエ
ラーパルスを計数してＲＯＭテーブルをひき回線品質情
報を得るものである。 【０００４】すなわち、図４において、１は受信信号を
復調する復調部、２は復調信号から復号データを得る復
号部、３は復号部２の復号データを再符号化する再符号
化部、４は復調部１の復調信号と再符号化部３の再符号
化信号とを比較してエラーパルスを検出するＸＯＲ（排
他的論理和）部、５はＸＯＲ部４からのエラーパルスの
数を所定時間長にわたり計数してｍビットの計数値を出
力する計数カウンタ、９は計数カウンタ５からのｍビッ
トの計数値をｘ×２ｙ の指数表示に変換してその有効
数字ｘと指数ｙからなるｎビット（ｍ＞ｎ）の指数表示
計数値を出力する指数表示変換部、７は指数表示変換部
９からの変換出力信号をアドレスにして回線品質情報を
読み出すＲＯＭ、８はＲＯＭ７から読み出した回線品質
情報をラッチするラッチ、１１は各回路のタイミングパ
ルスを発生するタイミング発生部である。 【０００５】この回線品質モニタ回路では、エラーパル
ス数を回線品質情報に変換するＲＯＭ７のアドレスの本
数には制限があるため、広いダイナミックレンジでビッ
ト誤り率（ＢＥＲ）を測定する場合、計数カウンタ５で
計数したｍビットの計数値を指数表示変換部９でより少
ないビット数の指数表示に変換する必要がある。 【０００６】かかる指数表示変換部９の従来の構成例が
図５に示される。図５において、９１は計数カウンタ５
からのｍビットの計数値がセットされるシフトレジスタ
、９２はシフトレジスタ９１のＭＳＢ（最上位ビット）
の立上りでセットされるＳＲフリップフロップ、９３は
ＳＲフリップフロップ９２の出力信号ＱとクロックＣＬ
Ｋが入力されるＡＮＤゲートであって、その出力がシフ
トレジスタ９１のシフトクロックとなるもの、９４は初
期値（ｍ−ｘ）からＡＮＤゲート９３の出力クロックを
ダウンカウントするダウンカウンタ９４である。 【０００７】この指数表示変換部９の動作を以下に説明
する。計数カウンタ５で一定時間長にわたりエラーパル
スを計数すると、その計数値はシフトレジスタ９１にセ
ットされる。指数表示変換部９はこのｍビットの計数値
を有効数字ｘと２の累乗値２ｙ の組合せｘ×２ｙ に
指数表示変換し、ｋビットの有効数字ｘとｊビットの指
数ｙのｎビット（ｎ＝ｋ＋ｊ）の指数表示計数値を出力
するものである。 【０００８】これには、シフトレジスタ９１にセットさ
れた計数値をＡＮＤゲート９３を通ったクロックＣＬＫ
で順次にシフトさせていき、有数数字ｘの最上位ビット
がシフトレジスタ９１のＭＳＢ出力に到達した時にそれ
をＳＲフリップフロップ９２で検出し、かつその時のＳ
Ｒフリップフロップ９２の出力信号ＱでＡＮＤゲート９
３を遮断してシフトレジスタ９１へのシフトクロックの
入力を停止する。ダウンカウンタ９４はこの時のシフト
レジスタ９１のシフト回数を計数するもので、したがっ
てその計数値が２ｙ の指数ｙとなる。またシフトレジ
スタ９１のＭＳＢから下位にｋビットが有効数字ｘとな
る。 【０００９】 【発明が解決しようとする課題】従来の回線品質モニタ
回路は、図６に示されるように、計数カウンタ５を一定
時間長にわたり動作させて計数を終えた後、その計数値
をシフトレジスタ９１にセットして変換動作を開始する
という方法を用いている。したがって、計測時間として
は、計数カウンタ５での計数時間と、指数表示変換部９
におけるシフトレジスタ９１のシフト処理を含む変換処
理時間とが独立的に必要となる。 【００１０】この結果、ＸＯＲゲート４側では連続的に
エラーパルス検出が行われているにもかかわらず、指数
表示変換部９における変換処理時間の間はそのエラーパ
ルス情報を有効に利用することができず無駄になってい
る。そのため、従来の回線品質モニタ回路は回線品質を
リアルタイムに連続的にモニタすることができなかった
。 【００１１】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、回線品質を連続か
つリアルタイムに測定可能にして測定に空き時間が生じ
ないようにした回線品質モニタ回路を提供することにあ
る。また本発明の他の目的は、かかる回線品質モニタ回
路に用いるに適した指数表示変換回路を提供することに
ある。 【００１２】 【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明に係る指数表示変換回路は、所定
桁数の計数値を有効数字と累乗数の組合せの指数表示に
変換する指数表示変換回路２３であって、計数値の桁上
りの回数を計数して累乗数の指数を生成する指数生成部
２３１と、指数生成部２３１からの指数に応じて計数値
の所定桁数のうちから有効数字の桁部分を選択する有効
数字選択部２３２とを具備してなる。 【００１３】また本発明に係る回線品質モニタ回路は、
受信信号に基づき受信信号のエラーに応じたエラーパル
スを発生するエラーパルス発生部２１と、そのエラーパ
ルスを逐次に計数して所定桁数の計数値を出力する計数
部２２と、計数部２２の計数値を指数表示に変換する上
記の本発明に係る指数表示変換回路２３と、指数表示変
換部２３からの指数表示計数値を回線品質情報に変換す
る回線品質情報変換部２４とを備えてなる。 【００１４】 【作用】エラーパルス発生部２１で発生されたエラーパ
ルスを計数部２２で逐次に計数して所定桁数の計数値を
出力する。この計数値を指数表示変換回路２３で有効数
字と累乗数の組合せに指数表示変換する。この際、計数
部２２の計数値の桁上りを指数生成部２３１で計数して
その値に基づき累乗数の指数を生成し、さらにこの指数
に基づいて有効数字選択部２３２で、計数値のうちの有
効数字の桁部分を選択する。この処理により、指数表示
変換は計数部２２におけるエラーパルスの計数動作と同
時的に行うことができる。指数表示変換された計数値は
回線品質情報変換部２４で回線品質情報に変換される。 【００１５】 【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としての回線品質モニ
タ回路が示される。図中、復調部１、復号部２、再符号
化部３、ＸＯＲゲート４、計数カウンタ５、ＲＯＭ７、
ラッチ８は従来技術で説明した各回路と同じものである
。相違点としては、指数表示変換部６とタイミング発生
部１０の構成が異なっており、指数表示変換部６は計数
カウンタ５からの計数値を常時リアルタイムに指数表示
に変換しており、したがってタイミング発生部１０は指
数表示変換部６への変換スタートタイミングパルスを発
生しない構成となっている。 【００１６】この指数表示変換部６の詳細な構成例が図
３に示される。図３において、６１は指数生成部であり
、指数表示ｘ×２ｙ の指数ｙを生成する回路である。 この指数ｙはｊビットからなる。また６２は有数数字選
択部であり、指数表示ｘ×２ｙ の有数数字ｘを生成す
る回路である。この有効数字ｘはｋビットからなる。 【００１７】指数生成部６１は、フリップフロップ群６
１１と立上り検出部群６１２とＯＲゲート６１３とアッ
プカウンタ６１４からなる。フリップフロップ群６１１
は計数カウンタ５からのｍビットの計数値の各ビット対
応に設けられたｍ個のフリップフロップの群からなり、
各フリップフロップのデータ入力端子に“Ｈ”レベル信
号が、またクロック入力端子に計数カウンタ５からの計
数値の対応ビットが入力されている。したがって計数カ
ウンタ５の計数値が桁上がりした時にそのビットに対応
するフリップフロップに“Ｈ”が設定されるように動作
する。 【００１８】立上り検出群６１２はフリップフロップ群
６１１の各フリップフロップ対応に設けられたｍ個の立
上り検出部の群からなり、各立上り検出部は対応するフ
リップフロップの出力信号が“Ｈ”に立ち上がった時に
それを検出して１パルスの立上り検出パルスを発生して
ＯＲゲート６１３に送出する。ＯＲゲート６１３は立上
り検出部群６１２の各立上り検出部から検出パルスを受
けてそれをアップカウンタ６１３のカウンタ入力に送る
。アップカウンタ６１３は初期値が−ｋに設定されてお
り、この初期値−ｋから検出パルスを受ける毎に計数値
を一つずつインクリメントとしていく。この計数値はｊ
ビットの指数ｙとしてＲＯＭ７にアドレス入力されると
共に、有数数字選択部６２に送られる。 【００１９】有効数字選択部６２はｍビット入力ｋビッ
ト出力のセレクタ６２１からなり、計数カウンタ５から
のｍビットの計数値の各ビットがそれぞれセレクト入力
ａ１ 〜ａｍ として入力され、この計数値のうちのｋ
ビットの有効数字ｘ部分をアップカウンタ６１４からの
指数ｙに基づいてセレクト出力ｂ１ 〜ｂｋ として選
択してＲＯＭ７にアドレス入力させる。 【００２０】この実施例回路の動作が以下に説明される
。ＸＯＲ回路でエラーパルスが検出され、その検出個数
が計数カウンタ５により一定時間長にわたり計数される
動作までは従来回路の動作と同じである。したがって計
数カウンタ５のｍビットの計数値は、エラーパルスが一
つ検出される度にその値が一つずつインクリメントされ
ていく。 【００２１】指数表示変換部６においては、この計数値
の桁上り（したがって指数ｙ）を指数生成部６１で計数
する。つまり計数値のビットの桁上りがあるとフリップ
フロップ群６１１の対応するフリップフロップが“Ｈ”
にセットされ、その立上りが立上り検出部群６１２の対
応する立上り検出部で検出されて検出パルスが発生され
、この検出パルスがアップカウンタ６１４で逐次に計数
される。ここで指数表示ｘ×２ｙ の有効数字ｘはｋビ
ットであるので、アップカウンタ６１４の初期値は−ｋ
に設定されている。 【００２２】このようにして計数カウンタ５におけるエ
ラーパルスの計数と同時的に生成される指数ｙは有効数
字選択部６２のセレクタ６２１にセレクト信号として送
られる。セレクタ６２１はこの指数ｙに応じて、セレク
ト入力ａ１ 〜ａｍ のうちから有数数字ｘに該当する
ｋビットを選択してセレクト出力ｂ１ 〜ｂｋ として
出力する。すなわち、セレクト信号として入力される指
数ｙに対してセレクト出力ｂ１ 〜ｂｋ の値は以下の
ようになる。 【００２３】 ｙ＝−ｋ、ｂ１ ＝０、ｂ２ ＝０、ｂ３ ＝０・・・
ｂｋ−１ ＝０、ｂｋ ＝０ｙ＝−ｋ＋１、ｂ１ ＝０
、ｂ２ ＝０、ｂ３ ＝０・・・ｂｋ−１ ＝０、ｂｋ
＝０ ｙ＝−ｋ＋２、ｂ１ ＝０、ｂ２ ＝０、ｂ
３ ＝０・・・ｂｋ−１ ＝０、ｂｋ ＝０
・
・ｙ＝０、ｂ１ ＝
ａ１、ｂ２ ＝ａ２、ｂ３ ＝ａ３・・・ｂｋ−１ ＝
ａｋ−１ 、ｂｋ ＝ ａｋ ｙ＝１、ｂ１ ＝ａ２
、ｂ２ ＝ａ３、ｂ３ ＝ａ４・・・ｂｋ−１ ＝ ａ
ｋ 、ｂｋ ＝ ａｋ＋１
・
・ｙ＝ｐ、ｂ１ ＝ａ１＋ｐ、ｂ２ ＝
ａ２＋ｐ、・・・ｂｋ−１ ＝ ａｋ−１＋ｐ 、ｂｋ
＝ ａｋ＋ｐ 【００２４】計数カウンタ５で予め定
められた一定時間長が経過すると、カウンタリセットが
かけられて計数カウンタ５はリセットされ、このカウン
タリセットにより指数表示変換部６の各回路もリセット
されて、次の一定時間長の計測が開始される。 【００２５】このように実施例回路では、計数カウンタ
５におけるエラーパルスの計数と同時的に、その計数値
の指数表示変換が指数表示変換部６で実行されるので、
図６における変換処理時間が不要となり、回線品質の測
定が連続的にかつリアルタイムで可能になる。 【００２６】 【発明の効果】以上に説明したように、本発明によれば
、回線品質を連続かつリアルタイムに測定することがで
き、測定に空き時間が生じないようになる。
におけるビット誤り率等の回線品質を測定する回線品質
モニタ回路およびその回線品質モニタ回路に用いる指数
表示変換回路に関する。 【０００２】ディジタル衛星通信においては、回線上の
ビット誤りの発生は不可避であるため、回線品質が悪く
なった場合、強制的に回線を切断したり、送信電力を上
げたり、サイトダイバシティ機能を利用したりすること
が行われている。このため、回線品質をモニタする回線
品質モニタ回路が必要となるが、かかる回線品質モニタ
としては回線品質をリアルタイムに連続的にモニタでき
ることが要求されている。 【０００３】 【従来の技術】図４にはディジタル回線における従来の
回線品質モニタ回路が示される。この回線品質モニタ回
路は、再符号化法によりエラーパルスを発生し、そのエ
ラーパルスを計数してＲＯＭテーブルをひき回線品質情
報を得るものである。 【０００４】すなわち、図４において、１は受信信号を
復調する復調部、２は復調信号から復号データを得る復
号部、３は復号部２の復号データを再符号化する再符号
化部、４は復調部１の復調信号と再符号化部３の再符号
化信号とを比較してエラーパルスを検出するＸＯＲ（排
他的論理和）部、５はＸＯＲ部４からのエラーパルスの
数を所定時間長にわたり計数してｍビットの計数値を出
力する計数カウンタ、９は計数カウンタ５からのｍビッ
トの計数値をｘ×２ｙ の指数表示に変換してその有効
数字ｘと指数ｙからなるｎビット（ｍ＞ｎ）の指数表示
計数値を出力する指数表示変換部、７は指数表示変換部
９からの変換出力信号をアドレスにして回線品質情報を
読み出すＲＯＭ、８はＲＯＭ７から読み出した回線品質
情報をラッチするラッチ、１１は各回路のタイミングパ
ルスを発生するタイミング発生部である。 【０００５】この回線品質モニタ回路では、エラーパル
ス数を回線品質情報に変換するＲＯＭ７のアドレスの本
数には制限があるため、広いダイナミックレンジでビッ
ト誤り率（ＢＥＲ）を測定する場合、計数カウンタ５で
計数したｍビットの計数値を指数表示変換部９でより少
ないビット数の指数表示に変換する必要がある。 【０００６】かかる指数表示変換部９の従来の構成例が
図５に示される。図５において、９１は計数カウンタ５
からのｍビットの計数値がセットされるシフトレジスタ
、９２はシフトレジスタ９１のＭＳＢ（最上位ビット）
の立上りでセットされるＳＲフリップフロップ、９３は
ＳＲフリップフロップ９２の出力信号ＱとクロックＣＬ
Ｋが入力されるＡＮＤゲートであって、その出力がシフ
トレジスタ９１のシフトクロックとなるもの、９４は初
期値（ｍ−ｘ）からＡＮＤゲート９３の出力クロックを
ダウンカウントするダウンカウンタ９４である。 【０００７】この指数表示変換部９の動作を以下に説明
する。計数カウンタ５で一定時間長にわたりエラーパル
スを計数すると、その計数値はシフトレジスタ９１にセ
ットされる。指数表示変換部９はこのｍビットの計数値
を有効数字ｘと２の累乗値２ｙ の組合せｘ×２ｙ に
指数表示変換し、ｋビットの有効数字ｘとｊビットの指
数ｙのｎビット（ｎ＝ｋ＋ｊ）の指数表示計数値を出力
するものである。 【０００８】これには、シフトレジスタ９１にセットさ
れた計数値をＡＮＤゲート９３を通ったクロックＣＬＫ
で順次にシフトさせていき、有数数字ｘの最上位ビット
がシフトレジスタ９１のＭＳＢ出力に到達した時にそれ
をＳＲフリップフロップ９２で検出し、かつその時のＳ
Ｒフリップフロップ９２の出力信号ＱでＡＮＤゲート９
３を遮断してシフトレジスタ９１へのシフトクロックの
入力を停止する。ダウンカウンタ９４はこの時のシフト
レジスタ９１のシフト回数を計数するもので、したがっ
てその計数値が２ｙ の指数ｙとなる。またシフトレジ
スタ９１のＭＳＢから下位にｋビットが有効数字ｘとな
る。 【０００９】 【発明が解決しようとする課題】従来の回線品質モニタ
回路は、図６に示されるように、計数カウンタ５を一定
時間長にわたり動作させて計数を終えた後、その計数値
をシフトレジスタ９１にセットして変換動作を開始する
という方法を用いている。したがって、計測時間として
は、計数カウンタ５での計数時間と、指数表示変換部９
におけるシフトレジスタ９１のシフト処理を含む変換処
理時間とが独立的に必要となる。 【００１０】この結果、ＸＯＲゲート４側では連続的に
エラーパルス検出が行われているにもかかわらず、指数
表示変換部９における変換処理時間の間はそのエラーパ
ルス情報を有効に利用することができず無駄になってい
る。そのため、従来の回線品質モニタ回路は回線品質を
リアルタイムに連続的にモニタすることができなかった
。 【００１１】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、回線品質を連続か
つリアルタイムに測定可能にして測定に空き時間が生じ
ないようにした回線品質モニタ回路を提供することにあ
る。また本発明の他の目的は、かかる回線品質モニタ回
路に用いるに適した指数表示変換回路を提供することに
ある。 【００１２】 【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明に係る指数表示変換回路は、所定
桁数の計数値を有効数字と累乗数の組合せの指数表示に
変換する指数表示変換回路２３であって、計数値の桁上
りの回数を計数して累乗数の指数を生成する指数生成部
２３１と、指数生成部２３１からの指数に応じて計数値
の所定桁数のうちから有効数字の桁部分を選択する有効
数字選択部２３２とを具備してなる。 【００１３】また本発明に係る回線品質モニタ回路は、
受信信号に基づき受信信号のエラーに応じたエラーパル
スを発生するエラーパルス発生部２１と、そのエラーパ
ルスを逐次に計数して所定桁数の計数値を出力する計数
部２２と、計数部２２の計数値を指数表示に変換する上
記の本発明に係る指数表示変換回路２３と、指数表示変
換部２３からの指数表示計数値を回線品質情報に変換す
る回線品質情報変換部２４とを備えてなる。 【００１４】 【作用】エラーパルス発生部２１で発生されたエラーパ
ルスを計数部２２で逐次に計数して所定桁数の計数値を
出力する。この計数値を指数表示変換回路２３で有効数
字と累乗数の組合せに指数表示変換する。この際、計数
部２２の計数値の桁上りを指数生成部２３１で計数して
その値に基づき累乗数の指数を生成し、さらにこの指数
に基づいて有効数字選択部２３２で、計数値のうちの有
効数字の桁部分を選択する。この処理により、指数表示
変換は計数部２２におけるエラーパルスの計数動作と同
時的に行うことができる。指数表示変換された計数値は
回線品質情報変換部２４で回線品質情報に変換される。 【００１５】 【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としての回線品質モニ
タ回路が示される。図中、復調部１、復号部２、再符号
化部３、ＸＯＲゲート４、計数カウンタ５、ＲＯＭ７、
ラッチ８は従来技術で説明した各回路と同じものである
。相違点としては、指数表示変換部６とタイミング発生
部１０の構成が異なっており、指数表示変換部６は計数
カウンタ５からの計数値を常時リアルタイムに指数表示
に変換しており、したがってタイミング発生部１０は指
数表示変換部６への変換スタートタイミングパルスを発
生しない構成となっている。 【００１６】この指数表示変換部６の詳細な構成例が図
３に示される。図３において、６１は指数生成部であり
、指数表示ｘ×２ｙ の指数ｙを生成する回路である。 この指数ｙはｊビットからなる。また６２は有数数字選
択部であり、指数表示ｘ×２ｙ の有数数字ｘを生成す
る回路である。この有効数字ｘはｋビットからなる。 【００１７】指数生成部６１は、フリップフロップ群６
１１と立上り検出部群６１２とＯＲゲート６１３とアッ
プカウンタ６１４からなる。フリップフロップ群６１１
は計数カウンタ５からのｍビットの計数値の各ビット対
応に設けられたｍ個のフリップフロップの群からなり、
各フリップフロップのデータ入力端子に“Ｈ”レベル信
号が、またクロック入力端子に計数カウンタ５からの計
数値の対応ビットが入力されている。したがって計数カ
ウンタ５の計数値が桁上がりした時にそのビットに対応
するフリップフロップに“Ｈ”が設定されるように動作
する。 【００１８】立上り検出群６１２はフリップフロップ群
６１１の各フリップフロップ対応に設けられたｍ個の立
上り検出部の群からなり、各立上り検出部は対応するフ
リップフロップの出力信号が“Ｈ”に立ち上がった時に
それを検出して１パルスの立上り検出パルスを発生して
ＯＲゲート６１３に送出する。ＯＲゲート６１３は立上
り検出部群６１２の各立上り検出部から検出パルスを受
けてそれをアップカウンタ６１３のカウンタ入力に送る
。アップカウンタ６１３は初期値が−ｋに設定されてお
り、この初期値−ｋから検出パルスを受ける毎に計数値
を一つずつインクリメントとしていく。この計数値はｊ
ビットの指数ｙとしてＲＯＭ７にアドレス入力されると
共に、有数数字選択部６２に送られる。 【００１９】有効数字選択部６２はｍビット入力ｋビッ
ト出力のセレクタ６２１からなり、計数カウンタ５から
のｍビットの計数値の各ビットがそれぞれセレクト入力
ａ１ 〜ａｍ として入力され、この計数値のうちのｋ
ビットの有効数字ｘ部分をアップカウンタ６１４からの
指数ｙに基づいてセレクト出力ｂ１ 〜ｂｋ として選
択してＲＯＭ７にアドレス入力させる。 【００２０】この実施例回路の動作が以下に説明される
。ＸＯＲ回路でエラーパルスが検出され、その検出個数
が計数カウンタ５により一定時間長にわたり計数される
動作までは従来回路の動作と同じである。したがって計
数カウンタ５のｍビットの計数値は、エラーパルスが一
つ検出される度にその値が一つずつインクリメントされ
ていく。 【００２１】指数表示変換部６においては、この計数値
の桁上り（したがって指数ｙ）を指数生成部６１で計数
する。つまり計数値のビットの桁上りがあるとフリップ
フロップ群６１１の対応するフリップフロップが“Ｈ”
にセットされ、その立上りが立上り検出部群６１２の対
応する立上り検出部で検出されて検出パルスが発生され
、この検出パルスがアップカウンタ６１４で逐次に計数
される。ここで指数表示ｘ×２ｙ の有効数字ｘはｋビ
ットであるので、アップカウンタ６１４の初期値は−ｋ
に設定されている。 【００２２】このようにして計数カウンタ５におけるエ
ラーパルスの計数と同時的に生成される指数ｙは有効数
字選択部６２のセレクタ６２１にセレクト信号として送
られる。セレクタ６２１はこの指数ｙに応じて、セレク
ト入力ａ１ 〜ａｍ のうちから有数数字ｘに該当する
ｋビットを選択してセレクト出力ｂ１ 〜ｂｋ として
出力する。すなわち、セレクト信号として入力される指
数ｙに対してセレクト出力ｂ１ 〜ｂｋ の値は以下の
ようになる。 【００２３】 ｙ＝−ｋ、ｂ１ ＝０、ｂ２ ＝０、ｂ３ ＝０・・・
ｂｋ−１ ＝０、ｂｋ ＝０ｙ＝−ｋ＋１、ｂ１ ＝０
、ｂ２ ＝０、ｂ３ ＝０・・・ｂｋ−１ ＝０、ｂｋ
＝０ ｙ＝−ｋ＋２、ｂ１ ＝０、ｂ２ ＝０、ｂ
３ ＝０・・・ｂｋ−１ ＝０、ｂｋ ＝０
・
・ｙ＝０、ｂ１ ＝
ａ１、ｂ２ ＝ａ２、ｂ３ ＝ａ３・・・ｂｋ−１ ＝
ａｋ−１ 、ｂｋ ＝ ａｋ ｙ＝１、ｂ１ ＝ａ２
、ｂ２ ＝ａ３、ｂ３ ＝ａ４・・・ｂｋ−１ ＝ ａ
ｋ 、ｂｋ ＝ ａｋ＋１
・
・ｙ＝ｐ、ｂ１ ＝ａ１＋ｐ、ｂ２ ＝
ａ２＋ｐ、・・・ｂｋ−１ ＝ ａｋ−１＋ｐ 、ｂｋ
＝ ａｋ＋ｐ 【００２４】計数カウンタ５で予め定
められた一定時間長が経過すると、カウンタリセットが
かけられて計数カウンタ５はリセットされ、このカウン
タリセットにより指数表示変換部６の各回路もリセット
されて、次の一定時間長の計測が開始される。 【００２５】このように実施例回路では、計数カウンタ
５におけるエラーパルスの計数と同時的に、その計数値
の指数表示変換が指数表示変換部６で実行されるので、
図６における変換処理時間が不要となり、回線品質の測
定が連続的にかつリアルタイムで可能になる。 【００２６】 【発明の効果】以上に説明したように、本発明によれば
、回線品質を連続かつリアルタイムに測定することがで
き、測定に空き時間が生じないようになる。
【図１】本発明に係る原理説明図である。
【図２】本発明の一実施例としての回線品質モニタ回路
を示すブロック図である。
を示すブロック図である。
【図３】実施例回路における指数表示変換部の構成を示
す図である。
す図である。
【図４】従来の回線品質モニタ回路を示すブロック図で
ある。
ある。
【図５】従来回路における指数表示変換部の構成を示す
ブロック図である。
ブロック図である。
【図６】従来回路の計測時間を説明する図である。
１ 復調部
２ 復号部
３ 再符号化部
４ ＸＯＲゲート
５ 計数カウンタ
６、９ 指数表示変換部
７ ＲＯＭ（読出し専用メモリ）
８ ラッチ
１０、１１ タイミング発生部
６１ 指数生成部
６２ 有効数字選択部
６１１ フリップフロップ群
６１２ 立上り検出部群６１３ ＯＲゲート６１４
アップカウンタ ６２１ セレクタ
アップカウンタ ６２１ セレクタ
Claims (2)
- 【請求項１】 所定桁数の計数値を有効数字と累乗数
の組合せの指数表示に変換する指数表示変換回路（２３
）であって、該計数値の桁上りの回数を計数して該累乗
数の指数を生成する指数生成部（２３１）と、該指数生
成部からの指数に応じて該計数値の所定桁数のうちから
有効数字の桁部分を選択する有効数字選択部（２３２）
とを具備してなる指数表示変換回路。 - 【請求項２】 受信信号に基づき該受信信号のエラー
に応じたエラーパルスを発生するエラーパルス発生部（
２１）と、そのエラーパルスを逐次に計数して所定桁数
の計数値を出力する計数部（２２）と、該計数部の計数
値を指数表示に変換する請求項１記載の指数表示変換回
路（２３）と、該指数表示変換部からの指数表示計数値
を回線品質情報に変換する回線品質情報変換部（２４）
とを備えた回線品質モニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080898A JPH04290343A (ja) | 1991-03-19 | 1991-03-19 | 指数表示変換回路および回線品質モニタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080898A JPH04290343A (ja) | 1991-03-19 | 1991-03-19 | 指数表示変換回路および回線品質モニタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290343A true JPH04290343A (ja) | 1992-10-14 |
Family
ID=13731185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080898A Withdrawn JPH04290343A (ja) | 1991-03-19 | 1991-03-19 | 指数表示変換回路および回線品質モニタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04290343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203674A (ja) * | 1999-12-11 | 2001-07-27 | Marconi Communications Ltd | 高ダイナミックレンジエラーレートモニタ |
-
1991
- 1991-03-19 JP JP3080898A patent/JPH04290343A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203674A (ja) * | 1999-12-11 | 2001-07-27 | Marconi Communications Ltd | 高ダイナミックレンジエラーレートモニタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434886A (en) | Digital communication system | |
| GB2243269A (en) | Decoding binary-coded transmissions | |
| JPH10107650A (ja) | 誤り検出回路および誤り訂正回路 | |
| JPH0775343B2 (ja) | 同期検出回路及び方法 | |
| US2848532A (en) | Data processor | |
| US3984833A (en) | Apparatus for encoding extended run-length codes | |
| JPS58154932A (ja) | カウンタ装置 | |
| JPH04290343A (ja) | 指数表示変換回路および回線品質モニタ回路 | |
| JP2957665B2 (ja) | Ｈｄｂ３，ａｍｉ符号則違反検出装置 | |
| JP2003078421A (ja) | 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 | |
| US5072448A (en) | Quasi-random digital sequence detector | |
| MY125022A (en) | Partial response maximum likelihood (prml) bit detection apparatus | |
| US20010034861A1 (en) | Apparatus for processing output data of base station modem for use in IS-2000 mobile communication system | |
| JP2769777B2 (ja) | パルス幅変調信号のディジタル信号への復調回路 | |
| JPH03154521A (ja) | 軟判定復号情報出力機能付ビタビ復号器 | |
| KR100206919B1 (ko) | 아날로그/디지탈 변환기의 전기적 특성 테스트 장치 | |
| CA1074920A (en) | Detection of errors in digital signals | |
| KR100246560B1 (ko) | 에러 검출장치 | |
| US6411663B1 (en) | Convolutional coder and viterbi decoder | |
| RU2169431C1 (ru) | Устройство адаптивного кодирования и декодирования | |
| JP2814978B2 (ja) | フレーム同期回路 | |
| JPH04329721A (ja) | データ受信方法 | |
| SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
| KR900001066Y1 (ko) | 에러 정정용 데코오더 회로의 소거신호 계수회로 | |
| SU1100745A1 (ru) | Устройство дл определени достоверности передачи дискретной информации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |