JPH04286122A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JPH04286122A
JPH04286122A JP5001291A JP5001291A JPH04286122A JP H04286122 A JPH04286122 A JP H04286122A JP 5001291 A JP5001291 A JP 5001291A JP 5001291 A JP5001291 A JP 5001291A JP H04286122 A JPH04286122 A JP H04286122A
Authority
JP
Japan
Prior art keywords
silicon oxide
gas
oxide film
film
microwave power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5001291A
Other languages
English (en)
Other versions
JP3049796B2 (ja
Inventor
Shoji Okuda
章二 奥田
Masahiko Toki
雅彦 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP3050012A priority Critical patent/JP3049796B2/ja
Publication of JPH04286122A publication Critical patent/JPH04286122A/ja
Application granted granted Critical
Publication of JP3049796B2 publication Critical patent/JP3049796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は絶縁膜の形成方法に関す
る。半導体装置の微細化に伴い,配線パターンも微細化
され,ストレスマイグレーションによる配線の断線がま
すます大きな問題となってきている。
【0002】したがって,半導体装置を高集積化するた
めには,ストレスマイグレーションに対処するプロセス
の開発が必要となる。
【0003】
【従来の技術】従来,半導体基板上に形成さた配線パタ
ーンを覆う絶縁膜としては,プラズマCVD法によるシ
リコン酸化膜が広く採用されている。配線パターンを覆
う絶縁膜の形成は配線パターンの内部応力に影響を与え
,プロセスによってはストレスマイグレーションによる
配線の断線を助長することがある。ところが,プラズマ
CVD法によるシリコン酸化膜が配線パターンの内部応
力に与える影響については,従来十分には検討されてお
らず,詳細な検討が必要とされている。
【0004】また,シリコン酸化膜の堆積時にデバイス
にダメージを与えることを避けるため,電子サイクロト
ロン共鳴(ECR)プラズマCVD法により室温で成膜
することが行われている。
【0005】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み,ECRプラズマCVD法によるシリコン酸化膜の
形成プロセスが配線パターン及び下地基板の内部応力に
与える影響を詳細に検討し,配線パターンにおけるスト
レスマイグレーションを抑制する絶縁膜の形成方法を提
供することを目的とする。
【0006】
【課題を解決するための手段】図1は実施例を説明する
ための概念図で,ECRプラズマCVD装置を用いて半
導体基板上にシリコン酸化膜を形成する方法を説明する
ための図であり,図2は配線パターンを覆う絶縁膜を含
む基板の断面図である。
【0007】上記課題は,半導体基板1を電子サイクロ
トロン共鳴プラズマCVD装置のチャンバ5内に配置し
て,Siを含む原料ガス3aと酸素を含むガス3b及び
マイクロ波パワー4を該チャンバ5内に導入して,該半
導体基板1上にシリコン酸化膜2を堆積するに際し, 
堆積したシリコン酸化膜2の内部応力が堆積後のアニー
ルにより符号を変化しないように該Siを含む原料ガス
3aと該酸素を含むガス3bの供給比を制御する絶縁膜
の形成方法によって解決される。
【0008】また,該Siを含む原料ガス3aと該酸素
を含むガス3bの供給比を制御することに加えて,該マ
イクロ波パワー4を制御する絶縁膜の形成方法によって
解決される。
【0009】また,該マイクロ波パワー4を周期的に間
欠的に供給する絶縁膜の形成方法によって解決される。 また,該シリコン酸化膜2を該半導体基板1上に形成さ
れた配線パターン9を覆うように形成する絶縁膜の形成
方法によって解決される。
【0010】
【作用】実験結果によれば,ECRプラズマCVD法に
より堆積したシリコン酸化膜2はその成膜条件により,
下地となる半導体基板1あるいは配線パターン9の内部
応力に大きな影響を与え,また,堆積後半導体基板1を
アニールする時の内部応力変化に大きな影響を与える。
【0011】そこで,Siを含む原料ガス3aと酸素を
含むガス3bの供給比を制御することにより,堆積した
シリコン酸化膜2の内部応力が堆積後のアニールにより
符号を変化しないようにすることができる。
【0012】また,マイクロ波パワー4を制御すること
によっても,堆積したシリコン酸化膜2の内部応力が堆
積後のアニールにより符号を変化しないようにすること
ができる。これはマイクロ波パワー4の大きさにより原
料ガスの解離度が変化し,シリコン酸化膜の成長時にO
H基の量が膜質に大きな影響を及ぼすからであると推定
される。
【0013】また,マイクロ波パワー4を周期的に間欠
的に供給するようにすれば,堆積したシリコン酸化膜2
の内部応力が堆積後のアニールにより符号を変化しない
ようにすることができる。これは過渡的なプラズマ状態
が膜質に影響を及ぼすからと推定される。マイクロ波パ
ワー4を周期的に間欠的に供給するようにすれば,デバ
イスにダメージを与える影響も少なくできる。
【0014】また,上記の方法を半導体基板1上に形成
された配線パターン9を覆うシリコン酸化膜2の形成に
適用すれば,ストレスマイグレーションによる配線の断
線の防止に効果的である。
【0015】
【実施例】図1は実施例を説明するための概念図で,E
CRプラズマCVD装置を用いて半導体基板上にシリコ
ン酸化膜を形成する方法を説明するものであり,1は半
導体基板,2はシリコン酸化膜,3は原料ガス導入管,
3aは原料ガスでSiH4,3bは酸素をふくむガスで
O2 ,4はマイクロ波パワー,5は真空チャンバ,6
はRF電源,7は電極兼ステージ,8は磁界コイルを表
す。
【0016】図2は図1に示したECRプラズマCVD
装置により形成した絶縁膜を含む基板の断面図であり,
1はSi基板,1aはBPSG膜,2はシリコン酸化膜
,9はAl配線パターンを表す。
【0017】素子の形成されたSi基板1上に,常圧C
VD法により厚さ4000Å程度のBPSG膜1aを成
長する。その上に5000Åの厚さにAlをスパッタし
,マスクを用いてそれをエッチングし,Al配線パター
ン9を形成する。
【0018】この基板を図1に示したECRプラズマC
VD装置の電極兼ステージ7上に配置して,室温でシリ
コン酸化膜2の堆積を行う。堆積の条件は次の如くであ
る。           RFバイアスパワー    10
00W,デューティ  80%          マ
イクロ波パワー       400W,デューティ 
 80%          パルス時間      
      8ms(RF,マイクロ波)      
    原料ガス供給          SiH4 
    20sccm               
                 O2      
   20sccm          膜厚    
              約3800Å     
     Si基板の直径        150 m
m          共振器の直径        
  200 mm          磁界     
             875 GRFバイアスパ
ワーとマイクロ波パワーは8msの周期で間欠的に供給
する。
【0019】シリコン酸化膜2の堆積後,窒素と水素の
混合ガス中で450 ℃, 30分のアニールを行った
。シリコン酸化膜2の堆積後及びアニール後の内部応力
の符号を基板の反りから判定した。その結果は次の如く
であった。
【0020】 堆積後                シリコン酸化
膜2を上にして凹アニール後            
シリコン酸化膜2を上にして凹シリコン酸化膜2を上に
して凹の状態はシリコン酸化膜2に圧縮応力が存在して
いることを示している。したがって,堆積後,アニール
後ともにシリコン酸化膜2の内部応力は圧縮応力である
【0021】シリコン酸化膜2に密着しているAl配線
パターン9の内部応力変化も同様の傾向となる。アニー
ルにより内部応力の符号が変化する場合はAl配線パタ
ーン9において,ストレスマイグレーションが助長され
る。したがって,上記の成膜条件はストレスマイグレー
ションの抑制に効果的である。
【0022】次に,マイクロ波パワー及び原料ガスSi
H4 とO2 の供給流量比を種々変えて,Si基板1
に直接シリコン酸化膜2を約3800Åの厚さに堆積し
,堆積後の内部応力及びアニール後の内部応力を測定し
た。マイクロ波パワーは300 〜800 Wと変化さ
せ,原料ガスSiH4 /O2 の供給流量(sccm
)比も14/20〜24/20と変化させた。それ以外
の条件は前述の堆積条件と同じである。
【0023】下表はシリコン酸化膜2の堆積後の内部応
力,膜厚分布,アニール後の内部応力の測定結果を示す
。内部応力の単位は109 dyne/cm2である。   マイクロ波パワー    SiH4/O2 比  
  堆積後    膜厚分布    アニール後   
 800 W              14/20
       −0.864     10.9%  
    2.079                
         16/20       −1.1
29     11.1%      1.551  
                       18
/20       −1.181      9.3
%      0.315             
            20/20       測
定不能     8.3%    −0.141   
                      22/
20       測定不能    10.0%   
 測定不能                    
    24/20       測定不能    1
6.8%    測定不能    600 W    
          14/20       −1.
324      9.8%      2.018 
                        1
6/20       −0.985      7.
7%      1.366            
             18/20       
−1.253      8.9%    −0.28
3                        
 20/20       −1.079      
6.9%    −0.233           
              22/20      
 −0.954      7.1%      0.
636                      
   24/20       測定不能     8
.2%      1.474     400 W 
             14/20       
−1.259      4.1%      1.7
01                       
  16/20       −1.320     
 6.8%      1.150         
                18/20    
   −1.152     10.2%    −0
.353                     
    20/20       −1.165   
   7.6%    −0.475        
                 22/20   
    −0.911      8.0%     
 0.462                   
      24/20       −0.690 
     8.3%      1.189     
300 W              18/20 
      −1.193     10.2%   
 −0.595                  
       20/20       測定不能  
   7.1%    −0.763        
                 22/20   
    −1.077      8.4%     
 0.305 内部応力の符号の正は引張応力,負は圧
縮応力を表す。 上表で測定不能と表示したのは,基板の反りの測定にお
いて,シリコン酸化膜2表面から反射するレーザ光と裏
面から反射するレーザ光が干渉して,正確な値が測定で
きなかったものである。
【0024】上表を見ると,堆積後の内部応力はすべて
負符号,即ち圧縮応力であり,アニールによりそれが正
符号,即ち引張応力に変わる条件範囲と,そのまま負符
号,即ち圧縮応力のままである条件範囲があることがわ
かる。
【0025】図3はアニールによる内部応力変化を示す
図で,上表からマイクロ波パワーを縦軸,SiH4/O
2 比を横軸にとり,アニールにより内部応力が負から
正に変化する範囲,負から負に変化する範囲を示したも
のである。
【0026】図3に見るようにマイクロ波パワーが30
0 〜800 W,SiH4/O2 比が0.9 〜1
.0を含む条件範囲に,アニールにより内部応力の符号
の変わらない範囲がある。この範囲は配線のストレスマ
イグレーションを抑制する観点から望ましい範囲である
。配線パターン9を覆うシリコン酸化膜2の形成はこの
条件範囲で行うことが望ましい。
【0027】マイクロ波パワーが1000W以上になる
と内部応力の符号が負から正に反転しやすくなり,かつ
デバイスへのダメージが大きくなるから望ましくない。 また,マイクロ波パワーが200 W以下ではプラズマ
が立ちにくく,不安定になる。
【0028】また,マイクロ波パワーを周期的に間欠的
に供給することは,内部応力の符号が負から正に反転し
にくくなり,かつデバイスへのダメージを小さくする効
果もあるから望ましい。
【0029】
【発明の効果】以上説明したように,本発明によれば,
ECRプラズマCVD法によるシリコン酸化膜を堆積し
た後,アニールにより内部応力がその符号を変えないよ
うに形成することができる。
【0030】本発明は半導体装置の配線の断線の原因と
なるストレスマイグレーションを抑制する効果を奏し,
半導体装置の微細化に寄与するものである。
【図面の簡単な説明】
【図1】実施例を説明するための概念図である。
【図2】配線パターンを覆う絶縁膜を含む基板の断面図
である。
【図3】アニールによる内部応力変化を示す図である。
【符号の説明】
1は半導体基板であってSi基板 1aはBPSG膜 2は絶縁膜であってシリコン酸化膜 3は原料ガス導入管 3aは原料ガスであってSiH4  3bは酸素を含むガスであってO2  4はマイクロ波パワー 5はチャンバであって真空チャンバ 6はRF電源 7は電極兼ステージ 8は磁界コイル

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板(1) を電子サイクロト
    ロン共鳴プラズマCVD装置のチャンバ(5) 内に配
    置して,Siを含む原料ガス(3a)と酸素を含むガス
    (3b)及びマイクロ波パワー(4) を該チャンバ(
    5) 内に導入して,該半導体基板(1) 上にシリコ
    ン酸化膜(2) を堆積するに際し,堆積したシリコン
    酸化膜(2) の内部応力が堆積後のアニールにより符
    号を変化しないように該Siを含む原料ガス(3a)と
    該酸素を含むガス(3b)の供給比を制御することを特
    徴とする絶縁膜の形成方法。
  2. 【請求項2】  該Siを含む原料ガス(3a)と該酸
    素を含むガス(3b)の供給比を制御することに加えて
    ,該マイクロ波パワー(4) を制御することを特徴と
    する請求項1記載の絶縁膜の形成方法。
  3. 【請求項3】  該マイクロ波パワー(4) を周期的
    に間欠的に供給することを特徴とする請求項1又は2記
    載の絶縁膜の形成方法。
  4. 【請求項4】  該シリコン酸化膜(2) を該半導体
    基板(1) 上に形成された配線パターン(9) を覆
    うように形成することを特徴とする請求項1又は2又は
    3記載の絶縁膜の形成方法。
JP3050012A 1991-03-15 1991-03-15 絶縁膜の形成方法 Expired - Fee Related JP3049796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3050012A JP3049796B2 (ja) 1991-03-15 1991-03-15 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050012A JP3049796B2 (ja) 1991-03-15 1991-03-15 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPH04286122A true JPH04286122A (ja) 1992-10-12
JP3049796B2 JP3049796B2 (ja) 2000-06-05

Family

ID=12847088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050012A Expired - Fee Related JP3049796B2 (ja) 1991-03-15 1991-03-15 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP3049796B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037278A (en) * 1996-08-30 2000-03-14 Nec Corporation Method of manufacturing semiconductor devices having multi-level wiring structure
JP2007294889A (ja) * 2006-03-28 2007-11-08 Kobe Steel Ltd メンブレン構造素子及びその製造方法
US8057882B2 (en) 2006-03-28 2011-11-15 Kobe Steel, Ltd. Membrane structure element and method for manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037278A (en) * 1996-08-30 2000-03-14 Nec Corporation Method of manufacturing semiconductor devices having multi-level wiring structure
JP2007294889A (ja) * 2006-03-28 2007-11-08 Kobe Steel Ltd メンブレン構造素子及びその製造方法
US8057882B2 (en) 2006-03-28 2011-11-15 Kobe Steel, Ltd. Membrane structure element and method for manufacturing same

Also Published As

Publication number Publication date
JP3049796B2 (ja) 2000-06-05

Similar Documents

Publication Publication Date Title
Dun et al. Mechanisms of Plasma‐Enhanced Silicon Nitride Deposition Using SiH4/N 2 Mixture
JP2981102B2 (ja) 薄膜トランジスタの製造方法
JP2938361B2 (ja) 薄膜トランジスタのための多段階cvd法
EP0327336B1 (en) Electronic devices incorporating carbon films
JPH02177368A (ja) 薄膜トランジスタ及びその製造方法
JPH0766186A (ja) 誘電体の異方性堆積法
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
JPH04286122A (ja) 絶縁膜の形成方法
JPH0544017A (ja) 窒化ケイ素膜の形成方法
US7615251B2 (en) Processing device using shower head structure and processing method
JP2004119938A (ja) 酸化シリコン膜製造方法及び装置
KR100332423B1 (ko) Pecvd 장비
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
JP3380922B2 (ja) シリコン酸化膜の形成方法
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR100448718B1 (ko) 플라즈마를 이용한 화학기상증착장치
KR20030019890A (ko) 반도체장치의 제조방법 및 반도체 제조장치
JPH08139029A (ja) 減圧型気相成長装置及びそれを用いた気相成長方法
KR930008862B1 (ko) 금속층의 힐록성장 억제를 위한 반도체소자 제조방법
KR960036155A (ko) 피.엘.티. 박막 제조방법
JPH05145074A (ja) 薄膜トランジスタおよびその製造方法
KR100451507B1 (ko) 반도체 소자의 제조방법
KR100444611B1 (ko) 반도체 소자의 제조 방법
JP2003178990A (ja) 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ
JPH07161709A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000229

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080331

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees