JPH04282852A - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JPH04282852A JPH04282852A JP3044881A JP4488191A JPH04282852A JP H04282852 A JPH04282852 A JP H04282852A JP 3044881 A JP3044881 A JP 3044881A JP 4488191 A JP4488191 A JP 4488191A JP H04282852 A JPH04282852 A JP H04282852A
- Authority
- JP
- Japan
- Prior art keywords
- scribe line
- semiconductor wafer
- semiconductor
- line
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000005520 cutting process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 26
- 235000012431 wafers Nutrition 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体ウエハ及び半導体
装置の製造方法に関する。半導体装置の製造においては
、例えばシリコンの半導体ウエハに二酸化膜を形成し、
露光やエッチングを繰り返しながら素子を形成し、その
ような半導体ウエハをダイシングソーにより切断して半
導体チップに分割する。半導体ウエハはかなり薄いので
ダイシングは難しい工程であり、歩留に大きく影響する
。
装置の製造方法に関する。半導体装置の製造においては
、例えばシリコンの半導体ウエハに二酸化膜を形成し、
露光やエッチングを繰り返しながら素子を形成し、その
ような半導体ウエハをダイシングソーにより切断して半
導体チップに分割する。半導体ウエハはかなり薄いので
ダイシングは難しい工程であり、歩留に大きく影響する
。
【０００２】
【従来の技術】半導体ウエハは複数の半導体チップ領域
が形成されたものであるが、ダイシングを行うために、
隣接する半導体チップ領域の間にスクライブラインが設
けられているのが一般的である。スクライブラインの幅
は例えば９０から １５０μｍくらいであり、ダイシン
グソーの切断幅は例えば３０から６０μｍくらいである
。
が形成されたものであるが、ダイシングを行うために、
隣接する半導体チップ領域の間にスクライブラインが設
けられているのが一般的である。スクライブラインの幅
は例えば９０から １５０μｍくらいであり、ダイシン
グソーの切断幅は例えば３０から６０μｍくらいである
。
【０００３】近年の半導体装置の高集積化と高信頼性の
要求に対して、ダイシング工程では、半導体ウエハの全
板厚を切り落として個別の半導体チップに分離するチッ
ピングが採用されるようになってきている。こうして分
離された半導体チップは角錐コレットと呼ばれる工具で
つかまれ、チップトレイに並べられ、その後の工程に運
ばれる。
要求に対して、ダイシング工程では、半導体ウエハの全
板厚を切り落として個別の半導体チップに分離するチッ
ピングが採用されるようになってきている。こうして分
離された半導体チップは角錐コレットと呼ばれる工具で
つかまれ、チップトレイに並べられ、その後の工程に運
ばれる。
【０００４】
【発明が解決しようとする課題】チッピングでは半導体
ウエハの全板厚が切り落とされるので、分離された半導
体チップの切断面はバリ状に凹凸を呈するようになる。 例えば、図７は半導体ウエハ１０の半導体チップ領域１
２の間のスクライブライン１４をダイシングソーで切断
したところを示す図である。ダイシングソーによる切断
幅が破線３０で示されている。切断面３２はバリ状（鋸
歯状）に凹凸になる。スクライブラインの幅及びダイシ
ングソーの切断面は上記したように非常に小さいので、
分離された半導体チップの切断面３２の凹凸が大きくな
ると、その凹凸がスクライブライン１４の幅よりも大き
く広がり、半導体チップ領域１２のメインパターンに入
り込んで半導体装置の品質不良の原因となったり、かけ
不良となったりする問題が生じていた。
ウエハの全板厚が切り落とされるので、分離された半導
体チップの切断面はバリ状に凹凸を呈するようになる。 例えば、図７は半導体ウエハ１０の半導体チップ領域１
２の間のスクライブライン１４をダイシングソーで切断
したところを示す図である。ダイシングソーによる切断
幅が破線３０で示されている。切断面３２はバリ状（鋸
歯状）に凹凸になる。スクライブラインの幅及びダイシ
ングソーの切断面は上記したように非常に小さいので、
分離された半導体チップの切断面３２の凹凸が大きくな
ると、その凹凸がスクライブライン１４の幅よりも大き
く広がり、半導体チップ領域１２のメインパターンに入
り込んで半導体装置の品質不良の原因となったり、かけ
不良となったりする問題が生じていた。
【０００５】本発明の目的は、チッピングにおいて半導
体チップの切断面の凹凸が大きくならないようにした半
導体ウエハ及び半導体装置の製造方法を提供することで
ある。
体チップの切断面の凹凸が大きくならないようにした半
導体ウエハ及び半導体装置の製造方法を提供することで
ある。
【０００６】
【課題を解決するための手段】本発明による半導体ウエ
ハは、複数の半導体チップ領域が形成され、隣接する該
半導体チップ領域の間にスクライブラインが設けられ、
該スクライブラインの中心線の両側に延びる小幅の絶縁
層が該スクライブラインの上に設けられたことを特徴と
するものである。本発明による半導体装置の製造方法は
、上記したようにな半導体ウエハを準備し、ダイシング
ソーで該スクライブラインの中心線の両側に延びる小幅
の絶縁層の間を切断する工程を含む。
ハは、複数の半導体チップ領域が形成され、隣接する該
半導体チップ領域の間にスクライブラインが設けられ、
該スクライブラインの中心線の両側に延びる小幅の絶縁
層が該スクライブラインの上に設けられたことを特徴と
するものである。本発明による半導体装置の製造方法は
、上記したようにな半導体ウエハを準備し、ダイシング
ソーで該スクライブラインの中心線の両側に延びる小幅
の絶縁層の間を切断する工程を含む。
【０００７】
【作用】上記構成においては、ダイシング時に、ダイシ
ングソーは該絶縁層の間を通ってスクライブラインの中
心線に沿って半導体ウエハを切断する。分離された半導
体チップの切断面はバリ状に凹凸を呈するようになるが
、該絶縁層は半導体ウエハよりも硬いので、切断面の凹
凸がスクライブラインを越えて外側に広がろうとするの
を防止する。従って、半導体チップの切断面の凹凸は品
質不良とならない程度に小さくなる。
ングソーは該絶縁層の間を通ってスクライブラインの中
心線に沿って半導体ウエハを切断する。分離された半導
体チップの切断面はバリ状に凹凸を呈するようになるが
、該絶縁層は半導体ウエハよりも硬いので、切断面の凹
凸がスクライブラインを越えて外側に広がろうとするの
を防止する。従って、半導体チップの切断面の凹凸は品
質不良とならない程度に小さくなる。
【０００８】
【実施例】図３及び図４はシリコンの半導体ウエハ１０
を示す図であり、公知のようにシリコン基板の表面に二
酸化膜を形成し、露光やエッチング、及び不純物拡散等
を繰り返しながら半導体チップ領域１２が形成されてい
る。 半導体チップ領域１２には例えばボンディングパッド１
３が設けられている。隣接する半導体チップ領域１２の
間には碁盤の目のようにスクライブライン１４が形成さ
れる。図５はスクライブライン１４を通る簡単な断面図
である。半導体ウエハ１０はシリコン基板１６からなり
、シリコン基板１６の上には二酸化シリコン膜１８が形
成され、二酸化シリコン膜１８のエッチング部には例え
ばトランジスタ等の電子素子の一層２０が形成される。 さらに、その上に同様の二酸化シリコン膜１８ａ及び電
子素子の一層２０ａが形成される。実際の半導体装置の
半導体ウエハ１０ではそのような層が多く形成され、最
後に保護層２２が設けられる。スクライブライン１４は
そのようにして形成され多層の半導体チップ領域１２の
間に形成され、好ましくは二酸化シリコン膜１８， １
８ａ、及び保護層２２が除去され、所定の幅でシリコン
基板１６の地肌が露出した領域となっている。
を示す図であり、公知のようにシリコン基板の表面に二
酸化膜を形成し、露光やエッチング、及び不純物拡散等
を繰り返しながら半導体チップ領域１２が形成されてい
る。 半導体チップ領域１２には例えばボンディングパッド１
３が設けられている。隣接する半導体チップ領域１２の
間には碁盤の目のようにスクライブライン１４が形成さ
れる。図５はスクライブライン１４を通る簡単な断面図
である。半導体ウエハ１０はシリコン基板１６からなり
、シリコン基板１６の上には二酸化シリコン膜１８が形
成され、二酸化シリコン膜１８のエッチング部には例え
ばトランジスタ等の電子素子の一層２０が形成される。 さらに、その上に同様の二酸化シリコン膜１８ａ及び電
子素子の一層２０ａが形成される。実際の半導体装置の
半導体ウエハ１０ではそのような層が多く形成され、最
後に保護層２２が設けられる。スクライブライン１４は
そのようにして形成され多層の半導体チップ領域１２の
間に形成され、好ましくは二酸化シリコン膜１８， １
８ａ、及び保護層２２が除去され、所定の幅でシリコン
基板１６の地肌が露出した領域となっている。
【０００９】図１は隣接する半導体チップ領域１２の間
に形成されたスクライブライン１４の拡大図である。ア
ルミニウム等の金属の位置合わせマーク２４ａ，２４ｂ
，２４ｃがスクライブライン１４の上にスクライブライ
ン１４の中心線に沿って設けられている。この位置合わ
せマーク（パターン）２４ａ，２４ｂ，２４ｃはマスキ
ング等における半導体チップ領域１２の基準位置として
使用されるものであり、ダイシング時まで除去されるこ
となく残存したものである。
に形成されたスクライブライン１４の拡大図である。ア
ルミニウム等の金属の位置合わせマーク２４ａ，２４ｂ
，２４ｃがスクライブライン１４の上にスクライブライ
ン１４の中心線に沿って設けられている。この位置合わ
せマーク（パターン）２４ａ，２４ｂ，２４ｃはマスキ
ング等における半導体チップ領域１２の基準位置として
使用されるものであり、ダイシング時まで除去されるこ
となく残存したものである。
【００１０】さらに、小幅の絶縁層２６， ２８がスク
ライブライン１４の上にスクライブライン１４の中心線
の両側に設けられる。小幅の絶縁層２６， ２８はＰＳ
Ｇ（リンシリケートガラス）をパターニングして形成し
たものであるが、金属を除くその他の絶縁材料、例えば
ＰＳＧの膜とその窒化物の膜や、半導体（シリコン）酸
化物の膜で形成されることができる。図１においては、
小幅の絶縁層２６， ２８はスクライブライン１４の中
心線と平行に帯状に長く形成されている。小幅の絶縁層
２６， ２８はスクライブライン１４の中心線の各側に
おいて複数条設けられることができる。
ライブライン１４の上にスクライブライン１４の中心線
の両側に設けられる。小幅の絶縁層２６， ２８はＰＳ
Ｇ（リンシリケートガラス）をパターニングして形成し
たものであるが、金属を除くその他の絶縁材料、例えば
ＰＳＧの膜とその窒化物の膜や、半導体（シリコン）酸
化物の膜で形成されることができる。図１においては、
小幅の絶縁層２６， ２８はスクライブライン１４の中
心線と平行に帯状に長く形成されている。小幅の絶縁層
２６， ２８はスクライブライン１４の中心線の各側に
おいて複数条設けられることができる。
【００１１】図２においては、小幅の絶縁層２６， ２
８はスクライブライン１４の中心線と平行に破線状に短
く形成されている。この例でも、アルミニウム等の金属
の位置合わせマーク２４ａ，２４ｂ，２４ｃがスクライ
ブライン１４の上にスクライブライン１４の中心線に沿
って設けられている。そして、小幅の絶縁層２６， ２
８はスクライブライン１４の中心線の各側において複数
条設けられることができ、この場合、中心線の各側の小
幅の絶縁層２６， ２８が千鳥状に配置され、相互にギ
ャップを埋めるようになっている。
８はスクライブライン１４の中心線と平行に破線状に短
く形成されている。この例でも、アルミニウム等の金属
の位置合わせマーク２４ａ，２４ｂ，２４ｃがスクライ
ブライン１４の上にスクライブライン１４の中心線に沿
って設けられている。そして、小幅の絶縁層２６， ２
８はスクライブライン１４の中心線の各側において複数
条設けられることができ、この場合、中心線の各側の小
幅の絶縁層２６， ２８が千鳥状に配置され、相互にギ
ャップを埋めるようになっている。
【００１２】図１及び図２にそれぞれ示されるように、
スクライブライン１４の中心線寄りの小幅の絶縁層２６
， ２８の間の間隔は、使用すべきダイシングソー（図
示せず）による切断幅よりもわずかに大きく設定され、
切断時にダイシングソーのブレードが小幅の絶縁層２６
， ２８に接触することなく、スクライブライン１４の
中心線の両側に延びる小幅の絶縁層２６， ２８の間を
切断するようになっている。スクライブライン１４の幅
は例えば９０から １５０μｍくらいであり、ダイシン
グソーの切断幅は例えば３０から６０μｍくらいであり
、小幅の絶縁層２６， ２８の幅は例えば数μｍくらい
である。
スクライブライン１４の中心線寄りの小幅の絶縁層２６
， ２８の間の間隔は、使用すべきダイシングソー（図
示せず）による切断幅よりもわずかに大きく設定され、
切断時にダイシングソーのブレードが小幅の絶縁層２６
， ２８に接触することなく、スクライブライン１４の
中心線の両側に延びる小幅の絶縁層２６， ２８の間を
切断するようになっている。スクライブライン１４の幅
は例えば９０から １５０μｍくらいであり、ダイシン
グソーの切断幅は例えば３０から６０μｍくらいであり
、小幅の絶縁層２６， ２８の幅は例えば数μｍくらい
である。
【００１３】図６は図１の半導体ウエハ１０をダイシン
グソーで切断したところを示す図である。ダイシングソ
ーによる切断幅が破線３０で示されている。切断面３２
はバリ状（鋸歯状）に凹凸になっているが、凹凸の突端
は小幅の絶縁層２６， ２８に達した辺りで終端し、小
幅の絶縁層２６， ２８を大きく突き抜け且つスクライ
ブライン１４を突き抜けて半導体チップ領域１２に達し
ないようにする。小幅の絶縁層２６， ２８は半導体ウ
エハ１０よりも硬いので、切断面の凹凸がスクライブラ
イン１４を越えて外側に広がろうとするのを防止するも
のである。図７に示した従来技術では、小幅の絶縁層２
６， ２８がないので切断面３２の凹凸が大きくなって
スクライブライン１４を突き抜けて半導体チップ領域１
２に達した部分がある。ただし、絶縁層がスクライブラ
イン１４を覆って残っていたり、あるいはダイシングソ
ーの走行路上にあったりすると、絶縁層は半導体ウエハ
１０よりも一般に硬いのでより大きな凹凸を誘発する可
能性がある。
グソーで切断したところを示す図である。ダイシングソ
ーによる切断幅が破線３０で示されている。切断面３２
はバリ状（鋸歯状）に凹凸になっているが、凹凸の突端
は小幅の絶縁層２６， ２８に達した辺りで終端し、小
幅の絶縁層２６， ２８を大きく突き抜け且つスクライ
ブライン１４を突き抜けて半導体チップ領域１２に達し
ないようにする。小幅の絶縁層２６， ２８は半導体ウ
エハ１０よりも硬いので、切断面の凹凸がスクライブラ
イン１４を越えて外側に広がろうとするのを防止するも
のである。図７に示した従来技術では、小幅の絶縁層２
６， ２８がないので切断面３２の凹凸が大きくなって
スクライブライン１４を突き抜けて半導体チップ領域１
２に達した部分がある。ただし、絶縁層がスクライブラ
イン１４を覆って残っていたり、あるいはダイシングソ
ーの走行路上にあったりすると、絶縁層は半導体ウエハ
１０よりも一般に硬いのでより大きな凹凸を誘発する可
能性がある。
【００１４】
【発明の効果】以上説明したように、本発明による半導
体ウエハは、複数の半導体チップ領域が形成され、隣接
する該半導体チップ領域の間にスクライブラインが設け
られ、該スクライブラインの中心線の両側に延びる小幅
の絶縁層が該スクライブラインの上に設けられた構成で
あり、また本発明による半導体装置の製造方法は、上記
したような半導体ウエハを準備し、ダイシングソーで該
スクライブラインの中心線の両側に延びる小幅の絶縁層
の間を切断する工程を含むので、チッピングにおいて得
られた半導体チップの切断面の凹凸が過度に大きくなる
のが防止され、半導体製品の歩留の向上を図ることがで
きる。
体ウエハは、複数の半導体チップ領域が形成され、隣接
する該半導体チップ領域の間にスクライブラインが設け
られ、該スクライブラインの中心線の両側に延びる小幅
の絶縁層が該スクライブラインの上に設けられた構成で
あり、また本発明による半導体装置の製造方法は、上記
したような半導体ウエハを準備し、ダイシングソーで該
スクライブラインの中心線の両側に延びる小幅の絶縁層
の間を切断する工程を含むので、チッピングにおいて得
られた半導体チップの切断面の凹凸が過度に大きくなる
のが防止され、半導体製品の歩留の向上を図ることがで
きる。
【図１】本発明の第１実施例を示す図である。
【図２】本発明の第２実施例を示す図である。
【図３】実施例の半導体ウエハを示す平面図である。
【図４】図３の部分拡大図である。
【図５】図３の半導体ウエハの断面図である。
【図６】図１の半導体ウエハを切断したところを示す図
である。
である。
【図７】従来の半導体ウエハを切断したところを示す図
である。
である。
１０…半導体ウエハ
１２…半導体チップ領域
１４…スクライブライン
２４ａ，２４ｂ，２４ｃ…位置合わせマーク２６， ２
８…小幅の絶縁層
８…小幅の絶縁層
Claims (6)
- 【請求項１】 複数の半導体チップ領域（１２）が形
成され、隣接する該半導体チップ領域の間にスクライブ
ライン（１４）が設けられ、該スクライブラインの中心
線の両側に延びる小幅の絶縁層（２６， ２８）が該ス
クライブラインの上に設けられた半導体ウエハ。 - 【請求項２】 該スクライブラインが半導体ウエハの
地肌の露出領域として形成される請求項１に記載の半導
体ウエハ。 - 【請求項３】 該スクライブライン上に位置合わせ用
の金パターン（２４ａ，２４ｂ，２４ｃ）が設けられ、
該絶縁層が該位置合わせ用の金属パターンの両側に形成
される請求項２に記載の半導体ウエハ。 - 【請求項４】 該絶縁層が帯状に長くあるいは破線状
に短く該スクライブラインの中心線の両側に延びる請求
項１に記載の半導体ウエハ。 - 【請求項５】 該絶縁層がＰＳＧの膜、ＰＳＧの膜と
その窒化物の膜、及び半導体酸化物の膜の中の少なくと
も一つからなる請求項１に記載の半導体ウエハ。 - 【請求項６】 複数の半導体チップ領域（１２）が形
成され、隣接する該半導体チップ領域の間にスクライブ
ライン（１４）が設けられ、該スクライブラインの中心
線の両側に延びる小幅の絶縁層（２６， ２８）が該ス
クライブラインの上に設けられた半導体ウエハを準備し
、ダイシングソーで該スクライブラインの中心線の両側
に延びる小幅の絶縁層の間を切断する工程を含む半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4488191A JP3066609B2 (ja) | 1991-03-11 | 1991-03-11 | 半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4488191A JP3066609B2 (ja) | 1991-03-11 | 1991-03-11 | 半導体ウエハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04282852A true JPH04282852A (ja) | 1992-10-07 |
| JP3066609B2 JP3066609B2 (ja) | 2000-07-17 |
Family
ID=12703835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4488191A Expired - Lifetime JP3066609B2 (ja) | 1991-03-11 | 1991-03-11 | 半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3066609B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243947A (ja) * | 2004-02-26 | 2005-09-08 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法、及び半導体装置 |
| US8513776B2 (en) | 2003-04-30 | 2013-08-20 | Fujitsu Semiconductor Limited | Semiconductor device and method capable of scribing chips with high yield |
-
1991
- 1991-03-11 JP JP4488191A patent/JP3066609B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513776B2 (en) | 2003-04-30 | 2013-08-20 | Fujitsu Semiconductor Limited | Semiconductor device and method capable of scribing chips with high yield |
| US9105706B2 (en) | 2003-04-30 | 2015-08-11 | Fujitsu Semiconductor Limited | Semiconductor device fabrication method capable of scribing chips with high yield |
| JP2005243947A (ja) * | 2004-02-26 | 2005-09-08 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法、及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3066609B2 (ja) | 2000-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786266A (en) | Multi cut wafer saw process | |
| US7759223B2 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
| US6214703B1 (en) | Method to increase wafer utility by implementing deep trench in scribe line | |
| US6051875A (en) | Semiconductor chip | |
| US7316940B2 (en) | Chip dicing | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| JP3395620B2 (ja) | 半導体発光素子及びその製造方法 | |
| US6326676B1 (en) | Semiconductor device | |
| US20020086137A1 (en) | Method of reducing wafer stress by laser ablation of streets | |
| US7704857B2 (en) | Method of manufacturing semiconductor device | |
| KR20100010841A (ko) | 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩 | |
| JPH04282852A (ja) | 半導体ウエハ | |
| JPH065701A (ja) | 半導体装置の製造方法 | |
| JPS6226839A (ja) | 半導体基板 | |
| JP2001308036A (ja) | 半導体装置の製造方法 | |
| JPS58197743A (ja) | 半導体装置の製造方法 | |
| JPS58137228A (ja) | 半導体装置の製造方法 | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| JPH05285935A (ja) | 半導体基板の分割方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| JPH03106609A (ja) | 半導体ウエーハ | |
| JPH09199449A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |