JPH0428137B2 - - Google Patents

Info

Publication number
JPH0428137B2
JPH0428137B2 JP13956585A JP13956585A JPH0428137B2 JP H0428137 B2 JPH0428137 B2 JP H0428137B2 JP 13956585 A JP13956585 A JP 13956585A JP 13956585 A JP13956585 A JP 13956585A JP H0428137 B2 JPH0428137 B2 JP H0428137B2
Authority
JP
Japan
Prior art keywords
bonding pads
semiconductor integrated
integrated circuit
needle
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13956585A
Other languages
English (en)
Other versions
JPS621255A (ja
Inventor
Kyoshi Futagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13956585A priority Critical patent/JPS621255A/ja
Publication of JPS621255A publication Critical patent/JPS621255A/ja
Publication of JPH0428137B2 publication Critical patent/JPH0428137B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に半導体チ
ツプ上に外部リードと接続するためのボンデイン
グパツドを有する半導体集積回路に関する。 〔従来の技術〕 一般に、半導体集積回路は半導体チツプをケー
ス内に収納した上で、このケースに設けた外部リ
ードと半導体チツプとを電気的に接続した構成と
なつている。このため、半導体チツプにはボンデ
イングパツドを配設し、前記外部リードとボンデ
イングパツドとを直接或いは金属細線を介して相
互に接続している。 ところで、半導体集積回路の中でも、ゲートア
レイ方式で製造されるものは、予め多数個のボン
デイングパツドを用意しておき、その中の任意の
ボンデイングパツドを選択使用して所定の回路を
構成する方式になつている。そして、この半導体
集積回路の製造後の検査工程では、各ボンデイン
グパツドに検査用のプローブ針を接触させ、選択
されたボンデイングパツドを通して内部回路に所
定の電気信号を通流し、検査を行うようになつて
いる。 〔発明が解決しようとする問題点〕 上述した半導体集積回路の検査にあつては、ゲ
ートアレイの目的の一つである標準化を図るため
に、プローブカードを多種類の半導体チツプに対
して共用化しているため、プローブ針はボンデイ
ングバツド数の多い半導体集積回路に合わせて設
計してあり、したがつて半導体集積回路の種類に
よつては電気接続を要しないボンデイングパツド
にプローブ針が接触されることもある。 このようにプローブ針が接触されたボンデイン
グパツドには通常針跡が残されるが、これは外部
リードとの接続によつて覆われるため、、特に問
題は生じない。しかしながら、外部リードとの接
続が行われないボンデイングパツドでは、この針
跡がそのまま残されな状態でケース内に収納され
ることになり、次のような問題が生じている。 即ち、本発明者の実験によれば、針跡がそのま
ま残されたボンデイングパツドにあつては、プレ
ツシヤー・クツカー・テスト（以下、PCTと称
する）に対する耐性が弱いことが判明した。つま
り、PCTを実施するとボンデイングパツドの露
呈された針跡からボンデイングパツドの腐食が始
まり、そこを中心に腐食が進行していくため、他
のパツドよりも腐食が進行され易く、電気的不良
を起こして半導体集積回路の信頼性を低下させ易
い。 〔問題点を解決するための手段〕 本発明の半導体集積回路はボンデイングリード
における腐食を防止して半導体集積回路の信頼性
を向上させるために、外部リードとの接続を行わ
ないボンデイングパツドには針跡を有しない構成
としている。 〔実施例〕 次に、本発明を図面を参照して説明する。 第１図及至第３図は本発明の一実施例であり、
半導体集積回路の一部を示している。半導体チツ
プ１の上面には複数個のボンデイングパツド２
（２ａ〜２ｅ）を配設し、この例ではその中のボ
ンデイングパツド２ａ，２ｃ，２ｅをケース３に
設けた外部リード４ａ，４ｃ，４ｅとの間に金属
細線５（第２図参照）を介して接続を行うように
構成している。これらのボンデイングパツド２は
第３図のように、半導体基板１０の主面に設けた
絶縁膜６上に披着しかつパターニングしたアルミ
ニウム膜７によつて構成しており、そ上に披着し
た保護絶縁膜８に開口９に臨む部分をパツドとし
て構成している。 そして、半導体チツプ１に検査に際しては、第
１図のように、金属細線５に接続するボンデイン
グパツド２ａ，２ｃ，２ｅに対してのみプローブ
針１１を接触させ、金属細線５を接続する予定の
ないボンデイングパツド２ａ，２ｅにはプローブ
針１１を接触させないようにしている。これは、
プローブカードを各半導体チツプに対して夫々専
用化すれば容易に実現できる。 したがつて、このようにしてプローブ針１１に
よる検査を行えば、外部リードとの接続を行わな
いボンデイングパツド２ｂ，２ｄには針跡が全く
存在していない半導体チツプ１および半導体集積
回路を得ることができる。 この構成の半導体集積回路によれば、半導体チ
ツプ１をケース３内に収納してボンデイングパツ
ド２ａ，２ｃ，２ｅと外部リード４ａ，４ｃ，４
ｅとを金属細線５で接続すれば、これらのボンデ
イングパツド２ａ，２ｃ，２ｅに生じたプローブ
針１１の針跡は金属細線５の接続により覆い隠さ
れ、またボンデイングパツド２ｂ，２ｄには針跡
が生じていないため、針跡が表面に露呈されるこ
とはない。したがつて、ボンデイングパツド２が
針跡から腐食されることを防止でき、半導体集積
回路の信頼性を向上できる。 因みに、本発明者のPCT実験結果を下表に示
す。
〔発明の効果〕
以上説明したように本発明は、半導体チツプの
外部リードとの接続を行わないボンデイングパツ
ドにプローブ検査による針跡が存在しないように
構成しているので、ボンデイングパツドにおける
腐食を抑制及至防止でき、半導体集積回路の信頼
性を向上することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体集積回路の
一部の平面図、第２図は更にその一部の拡大平面
図、第３図は第２図のAA線断面図である。 １……半導体チツプ、２（２ａ〜２ｅ）……ボ
ンデイングパツド、３……ケース、４ａ，４ｃ，
４ｅ……外部リード、５……金属細線、６……絶
縁膜、７……アルミニウム膜、８……保護絶縁
膜、９……開口、１０……半導体基板、１１……
プローブ針。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体チツプ上に複数個のボンデイングパツ
    ドを有し、その選択されたボンデイングパツドを
    外部リードと接続してなる半導体集積回路におい
    て、前記外部リードに接続されないボンデイング
    パツドはプローブ検査でのプローブ針跡が存在し
    ないように構成したことを特徴とする半導体集積
    回路。
JP13956585A 1985-06-26 1985-06-26 半導体集積回路 Granted JPS621255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13956585A JPS621255A (ja) 1985-06-26 1985-06-26 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13956585A JPS621255A (ja) 1985-06-26 1985-06-26 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS621255A JPS621255A (ja) 1987-01-07
JPH0428137B2 true JPH0428137B2 (ja) 1992-05-13

Family

ID=15248224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13956585A Granted JPS621255A (ja) 1985-06-26 1985-06-26 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS621255A (ja)

Also Published As

Publication number Publication date
JPS621255A (ja) 1987-01-07

Similar Documents

Publication Publication Date Title
US4801561A (en) Method for making a pre-testable semiconductor die package
US6429675B2 (en) Structure and method for probing wiring bond pads
US4981817A (en) Tab method for implementing dynamic chip burn-in
JP4405719B2 (ja) 半導体ウエハ
JPH0773106B2 (ja) 半導体装置の製造方法
JP2536419B2 (ja) 半導体集積回路装置
US5334858A (en) Semiconductor device of tab structure, capable of ensuring ease of testing of same in final form
JPS62261139A (ja) 半導体装置
JPH0428137B2 (ja)
JPH0496343A (ja) 半導体装置
JPS62183134A (ja) 半導体装置
JPH05160215A (ja) 半導体装置用評価装置
JPH0514513Y2 (ja)
JP2842430B2 (ja) Ｔａｂテープ
JPS6231148A (ja) 半導体装置
JPS61253847A (ja) 高信頼度を有する半導体装置
JPS61187354A (ja) 半導体集積回路装置
JPS62193137A (ja) 半導体装置の製造方法
JPH10173015A (ja) 半導体装置およびその製造方法
JPH0878554A (ja) Ｂｇａ型半導体装置
JPH01198051A (ja) 半導体集積回路
JPH01319956A (ja) 半導体集積回路
JP2972473B2 (ja) 半導体装置
JPH0661297A (ja) 半導体装置
JPH04254342A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees