JPH04280657A - セラミックス基板およびその製造方法 - Google Patents

セラミックス基板およびその製造方法

Info

Publication number
JPH04280657A
JPH04280657A JP6763991A JP6763991A JPH04280657A JP H04280657 A JPH04280657 A JP H04280657A JP 6763991 A JP6763991 A JP 6763991A JP 6763991 A JP6763991 A JP 6763991A JP H04280657 A JPH04280657 A JP H04280657A
Authority
JP
Japan
Prior art keywords
alumina
substrate
fired
layer
easily sinterable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6763991A
Other languages
English (en)
Other versions
JP2501492B2 (ja
Inventor
Toshiki Goto
後藤 利樹
Tamotsu Kawakami
保 川上
Gonzo Ibayashi
伊林 権蔵
Masataka Asano
浅野 正孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP6763991A priority Critical patent/JP2501492B2/ja
Publication of JPH04280657A publication Critical patent/JPH04280657A/ja
Application granted granted Critical
Publication of JP2501492B2 publication Critical patent/JP2501492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、配線基板に利用される
セラミックス基板およびその製造方法に関するものであ
る。 【0002】 【従来の技術】電子部品の高密度化が進むにつれて、こ
れまで印刷法等により形成されてきたセラミックス配線
基板は、より配線の微細化と基板の多層化が要求されて
いる。すなわち、従来は例えばアルミナ焼成多層基板か
らなるセラミックス基板上にAg−Pd、Au、Cu、
Mo、W等の金属粉ペーストをスクリーン印刷法で印刷
し焼成することにより配線を形成してきた。これらの印
刷配線は、通常、アルミナ粉体に3〜10重量%の焼結
助剤を加えたアルミナグリーンシートと内部配線を交互
に多層設けた後焼成したアルミナ焼成多層基板上に形成
されるが、この方法では安定した歩留りで製造できる線
幅は100μm 程度が限界であった。そのため、近年
微細化に要求される25〜70μm 程度の微細配線を
達成するために薄膜法が利用されているが、薄膜法によ
りセラミックス焼成多層基板上に微細配線を形成する場
合には基板の表面状態が極めて重要な問題となっていた
。 【0003】すなわち、図5(a)〜(d)に従来のア
ルミナ焼成多層基板の表面上に薄膜法により配線を形成
する場合を例にとって説明すると、以下のようになる。 図5(a)は、粒子径が2〜5μm 程度のアルミナ1
と3〜20重量%の焼結助剤2が混合したときの断面状
態を示す。図5(b)は、焼成後の状態を示す。焼結助
剤2はアルミナ1の粒界に存在するが、焼結助剤の効果
でアルミナ1が粒成長することにより粒子径は10〜5
0μm にまで成長し、表面の凹凸は増加して表面粗さ
は増加する。焼成体表面には、アルミナ1の粒成長に伴
いポア3も形成され、その径および深さは5〜30μm
 に達する。また、セラミックス内部にも内部ポア4が
形成される。図5(c)は、薄膜5を形成したときの断
面状態を示す。このように、図5(b)に示した基板上
に薄膜法により薄膜5を形成すると、ポア3上には薄膜
5が堆積できないため、薄膜層中にもポア6が形成され
、これが配線形成後の断線の原因となる。さらに、図5
(d)に示すように、薄膜形成前に破線7の位置まで研
磨することも考えられるが、この場合でも内部ポア4が
表面に露出し、上述した例と同様に薄膜法で薄膜5を形
成しても配線の断線につながる。 【0004】以上の説明のように、薄膜法でアルミナ焼
成多層基板の表面上に配線を形成しようとするときは、
基板の表面状態が極めて重要な問題となる。その問題を
解決するために、従来、(1)焼結助剤が1重量%以下
の組成で、焼成することにより、基板表面のポアと表面
粗さをできるだけ低くしたアルミナ基板、(2)3〜2
0重量%焼結助剤を含むアルミナ基板表面をガラスによ
りグレーズド化し、ポアを封孔するとともに表面粗さを
平坦化したアルミナ基板が知られている。 【0005】 【発明が解決しようとする課題】しかしながら、上述し
た(1)の方法のように焼成助剤を1重量%以下の組成
にした基板は、薄膜法に適したアルミナ焼成多層基板の
表面状態をえることができるが、焼結助剤が少ないため
、焼成時にグリーンシート間の接着がうまく進行しない
ため、多層基板として得ることができず、実用上ほとん
ど不可能であった。また、上述した(2)の方法のよう
にガラスによりポアを封孔した場合は、価格は上述した
方法に比べて廉価な基板を得ることができるが、このよ
うな基板は還元加熱雰囲気で熱処理されるとガラス成分
が還元され、グレーズド層が還元され、グレーズド層の
変色や劣化が起こる問題があった。そのため、このよう
な基板は、薄膜パターン形成後還元加熱雰囲気で行われ
るロー付けなどの処理がある場合使用することができな
い問題もあった。 【0006】本発明の目的は上述した課題を解消して、
表面のポアがなく、さらに表面粗さも良好なアルミナ焼
成多層基板の表面に表面層を設けるためのセラミックス
基板およびその製造方法を提供しようとするものである
。 【0007】 【課題を解決するための手段】本発明のセラミックス基
板は、表面に導通ビア露出部を有するアルミナ焼成多層
基板と、このアルミナ焼成多層基板の表面の導通ビア露
出部以外の部分に設けた、このアルミナ焼成多層基板の
平均粒子径よりも小さい平均粒子径を有するアルミナ表
面層およびこのアルミナ焼成多層基板の表面の導通ビア
露出部上に設けた金属パッドからなる表面層との複合構
造からなることを特徴とするものである。 【0008】また、本発明のセラミックス基板の製造方
法は、表面に導通ビア露出部を有するアルミナ焼成多層
基板を準備しその表面を研磨した後、このアルミナ焼成
多層基板表面の導通ビア露出部上に、金属ペーストを印
刷し焼成することにより金属パッドを形成し、金属パッ
ドを有するアルミナ焼成多層基板表面に、このアルミナ
焼成多層基板の平均粒子径よりも小さい平均粒子径を有
する高純度易焼結性アルミナのペーストを塗布し焼成し
て高純度易焼結性アルミナ層を形成した後、金属パッド
上の高純度易焼結性アルミナ層を研磨して基板表面に金
属パッドを露出させたことを特徴とするものである。 【0009】 【作用】上述した本発明のセラミックス基板の構成にお
いて、セラミックス基板のほとんどの部分を通常のアル
ミナ焼成多層基板から構成するとともに、表面のみを上
記アルミナ焼成多層基板よりも微粒のアルミナ層および
金属パッドからなる表面層としたため、ポアがなく良好
な表面粗さを有する廉価なセラミックス基板を得ること
ができる。そのため、本発明のセラミックス基板を使用
して薄膜法により薄膜を形成すれば、低い表面粗さでポ
ア欠陥の少ない表面状態の多層基板上に薄膜を形成でき
るため、パターン形成後に還元雰囲気で熱処理しても薄
膜の密着強度に影響を与えることはない。 【0010】また、上述したセラミックス基板の製造方
法の構成において、通常の導通ビア露出部を有するアル
ミナ焼成多層基板の表面上に、まず金属パッドを設け、
次にこのアルミナ焼成多層基板の平均粒子径より小さい
高純度易焼結性アルミナのペーストを塗布した後焼成し
ているため、低温度かつ低焼結助剤量で焼成でき、本発
明の複合構造からなるセラミックス基板を得ることがで
きる。ここで高純度易焼結性アルミナとは、好ましい性
質の一例として、純度99.99%以上、アルミナの平
均粒子径が0.2μm 以下、焼結温度が1350℃以
下のアルミナ粉末のことをいう。 【0011】なお、高純度易焼結性アルミナペーストの
塗布厚は、焼結後の塗布厚が3〜30μm であると好
ましい。厚みが3μm 未満であると、焼成多層基板中
の焼結助剤と高純度易焼結性アルミナが焼成中に溶融し
て良好な表面状態が得られないことがあるとともに、厚
みが30μm を超えると、高純度易焼結性アルミナの
焼結するときの収縮が著しくなり、焼結後クラックが発
生することがあるためである。さらに好ましい厚さは、
5〜15μm である。また、焼結助剤を3〜20重量
%含むアルミナ焼成多層基板を用いると好ましいのは、
焼結助剤が3重量%未満であると、高純度易焼結性アル
ミナペーストと焼成多層基板の表面との密着性が不十分
の場合があるとともに、焼結助剤が20重量%を超える
と、高純度易焼結性アルミナを焼結させる際に、焼成多
層基板中の焼結助剤が高純度易焼結性アルミナ中に浸透
し粒成長が促進されるため良好な表面粗さとポアのない
表面状態が得られない場合があるためである。さらに好
ましい焼結助剤の量は、5〜15重量%である。 【0012】また、高純度易焼結性アルミナの平均粒子
径が0.2μm 以下であり、焼成温度が1200〜1
300℃の範囲であると、後述する実施例からもわかる
ように、焼成後の基板表面のポアの数をより少なくする
ことができるため好ましい。さらに、アルミナ焼成多層
基板の表面に塗布、焼成する材料としてアルミナを用い
ると好ましいのは、還元雰囲気での加熱処理中でも安定
に存在することのできる材料であるためである。これに
より、従来のグレーズド基板のような還元雰囲気での加
熱処理によるガラスの劣化のような問題を防止すること
ができる。 【0013】 【実施例】図1(a)〜(d)はそれぞれ本発明のセラ
ミックス基板の製造方法における各工程を説明するため
の図である。まず、図1(a)に示すように、通常の方
法で内部に内層配線18を有するとともに表面に導通ビ
ア19の導通ビア露出部19aを有するアルミナ焼成多
層基板20を準備する。次に、えられたアルミナ焼成多
層基板20の表面を研磨した後、図1(b)に示すよう
に、アルミナ焼成多層基板20表面の導通ビア露出部1
9a上に、金属ペーストを印刷し1300℃程度の温度
で焼成することにより金属パッド21を形成する。次に
、図1(c)に示すように、金属パッド21を有するア
ルミナ焼成多層基板20の表面をなすアルミナ焼成基板
9上に、所定の高純度易焼結性アルミナのペーストを塗
布し好ましくは1200〜1300℃の温度で焼成する
ことにより、高純度易焼結性アルミナ層10を形成する
。最後に、図1(d)に示すように、金属パッド21上
の高純度易焼結性アルミナ層10を研磨して基板表面に
金属パッド21を露出させることにより、本発明の複合
構造からなるセラミックス基板を得ることができる。 【0014】図2は本発明のセラミックス基板の表面状
態の金属パッド以外の一例の構成をさらに詳細に示す断
面図である。図2において、本発明のセラミックス基板
の表面の断面は、アルミナ焼成多層基板20の表面をな
すアルミナ焼成基板9と、その表面に設けられた高純度
易焼結性アルミナ層10との複合構造からなっている。 すでに焼成されている好ましくは3〜20重量%の焼結
助剤を含むアルミナ基板9は、粒径が10〜50μm 
程度のアルミナ1とアルミナ1の粒界に存在する焼結助
剤2から構成され、5〜30μm 程度のポア3を有し
ている。また、好ましくは平均粒子径が0.2μm 以
下の高純度易焼結性アルミナ8は、アルミナ基板9上に
塗布、焼成され、高純度易焼結性アルミナ層10を形成
している。高純度易焼結性アルミナ8の平均粒子径は好
ましくは0.2μm 以下と小さいため、アルミナ基板
9表面のポア3を封孔することが容易にできる。 【0015】図3(a)〜(c)は本発明のセラミック
ス基板の焼成工程における表面状態の一例を説明するた
めの図である。図3(a)は、焼結助剤2を3〜20重
量%含むアルミナ焼成基板9上に高純度易焼結性アルミ
ナ8からなるペーストを塗布して高純度易焼結性アルミ
ナ層10を形成した状態を示している。ここで、焼結助
剤2としては通常のMgO、CaO、SiO2 、Ti
O2、ZrO2 などが用いられる。また、高純度易焼
結性アルミナ8からなるペーストは、高純度易焼結性ア
ルミナ粉体と有機バインダー、有機溶媒とを混合して作
製し、塗布法に適した粘度に調整される。塗布方法は、
印刷、カレンダーロール、スプレー、静電塗装、ディッ
プ、ナイフコータなど、できるだけ塗布後の平滑性が良
い方法を選択すると好ましい。 【0016】次に、塗布後の高純度易焼結性アルミナ8
からなるペーストを乾燥する。ペーストを乾燥した後の
表面状態が良好でないと、焼成後も望ましい表面状態に
ならないため、乾燥後、さらにペースト表面の研磨によ
り表面の仕上がり状態を向上させることもできる。次に
、乾燥後のペーストを好ましくは1200〜1300℃
の温度で焼成する。 【0017】図3(b)は焼成時の断面の状態を示して
おり、適正な温度で焼成するとアルミナ基板9中の焼結
助剤2がアルミナ層10を構成する高純度易焼結性アル
ミナ8間に浸透する。図3(b)に示すような適正な焼
成状態では、焼結助剤2はアルミナ層10に浸透しただ
けの状態に留まっており、アルミナ層10とアルミナ焼
成基板9との間の高い密着強度を有する良好な密着状態
を達成することができるとともに、アルミナ層10表面
の低い表面粗さを有する良好な平滑性を達成することが
できる。なお、焼成温度が適正でなく高くなったような
場合は、図3(c)に示すようにアルミナ層10中に浸
透した焼結助剤2はアルミナ8と反応し、アルミナ8の
粒成長が促進される。その結果、アルミナ層10には、
ポアの形成が起こり、表面の凹凸も大きくなり、基板表
面の平滑性も失われる。このように、焼成温度は焼結助
剤2のアルミナ層10への浸透の程度に影響し、表面状
態を左右することになる。 【0018】以下、各種条件の好ましい範囲を求めるた
め、高純度易焼結性アルミナの平均粒子径及び焼成温度
とポア個数の関係、焼成温度と表面粗さとの関係、密着
強度について、それぞれ実際に実験した結果について説
明する。 実施例1 高純度易焼結性アルミナの平均粒子径及び焼成温度とポ
ア個数の関係を調べるため、以下の実験を実施した。ま
ず、通例の方法に従い、アルミナスラリーをドクターブ
レード法によりスリップキャスティングしてグリーンシ
ートを作製し、このグリーンシートをパンチングし、M
o、W導体を印刷し、ビアに導体ペーストを充填してグ
リーンシートを積層し、所定の大きさに切断し焼成して
アルミナ焼成多層基板を得た。なお、原料セラミックス
中の焼結助剤の量は10重量%とした。また、焼成後の
アルミナ焼成多層基板の表面粗さは、中心線平均表面粗
さ(Raと表示)で0.4μm であった。 【0019】次いで、得られたアルミナ焼成多層基板の
表面に、スクリーン印刷法で高純度易焼結性アルミナか
らなるペーストを20μm 塗布した。高純度易焼結性
アルミナは、平均粒子径が0.9μm 、0.2μm 
の2種類の粒子径のものを用いて比較した。焼成温度は
、1100℃、1200℃、1300℃、1400℃、
1500℃の5種類とし、それぞれの温度で焼成を行っ
てセラミックス基板を得た。その後、焼成後のセラミッ
クス基板の表面を走査型電子顕微鏡で500倍の倍率で
観察した。このとき、見いだされるポア径を測長し、5
μm 以上の径のポアの数を計測した。この結果を図4
に示す。 図4中、ポア数は1平方ミリメートル当たりに存在する
ポアの数として示した。 【0020】図4の結果から、0.9μm 、0.2μ
m の2種類の平均粒子径のアルミナのいずれも、13
00℃近辺でポアの数が最小であることがわかる。また
、平均粒子径が小さくなるに従って、ポアの個数が減少
することがわかる。これにより、ポアの個数を少なくす
るには、平均粒子径が0.2μm 以下で、焼成温度が
1200〜1300℃が好ましいことがわかる。 【0021】実施例2 高純度易焼結性アルミナの焼成温度とポア個数の関係を
調べるため、以下の実験を行った。まず、実施例1と同
様に、アルミナスラリーをドクターブレード法によりス
リップキャスティングしてグリーンシートを作製し内部
配線により多層化後、1600℃焼成してアルミナ焼成
多層基板を得た。なお、原料セラミックス中の焼結助剤
の量は10重量%とした。また、焼成後のアルミナ焼成
多層基板の表面粗さは、中心線平均表面粗さ(Raと表
示)で0.7μm であった。さらに、得られた基板を
表面粗さRaが0.4μm になるまで研磨し、比較の
ために実施例1と同様にポア数を測定した。 【0022】次いで、研磨後のアルミナ焼成多層基板の
表面に、スクリーン印刷法で平均粒子径が0.2μm 
の高純度易焼結性アルミナからなるペーストを20μm
 塗布した。塗布後、1300℃、1400℃、150
0℃の温度で焼成してセラミックス基板を得た。その後
、得られたセラミックス基板の中心線平均表面粗さRa
を求めるとともに、実施例1と同様の方法で15μm 
以上のポア数を計測、測定した。結果を表1に示す。 【0023】 【表1】       【0024】表1の結果から、高純度易焼
結性アルミナペーストを1300℃で焼成することによ
り、表面粗さは減少し、15μm 以上のポアも大幅に
減少することが確認された。 【0025】実施例3 本発明のセラミックス基板を利用して薄膜を形成した場
合の密着強度を調べるため、以下の実験を行った。まず
、実施例2で作製した高純度易焼結性アルミナペースト
を1300℃で焼成したセラミックス基板上に、薄膜を
形成してその密着強度を調べた。薄膜としては、Ti:
500Å、Mo:7000Å、Cu:4μmを基板上に
形成した。密着強度は、形成した薄膜を1.4mm×1
.4mmの正方形にパターンニングし、0.8mm径の
スズめっき付き銅線を半田付けし、半田付けした銅線を
垂直に引っ張り引張強度を求めた。また、比較のため、
薄膜パターンニング後、窒素雰囲気中に水素を30%含
む還元雰囲気中、750℃、10分間熱処理した基板の
密着強度も測定した。結果を表2に示す。 【0026】 【表2】 【0027】表2の結果から、本発明のセラミックス基
板は還元雰囲気での熱処理を行っても基板表面の劣化は
起こらず、強い密着強度が得られることがわかった。 【0028】 【発明の効果】以上説明したところから明らかなように
、本発明によれば、金属パッドを有するアルミナ焼成多
層基板上に、このアルミナ焼成多層基板の平均粒子径よ
り小さい高純度易焼結性アルミナのペーストを塗布した
後焼成して、セラミックス基板のほとんどの部分を通常
のアルミナ焼成多層基板から構成するとともに、表面の
みを上記アルミナ焼成多層基板よりも微粒のアルミナ層
と金属パッド層とからなる表面層としたため、ポアがな
く良好な表面粗さを有する廉価なセラミックス基板を得
ることができる。そのため、本発明のセラミックス基板
を使用して薄膜法により薄膜を形成すれば、低い表面粗
さでポア欠陥の少ない表面状態の多層基板上に薄膜を形
成できるため、パターン形成後に還元雰囲気で熱処理し
ても薄膜の密着強度に影響を与えることはない。
【図面の簡単な説明】
【図1】(a)は本発明のセラミックス基板の製造方法
の一工程を説明するための図、(b)は本発明のセラミ
ックス基板の製造方法の他の工程を説明するための図、
(c)は本発明のセラミックス基板の製造方法のさらに
他の工程を説明するための図、(d)は本発明のセラミ
ックス基板の製造方法のさらに他の工程を説明するため
の図である。
【図2】本発明のセラミックス基板の一例の表面の断面
構成を示す図である。
【図3】(a)は本発明においてアルミナ焼成多層基板
の表面上に高純度易焼結性アルミナ層を形成した場合の
一例の断面構成を示す図、(b)は本発明におけて適正
温度で焼成したときの断面の状態を示す図、(c)は本
発明において適正温度よりも高い温度で焼成したときの
断面の状態を示す図である。
【図4】本発明における高純度易焼結性アルミナの平均
粒子径及び焼成温度とポア個数の関係を示すグラフであ
る。
【図5】(a)は従来の製造工程においてアルミナと焼
結助剤とが混合した断面状態を示す図、(b)は従来の
製造工程において焼成後の断面状態を示す図、(c)は
従来の製造工程において薄膜を形成した時の断面状態を
示す図、(d)は従来の製造工程において薄膜形成面を
研磨したときの断面状態を示す図である。
【符号の説明】
8  高純度易焼結性アルミナ 9  アルミナ焼成基板 10  高純度易焼結性アルミナ層 20  アルミナ焼成多層基板 21  金属パッド

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  表面に導通ビア露出部を有するアルミ
    ナ焼成多層基板と、このアルミナ焼成多層基板の表面の
    導通ビア露出部以外の部分に設けた、このアルミナ焼成
    多層基板の平均粒子径よりも小さい平均粒子径を有する
    アルミナ表面層およびこのアルミナ焼成多層基板の表面
    の導通ビア露出部上に設けた金属パッドからなる表面層
    との複合構造からなることを特徴とするセラミックス基
    板。
  2. 【請求項2】  表面に導通ビア露出部を有するアルミ
    ナ焼成多層基板を準備しその表面を研磨した後、このア
    ルミナ焼成多層基板表面の導通ビア露出部上に、金属ペ
    ーストを印刷し焼成することにより金属パッドを形成し
    、金属パッド層を有するアルミナ焼成多層基板表面に、
    このアルミナ焼成多層基板の平均粒子径よりも小さい平
    均粒子径を有する高純度易焼結性アルミナのペーストを
    塗布し焼成して高純度易焼結性アルミナ層を形成した後
    、金属パッド上の高純度易焼結性アルミナ層を研磨して
    基板表面に金属パッドを露出させたことを特徴とするセ
    ラミックス基板の製造方法。
  3. 【請求項3】  前記アルミナペースト層の厚さが3〜
    30μm である請求項1記載のセラミックス基板の製
    造方法。
  4. 【請求項4】  前記アルミナ焼成多層基板が、焼結助
    剤を3〜20重量%含む請求項2または3記載のセラミ
    ックス基板の製造方法。
  5. 【請求項5】  前記高純度易焼結性アルミナの平均粒
    子径が0.2μm 以下である請求項2〜4のいずれか
    に記載のセラミックス基板の製造方法。
  6. 【請求項6】  前記焼成時の温度が1200〜130
    0℃である請求項2〜5のいずれかに記載のセラミック
    ス基板の製造方法。
JP6763991A 1991-03-08 1991-03-08 セラミックス基板およびその製造方法 Expired - Fee Related JP2501492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6763991A JP2501492B2 (ja) 1991-03-08 1991-03-08 セラミックス基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6763991A JP2501492B2 (ja) 1991-03-08 1991-03-08 セラミックス基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH04280657A true JPH04280657A (ja) 1992-10-06
JP2501492B2 JP2501492B2 (ja) 1996-05-29

Family

ID=13350772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6763991A Expired - Fee Related JP2501492B2 (ja) 1991-03-08 1991-03-08 セラミックス基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2501492B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022338A (ja) * 1998-06-29 2000-01-21 Kyocera Corp 多層配線基板およびその製造方法
EP1436605A1 (en) * 2001-09-07 2004-07-14 Medtronic MiniMed, Inc. Sensor substrate and method of fabricating same
JP2005086056A (ja) * 2003-09-10 2005-03-31 Tdk Corp 積層チップ形成部材及び積層チップ電子部品の製造方法
JP2005277385A (ja) * 2004-02-27 2005-10-06 Tdk Corp 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法
US7323142B2 (en) 2001-09-07 2008-01-29 Medtronic Minimed, Inc. Sensor substrate and method of fabricating same
JP2020174210A (ja) * 2016-12-08 2020-10-22 株式会社村田製作所 多層セラミック基板及び電子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022338A (ja) * 1998-06-29 2000-01-21 Kyocera Corp 多層配線基板およびその製造方法
EP1436605A1 (en) * 2001-09-07 2004-07-14 Medtronic MiniMed, Inc. Sensor substrate and method of fabricating same
EP1436605A4 (en) * 2001-09-07 2006-10-04 Medtronic Minimed Inc PROBE SUBSTRATE AND METHOD OF MANUFACTURING
US7323142B2 (en) 2001-09-07 2008-01-29 Medtronic Minimed, Inc. Sensor substrate and method of fabricating same
US7514038B2 (en) 2001-09-07 2009-04-07 Medtronic Minimed, Inc. Sensor substrate and method of fabricating same
US8821793B2 (en) 2001-09-07 2014-09-02 Medtronic Minimed, Inc. Sensor substrate and method of fabricating same
JP2005086056A (ja) * 2003-09-10 2005-03-31 Tdk Corp 積層チップ形成部材及び積層チップ電子部品の製造方法
JP2005277385A (ja) * 2004-02-27 2005-10-06 Tdk Corp 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法
JP2020174210A (ja) * 2016-12-08 2020-10-22 株式会社村田製作所 多層セラミック基板及び電子装置

Also Published As

Publication number Publication date
JP2501492B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
US5175130A (en) Low-temperature baked substrate
US5336301A (en) Conductive copper paste
JP2501492B2 (ja) セラミックス基板およびその製造方法
JPH0758454A (ja) ガラスセラミックス多層基板
JPH04280694A (ja) セラミックス基板の製造方法
JPH04280656A (ja) セラミックス基板およびその製造方法
JPS6250077B2 (ja)
JP3537698B2 (ja) 配線基板およびその製造方法
JP2000114724A (ja) 多層配線基板
JP2003224338A (ja) ガラスセラミック配線基板
JP2676221B2 (ja) グレーズ処理セラミック基板およびその製造方法
JP3359513B2 (ja) ガラスセラミック焼結体およびその製造方法
JPH0766563A (ja) 容量内蔵型多層回路基板
JP3130972B2 (ja) セラミック基板およびその製造方法
JP3426820B2 (ja) 銅メタライズ組成物およびそれを用いたガラスセラミック配線基板の製造方法
JP3631572B2 (ja) 配線基板およびその製造方法
JPH1125754A (ja) 銅メタライズ組成物及びガラスセラミック基板の製造方法
JP2606155B2 (ja) 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
JP3778949B2 (ja) 絶縁ペースト及び絶縁ペーストを用いた絶縁層の形成方法
JP3850245B2 (ja) ガラスセラミック基板の製造方法
JP3330817B2 (ja) 多層セラミックス部品
JP2001233677A (ja) ガラスセラミック基板の製造方法
JP3928645B2 (ja) 絶縁ペースト及び絶縁ペーストを用いた絶縁層の形成方法
JPH09237957A (ja) アルミナ質回路基板およびその製造方法
JP2002231049A (ja) 導電性ペースト

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees