JPH04280457A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH04280457A
JPH04280457A JP4339291A JP4339291A JPH04280457A JP H04280457 A JPH04280457 A JP H04280457A JP 4339291 A JP4339291 A JP 4339291A JP 4339291 A JP4339291 A JP 4339291A JP H04280457 A JPH04280457 A JP H04280457A
Authority
JP
Japan
Prior art keywords
contact pad
film
contact
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4339291A
Other languages
Japanese (ja)
Inventor
Masahiro Tateishi
立石 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Engineering Corp
Original Assignee
NKK Corp
Nippon Kokan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NKK Corp, Nippon Kokan Ltd filed Critical NKK Corp
Priority to JP4339291A priority Critical patent/JPH04280457A/en
Publication of JPH04280457A publication Critical patent/JPH04280457A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To micronize a semiconductor device by providing the first contact pad and the second contact pad, which connects this contact pad with the conductive film having a desired wiring pattern structurally and electrically. CONSTITUTION:This includes a semiconductor substrate S or a semiconductor substrate B, which includes an insulating film I provided thereon, and semiconductor elements, and a conductive film C, which has desired wiring patterns. And the semiconductor substrate B and the conductive film C are connected with each other by the first contact pad P1 and the second contact pad P2, which is connected structurally and electrically with this contact pad P1. What is more, the second contact pad P2 has a sectional area larger than that of the first contact pad P1. Hereby, the aspect ratio of the contact hole of the contact pad can be suppressed to be small, so the micronization of the semiconductor device can be accelerated while sharply suppressing the contact inferiority.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は半導体装置の製造方法、
特に、半導体素子との導電接続を行うための構成および
この構成を備える半導体装置の製造方法に関する。
[Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device,
In particular, the present invention relates to a structure for making a conductive connection with a semiconductor element and a method of manufacturing a semiconductor device including this structure.

【0002】0002

【従来の技術】図3(a) は従来の半導体装置の断面
を例示したもので、その製造方法の1例を説明すると、
半導体素子の形成されたシリコン基板11上に絶縁膜1
2を形成した後、この絶縁膜上にフォトリソグラフ工程
によってレジスト膜を堆積し、このレジスト膜をマスク
としてエッチングによってコンタクト孔13を形成した
後にレジスト膜を除去する。
2. Description of the Related Art FIG. 3(a) shows a cross section of a conventional semiconductor device, and an example of its manufacturing method is as follows.
An insulating film 1 is formed on a silicon substrate 11 on which a semiconductor element is formed.
After forming 2, a resist film is deposited on this insulating film by a photolithography process, a contact hole 13 is formed by etching using this resist film as a mask, and then the resist film is removed.

【0003】なお、本願の明細書において「半導体基板
」あるいは「シリコン基板」とは、シリコン基盤などの
半導体基盤に半導体素子を形成した状態、あるいは半導
体素子が形成された半導体基板上に絶縁膜などを堆積し
た状態などの、製造過程の状態ある半導体装置をいう。
[0003] In the specification of this application, the term "semiconductor substrate" or "silicon substrate" refers to a state in which a semiconductor element is formed on a semiconductor substrate such as a silicon substrate, or a state in which an insulating film or the like is formed on a semiconductor substrate on which a semiconductor element is formed. Refers to a semiconductor device that is in the manufacturing process state, such as the state in which it has been deposited.

【0004】次に、例えばシリコン1%を含有するアル
ミ−シリコン合金膜を導電性膜14としてスパッタ法に
より堆積するが、このときコンタクト孔13内にもこの
アルミ−シリコン合金膜が堆積することを利用し、熱処
理によってこのアルミ−シリコン合金膜を介して導電性
膜14と前記シリコン基板11上の半導体素子との電気
的接続を行う。
Next, an aluminum-silicon alloy film containing, for example, 1% silicon is deposited as the conductive film 14 by sputtering. The conductive film 14 and the semiconductor element on the silicon substrate 11 are electrically connected through this aluminum-silicon alloy film by heat treatment.

【0005】その後、上記導電性膜14上にフォトリソ
グラフ工程によりレジスト膜を塗布して、このレジスト
膜をマスクとして導電性膜14をエッチングして不必要
な部を除去してから上記レジスト膜を除去することによ
り所要の配線パターンを有する導電性膜を形成する。
[0005] After that, a resist film is applied on the conductive film 14 by a photolithography process, and the conductive film 14 is etched using the resist film as a mask to remove unnecessary portions, and then the resist film is removed. By removing it, a conductive film having a desired wiring pattern is formed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、半導体
装置の微細化に伴って配線の段差(アスベクト比)が著
しく増加しており、コンタクト孔13内に堆積するアル
ミ−シリコン合金膜の量が充分でないために図2(a)
 に15で示したように薄肉な部分が生じて抵抗が増加
することがあり、これが著しいときには図2(b) に
16で示したようにアルミ−シリコン合金膜が切れてし
まって半導体素子への電気的な接続が行われないことが
あった。
[Problems to be Solved by the Invention] However, with the miniaturization of semiconductor devices, the level difference (aspect ratio) of wiring has increased significantly, and the amount of aluminum-silicon alloy film deposited in the contact hole 13 is not sufficient. For Figure 2(a)
As shown at 15 in Figure 2(b), a thin part may occur and the resistance may increase, and if this is significant, the aluminum-silicon alloy film may break as shown at 16 in Figure 2(b), causing damage to the semiconductor element. Electrical connections were sometimes not made.

【0007】この問題を解決するための従来の方法とし
ては、コンタクト孔形成時にコンタクト孔上部を等方性
エッチングにより削るラウンドエッチングやコンタクト
孔に金属性のサイドウォールを形成するなどの手段が検
討されているが、いずれの方法においてもコンタクト孔
内の導電材料は絶縁層上部の導電性膜の堆積と同時に形
成されるものであるから、アルミシリコン合金などの導
電材料のステップカバリッジ(埋め込み性)の限界によ
って微細化の限界が左右されるので、今後の微細化によ
るアスペクト比の増大を考慮すれば不充分である。
Conventional methods to solve this problem include round etching in which the upper part of the contact hole is removed by isotropic etching when forming the contact hole, and measures such as forming a metal sidewall in the contact hole. However, in either method, the conductive material in the contact hole is formed simultaneously with the deposition of the conductive film on the top of the insulating layer, so step coverage (embedding) of the conductive material such as aluminum silicon alloy is required. Since the limit of miniaturization is influenced by the limit of , it is insufficient to consider the increase in aspect ratio due to future miniaturization.

【0008】また、コンタクト孔内に選択的にタングス
テンなどの金属を堆積する方法も検討されているが、金
属の選択的堆積反応の制御が難しいことなどから選択性
のある金属の成膜技術を開発する必要がある。
[0008]Also, a method of selectively depositing a metal such as tungsten in the contact hole is being considered, but it is difficult to control the selective deposition reaction of the metal, so it is difficult to use selective metal film formation technology. need to be developed.

【0009】本発明は、今後さらに微細化することが予
想されている半導体装置におけるコンタクト孔のアスペ
クト比の増大にも適用でき、現用されている合金堆積技
術を用いて実施可能な、コンタクト孔内における合金膜
の断線や薄膜化によるコンタクト抵抗の増大を生ぜずに
半導体素子と配線層との導電接続を得るようにした半導
体装置の製造方法を提供することを目的とする。
The present invention can also be applied to increasing the aspect ratio of contact holes in semiconductor devices, which are expected to become even smaller in the future. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can obtain a conductive connection between a semiconductor element and a wiring layer without causing an increase in contact resistance due to disconnection or thinning of the alloy film.

【0010】0010

【課題を解決するための手段】半導体装置において、半
導体基板に接する第1コンタクトパッドと、このコンタ
クトパッドより大きい断面積を有するとともにこのコン
タクトパッドと所望の配線パターンを有する導電膜との
間を構造的かつ電気的に接続するように設けられた第2
コンタクトパッドとを設けた。
Means for Solving the Problems In a semiconductor device, a structure is provided between a first contact pad in contact with a semiconductor substrate and a conductive film having a larger cross-sectional area than the contact pad and having a desired wiring pattern. a second
A contact pad is provided.

【0011】また、上記のような半導体装置を製造する
1つの方法として、半導体素子が形成された半導体基板
上に第1コンタクトパッドを設ける工程と、この第1コ
ンタクトパッドの一部が露出するように第1層間膜を設
ける工程と、この第1コンタクトパッドよりも断面積が
大きくかつこの第1コンタクトパッドと電気的に接続さ
れた第2コンタクトパッドを上記露出した第1コンタク
トパッド上に設ける工程と、この第2コンタクトパッド
の一部が露出するように第2層間膜を設ける工程と、所
望の配線パターンを有する導電膜をこの第2コンタクト
パッドと第2層間膜との上面に設ける工程とを含ませる
ことができる。
[0011] Also, one method of manufacturing the above-mentioned semiconductor device includes a step of providing a first contact pad on a semiconductor substrate on which a semiconductor element is formed, and a step of providing a first contact pad so that a part of the first contact pad is exposed. a step of providing a first interlayer film on the exposed first contact pad; and a step of providing a second contact pad having a larger cross-sectional area than the first contact pad and electrically connected to the first contact pad on the exposed first contact pad. a step of providing a second interlayer film so that a part of the second contact pad is exposed; and a step of providing a conductive film having a desired wiring pattern on the upper surface of the second contact pad and the second interlayer film. can be included.

【0012】0012

【作用】図1は本発明による半導体装置の断面を概念的
に示した図であって、半導体基盤S上に半導体素子ある
いはその上面に設けられた絶縁膜Iを含む半導体基板B
と所望の配線パターンを有する導電膜Cとの間を、第1
のコンタクトパッドP1 およびこのコンタクトパッド
P1 より大きい断面積を有するとともにこのコンタク
トパッドP1 と構造的・電気的に接続されている第2
のコンタクトパッドP2 とで接続するようにした。な
お、図1の左側には半導体基板Bに設けられている半導
体素子などと直接電気的な接続を行う場合を、また、そ
の右側には例えばMOSゲート電極のように絶縁膜Iを
介して半導体素子と結合する場合の状態をそれぞれ示し
てある。
[Operation] FIG. 1 is a diagram conceptually showing a cross section of a semiconductor device according to the present invention, in which a semiconductor substrate B includes a semiconductor element on a semiconductor substrate S or an insulating film I provided on the upper surface thereof.
and the conductive film C having the desired wiring pattern.
and a second contact pad P1 which has a larger cross-sectional area than this contact pad P1 and is structurally and electrically connected to this contact pad P1.
It was made to connect with contact pad P2 of . Note that the left side of FIG. 1 shows cases in which direct electrical connections are made to semiconductor elements provided on semiconductor substrate B, and the right side shows cases in which semiconductor devices are connected via an insulating film I, such as MOS gate electrodes. Each state is shown when coupled with an element.

【0013】これによって、半導体基板Bに接している
第1層間膜M1 における第1コンタクトパッドP1 
の開口w1 の径はその上部に設けられている第2層間
膜M2 の開口w2 よりも小さいため、これらコンタ
クトパッドP1,P2 による合成アスペクト比はw2
 /hとなり、第2コンタクトパッドP2 を設けない
場合のアスペクト比w2 /hよりも小さくすることが
でき、さらに、この合成アスペクト比を任意に選択する
ことができる。
[0013] As a result, the first contact pad P1 in the first interlayer film M1 in contact with the semiconductor substrate B
Since the diameter of the opening w1 is smaller than the opening w2 of the second interlayer film M2 provided above, the composite aspect ratio of these contact pads P1 and P2 is w2.
/h, which can be smaller than the aspect ratio w2 /h when the second contact pad P2 is not provided, and furthermore, this combined aspect ratio can be arbitrarily selected.

【0014】また、本発明による半導体装置の製造方法
によれば、前記第1コンタクトパッドP1 および第2
コンタクトパッドP2 を層間膜M1,M2 の形成前
にそれぞれ独立に形成するようにしたので、例えばアル
ミ−シリコン合金についてのような従来の合金堆積技術
を用いて、微細化にともなう導電接続孔のアスペクト比
の増大があっても断線や薄膜化による抵抗の増大を生じ
ることなく導電接続孔内の導電接続を達成することがで
きるばかりでなく、さらにゲートポリシリコンとシリコ
ン基板との間などの表面に大きな段差を持つ半導体素子
についてもその表面の平坦化を実現し得るので、半導体
装置の歩留まりを高めることができる。
Further, according to the method of manufacturing a semiconductor device according to the present invention, the first contact pad P1 and the second contact pad P1
Since the contact pads P2 are formed independently before forming the interlayer films M1 and M2, the aspect ratio of the conductive contact hole can be adjusted as the size of the conductive contact hole increases due to miniaturization by using conventional alloy deposition techniques such as those for aluminum-silicon alloys. Even if the ratio increases, conductive connections within the conductive contact holes can be achieved without disconnection or increased resistance due to thinning of the film. Since the surface of a semiconductor element having a large step difference can be flattened, the yield of semiconductor devices can be increased.

【0015】[0015]

【実施例】図2は本発明の半導体装置の製造方法の一実
施例による半導体装置の製造工程を断面図によって順次
模式的に示したものでる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 schematically shows the manufacturing steps of a semiconductor device according to an embodiment of the semiconductor device manufacturing method of the present invention using cross-sectional views.

【0016】半導体素子の形成されたシリコン基板1上
に選択的に絶縁膜2を形成した後、第一の導電性膜とし
てアルミ−シリコン合金膜をスパッタ法により堆積し、
この第一の導電性膜上にフォトリソ工程によりレジスト
膜4を形成して異方性エッチングすることにより、図2
(a) に示すように、第1コンタクトパッド3を形成
して、その後上記レジスト膜4を除去する。
After selectively forming an insulating film 2 on a silicon substrate 1 on which a semiconductor element is formed, an aluminum-silicon alloy film is deposited as a first conductive film by sputtering.
By forming a resist film 4 on this first conductive film by a photolithography process and performing anisotropic etching, as shown in FIG.
As shown in (a), a first contact pad 3 is formed, and then the resist film 4 is removed.

【0017】次いで、上記絶縁膜2および第1導電膜3
上にP−CVD法によりSiO2膜51 を 2,00
0Å堆積し、さらにこのSiO2膜上にSOG(spi
n on glass) 膜52を 5,000Å堆積
してから、窒素雰囲気下で420℃にて熱処理を行い、
その後、異方性エッチングによりエッチバックして表面
を平坦化してから再びP−CVD法によりSiO2膜5
3 を 2,000Å堆積することによって、図2(b
) に示すように、第1層間膜5を形成する。
Next, the insulating film 2 and the first conductive film 3 are formed.
A SiO2 film 51 with a thickness of 2,000 μm is deposited on top by P-CVD
0 Å deposited, and further SOG (spi
After depositing a film 52 with a thickness of 5,000 Å, heat treatment is performed at 420° C. in a nitrogen atmosphere.
After that, the surface is planarized by etching back by anisotropic etching, and then the SiO2 film 5 is etched back by P-CVD method.
Figure 2(b) was obtained by depositing 2,000 Å of
), a first interlayer film 5 is formed.

【0018】次に、この第1層間膜5上にフォトリソ工
程によりレジスト膜を形成してから異方性エッチングを
行うことにより、図2(c) に示すように、第1コン
タクトパッド3の一部が露出したコンタクト孔6を形成
する。
Next, a resist film is formed on the first interlayer film 5 by a photolithography process, and then anisotropic etching is performed to form a part of the first contact pad 3, as shown in FIG. 2(c). A contact hole 6 with an exposed portion is formed.

【0019】次に上記コンタクト孔6を有する第1層間
膜5および露出した第1コンタクトパッド3上にアルミ
−シリコン合金膜をスパッタリング法により堆積し、熱
処理を行って第1コンタクトパッド3との電気的導通を
とった後、フォトリソ工程によってレジスト膜を形成し
てから異方性エッチングすることにより、コンタクト孔
5上に、図2(d) に示すように、第2コンタクトパ
ッド7を形成する。
Next, an aluminum-silicon alloy film is deposited by sputtering on the first interlayer film 5 having the contact hole 6 and the exposed first contact pad 3, and heat-treated to establish electrical connection with the first contact pad 3. After establishing electrical conductivity, a resist film is formed by a photolithography process and then anisotropically etched to form a second contact pad 7 over the contact hole 5, as shown in FIG. 2(d).

【0020】次いで上記レジスト膜を除去したのち、コ
ンタクトパッド6の一部が露出した前記第1層間膜3上
にP−CVD法によりSiO2膜81 を 2,000
Å、次いで 5,000ÅのSOG膜82を順次堆積し
、窒素雰囲気下420℃にて熱処理し、その後、異方性
エッチングによりコンタクトパッド6の一部が露出する
までエッチバックエッチバックして平坦化し、その後、
P−CVD法によりSiO2膜83 を 2,000Å
堆積して、図2(e) に示すように、第2層間膜8を
形成する。
Next, after removing the resist film, a 2,000 ml SiO2 film 81 is deposited on the first interlayer film 3 with a portion of the contact pad 6 exposed by the P-CVD method.
Then, a SOG film 82 of 5,000 Å was sequentially deposited, heat treated at 420° C. in a nitrogen atmosphere, and then flattened by anisotropic etching until a part of the contact pad 6 was exposed. ,after that,
A SiO2 film 83 with a thickness of 2,000 Å was formed using the P-CVD method.
This is deposited to form a second interlayer film 8, as shown in FIG. 2(e).

【0021】その後、第2コンタクトパッド7の一部が
露出した第2層間膜8上にアルミ−シリコン合金膜を堆
積し熱処理を行ってこの第2コンタクトパッド7との導
通を確保してから、このアルミ−シリコン合金膜上にフ
ォトリソ工程により配線パターンを定めるマスクとして
機能するレジスト膜を形成し、このマスクを用いて異方
性エッチングした後、このレジスト膜を除去することに
より、図1に示した、所要の配線パターンを有する第2
導電膜Cを形成する。
After that, an aluminum-silicon alloy film is deposited on the second interlayer film 8 where a part of the second contact pad 7 is exposed and heat-treated to ensure conduction with the second contact pad 7. A resist film is formed on this aluminum-silicon alloy film by a photolithography process to function as a mask for defining the wiring pattern, and after anisotropic etching is performed using this mask, this resist film is removed, as shown in FIG. In addition, a second wire having the required wiring pattern
A conductive film C is formed.

【0022】[0022]

【発明の効果】以上説明したように、本発明によれば、
コンタクトパッドのコンタクト孔のアスペクト比を任意
に小さく抑えることが出来るため、既存の導電性膜、絶
縁膜の形成技術を用いながら、コンタクト不良を大幅に
抑えつつ、コンタクト素子の小さな(半導体装置完成時
のコンタクトのアスペクト比の大きな)コンタクトも形
成できるため、半導体装置の微細化を促進させることが
できるのみならず、歩留まりをも向上させるため、その
実用効果は大きい。
[Effects of the Invention] As explained above, according to the present invention,
Since the aspect ratio of the contact hole of the contact pad can be arbitrarily suppressed, contact defects can be greatly suppressed while using existing conductive film and insulating film formation technology, and the contact element can be made small (when the semiconductor device is completed). Since it is possible to form contacts (with a large contact aspect ratio), it is possible to not only promote miniaturization of semiconductor devices but also improve yields, which has a great practical effect.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例による半導体装置を示す断面
図である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施例の製造方法を順次示す側断面図
である。
FIG. 2 is a side cross-sectional view sequentially showing the manufacturing method of the embodiment of the present invention.

【図3】従来の半導体装置を示す側断面図である。 S        半導体素子が形成された半導体基盤
B,1    半導体基板 I,2    絶縁膜 C        所要の配線パターンを有する導電性
膜P1,3    第1コンタクトパッドM1,5  
  第1層間膜 P2,7    第2コンタクトパッドM2,8   
 第2層間膜 4        レジスト 51,81   SiO2膜 52,82   SOG膜 53,83   SiO2膜
FIG. 3 is a side sectional view showing a conventional semiconductor device. S Semiconductor substrate B,1 on which a semiconductor element is formed Semiconductor substrate I,2 Insulating film C Conductive film P1,3 having a required wiring pattern First contact pad M1,5
First interlayer film P2,7 Second contact pad M2,8
Second interlayer film 4 Resist 51, 81 SiO2 film 52, 82 SOG film 53, 83 SiO2 film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  半導体基板に接する第1コンタクトパ
ッドと、このコンタクトパッドより大きい断面積を有す
るとともにこのコンタクトパッドと所望の配線パターン
を有する導電膜との間を構造的かつ電気的に接続するよ
うに設けられた第2コンタクトパッドとを有することを
特徴とする半導体装置。
1. A method for structurally and electrically connecting a first contact pad in contact with a semiconductor substrate and a conductive film having a larger cross-sectional area than the contact pad and having a desired wiring pattern. 1. A semiconductor device comprising: a second contact pad provided in the semiconductor device;
【請求項2】  半導体素子が形成された半導体基板上
に第1コンタクトパッドを設ける工程と、この第1コン
タクトパッドの一部が露出するように第1層間膜を設け
る工程と、この第1コンタクトパッドよりも断面積が大
きくかつこの第1コンタクトパッドと電気的に接続され
た第2コンタクトパッドを上記露出した第1コンタクト
パッド上に設ける工程と、この第2コンタクトパッドの
一部が露出するように第2層間膜を設ける工程と、所望
の配線パターンを有する導電膜をこの第2コンタクトパ
ッドと第2層間膜との上面に設ける工程とを含むことを
特徴とする半導体装置の製造方法。
2. A step of providing a first contact pad on a semiconductor substrate on which a semiconductor element is formed, a step of providing a first interlayer film so that a part of the first contact pad is exposed, and a step of providing the first contact pad. a step of providing a second contact pad having a larger cross-sectional area than the pad and electrically connected to the first contact pad on the exposed first contact pad; and a step of exposing a part of the second contact pad. A method for manufacturing a semiconductor device, comprising the steps of: providing a second interlayer film on the second contact pad and the second interlayer film; and providing a conductive film having a desired wiring pattern on the upper surface of the second contact pad and the second interlayer film.
JP4339291A 1991-03-08 1991-03-08 Semiconductor device and its manufacture Pending JPH04280457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4339291A JPH04280457A (en) 1991-03-08 1991-03-08 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4339291A JPH04280457A (en) 1991-03-08 1991-03-08 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH04280457A true JPH04280457A (en) 1992-10-06

Family

ID=12662521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4339291A Pending JPH04280457A (en) 1991-03-08 1991-03-08 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH04280457A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894170A (en) * 1996-08-29 1999-04-13 Nec Corporation Wiring layer in semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133648A (en) * 1984-11-29 1986-06-20 テキサス インスツルメンツ インコーポレイテツド Mutual connection structure of ic
JPS61245551A (en) * 1985-04-23 1986-10-31 Fujitsu Ltd Semiconductor integrated circuit
JPH0218935A (en) * 1988-07-07 1990-01-23 Fujitsu Ltd Manufacture of semiconductor device
JPH03116852A (en) * 1989-09-29 1991-05-17 Nec Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133648A (en) * 1984-11-29 1986-06-20 テキサス インスツルメンツ インコーポレイテツド Mutual connection structure of ic
JPS61245551A (en) * 1985-04-23 1986-10-31 Fujitsu Ltd Semiconductor integrated circuit
JPH0218935A (en) * 1988-07-07 1990-01-23 Fujitsu Ltd Manufacture of semiconductor device
JPH03116852A (en) * 1989-09-29 1991-05-17 Nec Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894170A (en) * 1996-08-29 1999-04-13 Nec Corporation Wiring layer in semiconductor device

Similar Documents

Publication Publication Date Title
JPH0645464A (en) Structure and method for semiconductor contact via
JPH0360055A (en) Manufacturing method of integrated circuit
JP2964230B2 (en) Method for forming self-aligned metal wiring of semiconductor device
JPH05211241A (en) Constitution body of via and its manufacture
JPH0418701B2 (en)
JPH0282626A (en) Mutual connection method for semiconductor device
JPH04280457A (en) Semiconductor device and its manufacture
JPH04280455A (en) Manufacture of semiconductor device
JPS6237945A (en) Manufacture of semiconductor device
JP3028539B2 (en) Method for manufacturing semiconductor device
JPH0799199A (en) Manufacture for semiconductor device
JPH0758204A (en) Manufacture of semiconductor device
JPS62264642A (en) Formation of through holes
JPH04123458A (en) Manufacture of semiconductor device
JP3038873B2 (en) Method for manufacturing semiconductor device
JPH08107111A (en) Manufacture of semiconductor device
JPH0595048A (en) Manufacture of semiconductor integrated circuit device
JPH01241845A (en) Manufacture of semiconductor device
JPH0936222A (en) Semiconductor device and its manufacture
JPH09283619A (en) Manufacture of semiconductor integrated circuit device
JPH0415925A (en) Manufacture of semiconductor device
JPS60177652A (en) Manufacture of semiconductor device
JPH06236931A (en) Wiring structure and its manufacture
JPH0917864A (en) Connection structure forming method and semiconductor device
JPH05166941A (en) Semiconductor self-alignment contact structure and manufacture thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970318