JPH04271509A - 適応型等化器用制御信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多値ディジタル無線通
信方式における適応型等化器用制御信号発生回路に関す
る。

【０００２】

【従来の技術】ディジタル無線通信方式においては、伝
送路で発生するマルチパス・フェージングによる波形歪
みによって、回線劣化および瞬断が生じるがこの波形歪
みを補償するために適応型等化器を利用した補償技術が
提案されている。

【０００３】従来、この種の適応型等化器は、図４に示
すように、２次遅延歪等化回路２１，１次遅延歪等化回
路２２，１次振幅歪等化回路２３および２次振幅歪補償
回路２４を有する適応型等化手段と、これらの適応型等
化手段を制御する制御信号発生回路２５とで適応型等化
器本体２６を構成している。さらに適応型等化器本体２
６の後段に復調回路２７，トランスバーサル型等化器２
８を設けてディジタル復調装置を構成している。

【０００４】ここで制御信号発生回路２５は図５に示す
ように、１ビット遅延回路１０１〜１０８、排他的論理
和回路（以下ＥＸ−ＯＲという）１１１〜１１３，１１
５〜１１７、および排他的論理和否定回路（以下ＥＸ−
ＮＯＲという）、信号合成用の抵抗Ｒ１〜Ｒ８、加算回
路１３１，１３２、減算回路１３３，１３４、平均化回
路１２７〜１３０から構成される。

【０００５】次に従来例の動作を図４，図５により説明
する。

【０００６】図４において、入力端子２０から入力され
る中間周波信号は、適応型等化器本体２６に入力されて
、振幅歪および位相歪を等化されて復調回路２７に送ら
れる。復調回路２７は、一般的には位相検波器，レベル
識別器，誤差信号発生器およびクロック同期回路等を備
えており、適応型等化器２６が正常に動作している状態
においては、所定の復調出力信号をトランスバーサル型
等化器２８を介して出力する。一方、フェージング等の
異常状態ではトランスバーサル型等化器２８により符号
間干渉を除去して正常なデータ信号を出力する。復調回
路２７は、適応型等化器本体２６における１次および、
２次の振幅歪と、１次および２次の遅延歪とを等化する
ための制御信号を制御信号発生回路２５で生成するため
に、Ｐチャネル，Ｑチャネル復調信号のＭＳＢである象
限判定信号ＤＰおよびＤＱと、誤差信号ＹＰおよびＹＱ
と、クロック信号とを制御信号発生回路２５に送出する
。制御信号発生回路２５は１ビット遅延回路１０１，１
０２，１０５，１０６において、それぞれ復調信号ＤＰ
およびＤＱと、クロック信号とを入力して、それぞれ復
調信号ＤＰおよびＤＱを１ビット遅延させた復調信号を
出力し、それぞれＥＸ−ＯＲ回路１１１〜１１３および
１１５〜１１７と、ＥＸ−ＮＯＲ回路１１４，１１８と
に送出する。一方、１ビット遅延回路１０３，１０４，
１０７，１０８において、それぞれ誤差信号ＹＰおよび
ＹＱと、クロック信号とを入力して、それぞれ誤差信号
ＹＰおよびＹＱを１ビット遅延させた誤差信号を出力し
、それぞれＥＸ−ＯＲ回路１１１〜１１３，１１５〜１
１７およびＥＸ−ＮＯＲ回路１１４，１１８とに送出す
る。

【０００７】ＥＸ−ＯＲ回路１１１および１１２の出力
は抵抗Ｒ１およびＲ２を介して加算され、ＥＸ−ＯＲ回
路１１３およびＥＸ−ＮＯＲ回路１１４の出力は抵抗Ｒ
３およびＲ４を介して加算され、ＥＸ−ＯＲ回路１１５
および１１６の出力は抵抗Ｒ５およびＲ６を介して加算
され、ＥＸ−ＯＲ回路１１７およびＥＸ−ＮＯＲ回路１
１８の出力は抵抗Ｒ７およびＲ８を介して加算されて、
それぞれ（１Ａ）〜（１Ｄ）式で与えられる同相制御信
号Ｒｅ　（−１）、直交制御信号Ｉｍ　（−１）、同相
制御信号Ｒｅ　（＋１）および直交制御信号Ｉｍ　（＋
１）が生成される。

【０００８】 　　Ｒｅ　（−１）＝ＤＰ・ＹＰ（＋１）＋ＤＱ・ＹＱ
（＋１）……（１Ａ）　　Ｉｍ　（−１）＝ＤＰ・ＹＱ
（＋１）−ＤＱ・ＹＰ（＋１）……（１Ｂ）　　Ｒｅ　
（＋１）＝ＤＰ（−１）・ＹＰ＋ＤＱ（−１）・ＹＱ…
…（１Ｃ）　　Ｉｍ　（＋１）＝ＤＰ（−１）・ＹＱ−
ＤＱ（−１）・ＹＰ……（１Ｄ）上記（１Ａ）〜（１Ｄ
）式におけるＲｅ　（−１）およびＩｍ　（−１）は、
トランスバーサル・フィルタにおける（−１）タップ（
主タップに対して１ビット進んだタップ）に対応するタ
ップ係数の実数部と虚数部とを表わしており、Ｒｅ　（
（＋１）およびＩｍ　（＋１）は、同じく（＋１）タッ
プ（主タップに対して１ビット遅れたタップ）に対応す
るタップ係数の実数部と虚数部とを表わしている。

【０００９】同相制御信号Ｒｅ　（−１）およびＲｅ　
（＋１）と、直交制御信号Ｉｍ　（−１）およびＩｍ　
（＋１）とは、図５に示す回路接続により加算回路１３
１，１３２、減算回路１３３，１３４に入力され、それ
ぞれＲｅ　（−１）−Ｒｅ　（＋１）、Ｉｍ　（−１）
＋Ｉｍ　（＋１）、Ｉｍ　（−１）−Ｉｍ　（＋１）お
よびＲｅ　（−１）＋Ｒｅ　（＋１）が生成され、それ
ぞれ平均化回路１２７〜１３０で平均化されて制御信号
発生器の出力となる。 これらの信号は対応する２次遅延歪等化器２１，１次遅
延歪等化器２２、１次振幅歪等化器２３および２次振幅
歪等化器２４に、それぞれの歪等化用の制御信号として
入力されていた。

【００１０】

【発明が解決しようとする課題】上述した従来の適応型
等化器の制御信号発生回路では、相関検出信号である排
他的論理和回路および排他的論理和否定回路の出力を抵
抗加算してあるので、この値が３値をとるためにゲート
アレイなどによる加算回路を実現することは困難であっ
た。

【００１１】また、そのため抵抗加算による加算回路出
力同士のアナログ信号の加算・減算回路を実現せねばな
らず、回路の小型化，低消費電力化ができない欠点があ
った。

【００１２】本発明の目的は制御信号発生回路における
従来のアナログ回路の部分をすべてＬＳＩ化可能なディ
ジタル回路で実現することにある。

【００１３】

【課題を解決するための手段】本発明の適応型等化器用
制御信号発生回路は、ディジタル無線通信方式に用いら
れる適応型等化器に制御信号を供給する制御信号発生回
路に、外部の復調回路で復調された直交ベースバンド信
号から生成されるＰチャネルＱチャネルの象限判定信号
ＤＰ，ＤＱおよび誤差信号ＹＰ，ＹＱを入力し、クロッ
ク信号により１ビット遅延した第１の象限判定信号ＤＰ
（０），ＤＰ（＋１）および第２の象限判定信号ＤＱ（
０），ＤＱ（＋１）と第１の誤差信号ＹＰ（０），ＹＰ
（＋１）および第２の誤差信号ＹＱ（０），ＹＱ（＋１
）を生成する１ビット遅延手段と、前記第１および第２
の象限判定信号と前記第１および第２の誤差信号との間
の相互の相関を検出する相関検出手段と、前記相関検出
手段の出力を加算する第１の加算手段と、この第１の加
算手段の出力を相互に加算して平均化した後に前記適応
型等化器の制御信号を出力する第２の加算手段とを備え
た適応型等化器用制御信号発生器において、前記第１の
加算手段および前記第２の加算手段がそれぞれ矩形波信
号を送出する矩形波発生器を備え、前記第１および第２
の加算手段に入力される前記相関検出手段の出力が互い
に異極性のときには前記矩形波発生器の矩形波を出力し
、前記相関検出手段の出力が互いに同極性のときにはそ
の極性の信号を出力する。

【００１４】

【実施例】次に本発明について図面を参照して説明する
。

【００１５】図１は本発明の一実施例の自動適応型等化
器用制御信号発生回路の構成図、図２は本実施例の要部
の加算回路１１９〜１２６の回路図、図３は本実施例を
説明する各部の波形図である。なお図１において図５の
従来例と同一の符号は同一の構成と機能を有する。すな
わち、従来の実施例との相違点は、抵抗加算による加算
回路とアナログ的な加算・減算回路が、論理的に処理さ
れる加算回路１１９〜１２２に変更されたことと、反転
回路１０９，１１０により減算回路の構成が減算される
論理の反転論理の加算回路１２３〜１２６で構成されて
いる点を除けば、従来例と同じ動作であるので、ここで
は加算回路１１９〜１２６の動作についてのみ説明する
。

【００１６】図２の加算回路において、５１〜５４は論
理積否定回路（ＮＡＮＤ回路という）、５５，５６は反
転回路、５７は矩形波発生器を示す。

【００１７】次に本実施例のＮＡＮＤ回路および反転回
路、矩形波発生器の組み合わせにより、等化器の制御信
号である３値の無相関・正の相関・負の相関のアナログ
量を得る動作原理を説明する。今、Ｐチャネル，Ｑチャ
ネルそれぞれの象限判定信号ＤＰ，ＤＱおよび誤差信号
ＹＰ，ＹＱとして、従来例で述べた例えばＲｅ　（−１
）＝ＤＰ・ＹＰ（＋１）＋ＤＱ・ＹＱ（＋１）において
、掛算はＥＸ−ＯＲ回路、加算はＯＲ回路を用いて動作
するが、等化器制御信号はディジタル量０又は１の信号
としては扱うことができない。今、等化器の制御として
考えるとＤＰ・ＹＰ（＋１）とＤＱ・ＹＱ（＋１）はそ
れぞれＤＰとＹＰ（＋１），ＤＱとＹＱ（＋１）の一致
（０），不一致（１）をみている。これをアナログ的に
足し算して平均化するとＤＰ・ＹＰ（＋１）ＤＱ・ＹＰ
（＋１）が全くランダムな信号の場合には、その中間値
１の値をとり、ＤＰ・ＹＰ（＋１），ＤＱ・ＹＱ（＋１
）が１として一致していると２になり、０として一致し
ていると０となる。ＤＰとＹＰ（＋１），ＤＱとＹＱ（
＋１）が不一致の場合には、ディジタル的に考えると、
ＤＰの反転とＹＰ（＋１），ＤＱの反転とＹＱ（＋１）
（Ｙ側の反転でも可）が一致している事となりデータ信
号（ＤＰ，ＤＱ）と誤差信号（ＹＰ（＋１），ＹＱ（＋
１））が負の相関をもっていることとなる。逆の場合は
データ信号と誤差信号が正の相関をもつこととなる。

【００１８】ここで、加算回路を単にディジタル的ＯＲ
回路とすると、負の相関の場合も、無相関の場合も“１
”となる。しかし、本回路では矩形波発生器を入れるこ
とにより３値の状態の情報を有しているので３値の判定
が可能となる。

【００１９】図２において、加算回路の動作は、入力端
子ＩＮＰおよび入力端子ＩＮＱの入力がともに“１”の
とき、出力端子ＯＵＴへの出力は“１”となり、入力が
“０”のときには出力は“０”となる。入力の論理値が
異なるときには、矩形波発信器５７の出力がそのまま出
力され、出力は矩形波となる。

【００２０】図３は、この加算回路の動作を説明するタ
イムチャートである。入力端子ＩＮＰ，ＩＮＱの入力は
、“０”または“１”のいずれかであり、いずれかの入
力が１のときには矩形波を出力し、入力がいずれも“０
”のときには“０”を、入力がいずれも“１”のときに
は“１”を出力する。この出力波形は、平均化回路（例
えば１２７）に接続されていて、矩形波入力時の平均値
は“１／２”であり、平均化回路１２７の入力が“０”
または“１”のときには、平均値もそれぞれ“０”およ
び“１”となる。従って、平均可回路１２７の出力は、
図３の平均化回路の出力のごとくなる。

【００２１】なお、本実施例では矩形波発生器を各加算
回路に内蔵する形態としたが、各加算回路に共通に１個
備えることも、もちろん可能である。

【００２２】

【発明の効果】以上説明したように本発明は、制御信号
発生回路の加算回路が従来例の抵抗加算回路の代りに矩
形波発生器を有する複数個の加算回路を採用することに
より、すべてディジタル回路で処理しているので、ＬＳ
Ｉ化が可能であり小形化，低消費電力化された適応型等
化器用制御信号発生回路を提供できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す制御信号発生回路の構
成図である。

【図２】本実施例の要部の加算回路の回路図である。

【図３】本実施例を説明するタイムチャートである。

【図４】一般的なディジタル復調装置の構成図である。

【図５】従来の制御信号発生回路の構成図である。

【符号の説明】

２０　　　　入力端子 ２１　　　　２次遅延歪等化回路 ２２　　　　１次遅延歪等化回路 ２３　　　　１次振幅歪等化回路 ２４　　　　２次振幅歪等化回路 ２５　　　　制御信号発生回路 ２６　　　　適応型等化器本体 ２７　　　　復調回路 ２８　　　　トランスバーサル型等化器１０１〜１０８
　　　　１ビット遅延回路１０９，１１０　　　　反転
回路（ＩＮＶＥＲＴ回路）１１１〜１１３，１１５〜１
１７　　　　排他的論理和（ＥＸ−ＯＲ）回路 １１４，１１８　　　　排他的論理和否定（ＥＸ−ＮＯ
Ｒ）回路 １１９〜１２６　　　　加算回路 １２７〜１３０　　　　平均化回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　ディジタル無線通信方式に用いられる
   適応型等化器に制御信号を供給する制御信号発生回路に
   、外部の復調回路で復調された直交ベースバンド信号か
   ら生成されるＰチャネルＱチャネルの象限判定信号ＤＰ
   ，ＤＱおよび誤差信号ＹＰ，ＹＱを入力し、クロック信
   号により１ビット遅延した第１の象限判定信号ＤＰ（０
   ），ＤＰ（＋１）および第２の象限判定信号ＤＱ（０）
   ，ＤＱ（＋１）と第１の誤差信号ＹＰ（０），ＹＰ（＋
   １）および第２の誤差信号ＹＱ（０），ＹＱ（＋１）を
   生成する１ビット遅延手段と、前記第１および第２の象
   限判定信号と前記第１および第２の誤差信号との間の相
   互の相関を検出する相関検出手段と、前記相関検出手段
   の出力を加算する第１の加算手段と、この第１の加算手
   段の出力を相互に加算して平均化した後に前記適応型等
   化器の制御信号を出力する第２の加算手段とを備えた適
   応型等化器用制御信号発生器において、前記第１の加算
   手段および前記第２の加算手段がそれぞれ矩形波信号を
   送出する矩形波発生器を備え、前記第１および第２の加
   算手段に入力される前記相関検出手段の出力が互いに異
   極性のときには前記矩形波発生器の矩形波を出力し、前
   記相関検出手段の出力が互いに同極性のときにはその極
   性の信号を出力することを特徴とする適応型等化器用制
   御信号発生回路。
2. 【請求項２】　　前記第１および第２の加算手段が共通
   に設けられた矩形波発生器から前記矩形波信号の供給を
   受けることを特徴とする請求項１記載の適応型等化器用
   制御信号発生回路。