JPH04270383A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04270383A JPH04270383A JP3009458A JP945891A JPH04270383A JP H04270383 A JPH04270383 A JP H04270383A JP 3009458 A JP3009458 A JP 3009458A JP 945891 A JP945891 A JP 945891A JP H04270383 A JPH04270383 A JP H04270383A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- external connection
- selector
- display control
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
などにおいて、ブラウン管や液晶表示パネルなどの表示
装置を制御するための表示制御装置に関するものである
。
などにおいて、ブラウン管や液晶表示パネルなどの表示
装置を制御するための表示制御装置に関するものである
。
【０００２】
【従来の技術】表示装置は、その種類によって、またメ
ーカーによって、これを動作させるクロック信号の周波
数が異なっている。従って、コンピュータシステムなど
に汎用性を持たせるために、複数種類のクロック信号を
選択的に発生させることができる表示制御装置が使われ
ている。
ーカーによって、これを動作させるクロック信号の周波
数が異なっている。従って、コンピュータシステムなど
に汎用性を持たせるために、複数種類のクロック信号を
選択的に発生させることができる表示制御装置が使われ
ている。
【０００３】図３は、このような汎用型の表示制御装置
の１例を示す。１１Ａは発振器ブロックで、発振器１２
ａ、１２ｂ、１２ｃ、１２ｄを有し、これら発振器はい
ずれも電源３１によって常時動作している。３３は表示
制御ブロックで、上記発振器１２ａ、１２ｂ、１２ｃ、
１２ｄの発するクロック信号がそれぞれ供給される入力
端子３３ａ、３３ｂ、３３ｃ、３３ｄと、これら入力端
子をそれぞれ電源３４に接続しているプルアップ抵抗３
５ａ、３５ｂ、３５ｃ、３５ｄと、上記端子にそれぞれ
接続された入力を有するセレクタ２と、指令信号Ｓを２
ビットの２値信号Ｓ１、Ｓ２に変換してセレクタ２に供
給する変換回路３と、セレクタ２の出力クロック信号Ｙ
を制御信号ＲＣにもとづいて内部表示制御回路の各クロ
ック入力部（図示せず）に供給する３ステートバッファ
回路２６とを有する。
の１例を示す。１１Ａは発振器ブロックで、発振器１２
ａ、１２ｂ、１２ｃ、１２ｄを有し、これら発振器はい
ずれも電源３１によって常時動作している。３３は表示
制御ブロックで、上記発振器１２ａ、１２ｂ、１２ｃ、
１２ｄの発するクロック信号がそれぞれ供給される入力
端子３３ａ、３３ｂ、３３ｃ、３３ｄと、これら入力端
子をそれぞれ電源３４に接続しているプルアップ抵抗３
５ａ、３５ｂ、３５ｃ、３５ｄと、上記端子にそれぞれ
接続された入力を有するセレクタ２と、指令信号Ｓを２
ビットの２値信号Ｓ１、Ｓ２に変換してセレクタ２に供
給する変換回路３と、セレクタ２の出力クロック信号Ｙ
を制御信号ＲＣにもとづいて内部表示制御回路の各クロ
ック入力部（図示せず）に供給する３ステートバッファ
回路２６とを有する。
【０００４】上述の装置では、指令信号Ｓにより変換回
路３が４個の状態のうちの１個を２値信号Ｓ１、Ｓ２に
より選択すると、セレクタ２は入力のうちからこれに対
応するものを選択し、その入力に与えられているクロッ
ク信号を出力Ｙより送出し、これに基づいて表示制御動
作が行われる。
路３が４個の状態のうちの１個を２値信号Ｓ１、Ｓ２に
より選択すると、セレクタ２は入力のうちからこれに対
応するものを選択し、その入力に与えられているクロッ
ク信号を出力Ｙより送出し、これに基づいて表示制御動
作が行われる。
【０００５】
【発明が解決しようとする課題】上述の装置では、クロ
ック信号を４種類まで選択することができるが、装置の
汎用性を高めるために更に多くの種類のクロック信号を
選択するためには、種類数に応じて表示制御ブロック３
３の入力端子数を増やさねばならず、表示制御ブロック
３３をＬＳＩで構成する場合に、端子数の増大が著しい
障害になる。更に、各発振器はいずれも常時動作してい
るので、クロック信号の選択できる種類を増せば、表示
システム全体の消費電力が増大する。この発明は、表示
制御ブロックの入力端子数を増さずに選択できるクロッ
ク信号の種類を増し、かつ消費電力を抑制しようとする
ものである。
ック信号を４種類まで選択することができるが、装置の
汎用性を高めるために更に多くの種類のクロック信号を
選択するためには、種類数に応じて表示制御ブロック３
３の入力端子数を増やさねばならず、表示制御ブロック
３３をＬＳＩで構成する場合に、端子数の増大が著しい
障害になる。更に、各発振器はいずれも常時動作してい
るので、クロック信号の選択できる種類を増せば、表示
システム全体の消費電力が増大する。この発明は、表示
制御ブロックの入力端子数を増さずに選択できるクロッ
ク信号の種類を増し、かつ消費電力を抑制しようとする
ものである。
【０００６】
【課題を解決するための手段】この発明は、表示制御ブ
ロック及び発振器ブロックによって構成されている。表
示制御ブロックは、複数個の外部接続端子と、その外部
接続端子のうちの特定のものを内部表示制御回路へ導く
第１のゲート手段と、上記外部接続端子に接続され選択
信号に対応してその外部接続端子のうちの１個を選択す
るセレクタと、このセレクタが選択した上記外部接続端
子を上記内部表示制御回路へ導く第２のゲート手段と、
指令信号を複数ビットの２値信号に変換する変換回路と
、この変換された２値信号を上記特定のものを除く上記
外部接続端子へ導く第３のゲート手段と、第１及び第３
のゲート手段が開かれるときに第２のゲート手段を閉じ
第１及び第３のゲート手段が閉じられるときに第２のゲ
ート手段を開くゲート制御手段とよりなる。
ロック及び発振器ブロックによって構成されている。表
示制御ブロックは、複数個の外部接続端子と、その外部
接続端子のうちの特定のものを内部表示制御回路へ導く
第１のゲート手段と、上記外部接続端子に接続され選択
信号に対応してその外部接続端子のうちの１個を選択す
るセレクタと、このセレクタが選択した上記外部接続端
子を上記内部表示制御回路へ導く第２のゲート手段と、
指令信号を複数ビットの２値信号に変換する変換回路と
、この変換された２値信号を上記特定のものを除く上記
外部接続端子へ導く第３のゲート手段と、第１及び第３
のゲート手段が開かれるときに第２のゲート手段を閉じ
第１及び第３のゲート手段が閉じられるときに第２のゲ
ート手段を開くゲート制御手段とよりなる。
【０００７】発振器ブロックには幾つかの種類がある。
その第１の種類は、上記外部接続端子にそれぞれ発振周
波数を異にするクロック発振器が接続されるよう構成さ
れており、各クロック発振器は常時動作状態にある。第
２の種類は、発振周波数を異にする複数のクロック発振
器と、セレクタとを有し、そのセレクタは上記外部接続
端子から供給される２値信号に応動して所定のクロック
発振器を選出し、そのクロック信号を上記外部接続端子
の中の特定の１個へ送り込むよう構成されており、各ク
ロック発振器は常時動作状態にある。第３の種類は、常
時非作動状態にある発振周波数を異にする複数のクロッ
ク発振器と、セレクタとを有し、そのセレクタは上記外
部接続端子から供給される２値信号に応動して所定のク
ロック発振器を選出して、これを動作状態に転換させ、
このクロック発振器の出力が上記外部接続端子中の特定
の１個へ送り込まれる。
波数を異にするクロック発振器が接続されるよう構成さ
れており、各クロック発振器は常時動作状態にある。第
２の種類は、発振周波数を異にする複数のクロック発振
器と、セレクタとを有し、そのセレクタは上記外部接続
端子から供給される２値信号に応動して所定のクロック
発振器を選出し、そのクロック信号を上記外部接続端子
の中の特定の１個へ送り込むよう構成されており、各ク
ロック発振器は常時動作状態にある。第３の種類は、常
時非作動状態にある発振周波数を異にする複数のクロッ
ク発振器と、セレクタとを有し、そのセレクタは上記外
部接続端子から供給される２値信号に応動して所定のク
ロック発振器を選出して、これを動作状態に転換させ、
このクロック発振器の出力が上記外部接続端子中の特定
の１個へ送り込まれる。
【０００８】
【作用】図１（ａ）において、表示制御ブロック１は複
数の外部接続端子１ａ、１ｂ、１ｃ、１ｄを有し、これ
らはセレクタ２の入力側に接続されている。３は変換回
路で、指令信号Ｓを複数ビットからなる２値信号Ｓ１、
Ｓ２、Ｓ３に変換し、このうちのＳ１、Ｓ２をセレクタ
２に選択信号として供給すると共に、２値信号Ｓ１、Ｓ
２及びＳ３をそれぞれ外部接続端子１ａ、１ｂ、１ｃに
ゲート４を経由して供給する。外部接続端子１ｄは、セ
レクタ２に接続されると共にゲート５を経由して内部表
示制御回路に導かれ、セレクタ２の出力もゲート６を経
由して内部表示制御回路へ導かれる。ここで、ゲート４
及び５はゲート制御信号ＧＳが存在するときだけ開き、
ゲート６は常時開いていてゲート制御信号ＧＳが存在す
るときだけ閉じる。
数の外部接続端子１ａ、１ｂ、１ｃ、１ｄを有し、これ
らはセレクタ２の入力側に接続されている。３は変換回
路で、指令信号Ｓを複数ビットからなる２値信号Ｓ１、
Ｓ２、Ｓ３に変換し、このうちのＳ１、Ｓ２をセレクタ
２に選択信号として供給すると共に、２値信号Ｓ１、Ｓ
２及びＳ３をそれぞれ外部接続端子１ａ、１ｂ、１ｃに
ゲート４を経由して供給する。外部接続端子１ｄは、セ
レクタ２に接続されると共にゲート５を経由して内部表
示制御回路に導かれ、セレクタ２の出力もゲート６を経
由して内部表示制御回路へ導かれる。ここで、ゲート４
及び５はゲート制御信号ＧＳが存在するときだけ開き、
ゲート６は常時開いていてゲート制御信号ＧＳが存在す
るときだけ閉じる。
【０００９】図１（ｂ）に示す発振器ブロック１１Ａは
、図３に示した従来型と同じもので、それぞれ外部接続
端子１ａ、１ｂ、１ｃ、１ｄに直接に接続されるクロッ
ク発振器１２ａ、１２ｂ、１２ｃ、１２ｄよりなり、こ
れらの発振器は常時動作状態にある。 図１（ｃ）に示す発振器ブロック１１Ｂは、クロック発
振器１２ａ、１２ｂ・・・・１２ｈを有し、これらは常
時作動状態にある。これらが発生したクロック信号は、
セレクタ１３において、外部接続端子１ａ、１ｂ、１ｃ
から供給される２値信号によってそのいずれかが選択さ
れ、残りの外部接続端子１ｄへ向けて送出される。 図２中に示されている発振器ブロック１１Ｃは、常時非
作動状態にあるクロック発振器１２ａ、１２ｂ・・・・
１２ｈを有し、セレクタ１３によって選択されたものだ
けが発振して、そのクロック信号を外部接続端子１ｄへ
向けて送出する。セレクタ１３は、外部接続端子１ａ、
１ｂ、１ｃから入来する信号によって制御される。
、図３に示した従来型と同じもので、それぞれ外部接続
端子１ａ、１ｂ、１ｃ、１ｄに直接に接続されるクロッ
ク発振器１２ａ、１２ｂ、１２ｃ、１２ｄよりなり、こ
れらの発振器は常時動作状態にある。 図１（ｃ）に示す発振器ブロック１１Ｂは、クロック発
振器１２ａ、１２ｂ・・・・１２ｈを有し、これらは常
時作動状態にある。これらが発生したクロック信号は、
セレクタ１３において、外部接続端子１ａ、１ｂ、１ｃ
から供給される２値信号によってそのいずれかが選択さ
れ、残りの外部接続端子１ｄへ向けて送出される。 図２中に示されている発振器ブロック１１Ｃは、常時非
作動状態にあるクロック発振器１２ａ、１２ｂ・・・・
１２ｈを有し、セレクタ１３によって選択されたものだ
けが発振して、そのクロック信号を外部接続端子１ｄへ
向けて送出する。セレクタ１３は、外部接続端子１ａ、
１ｂ、１ｃから入来する信号によって制御される。
【００１０】図１（ｂ）に示す発振器ブロック１１Ａを
外部接続端子１ａ、１ｂ、１ｃ、１ｄに接続するときは
、ゲート制御信号ＧＳが与えられない。そのために、ゲ
ート４及び５は閉じ、ゲート６が開いている。指令信号
Ｓが与えられると、セレクタ２は、外部接続端子１ａ、
１ｂ、１ｃ、１ｄから与えられるクロック信号のうちか
ら、２値信号Ｓ１、Ｓ２の組合せによって規定されるも
のを選び出し、これをゲート６を経由して内部表示制御
回路へ送り込む。
外部接続端子１ａ、１ｂ、１ｃ、１ｄに接続するときは
、ゲート制御信号ＧＳが与えられない。そのために、ゲ
ート４及び５は閉じ、ゲート６が開いている。指令信号
Ｓが与えられると、セレクタ２は、外部接続端子１ａ、
１ｂ、１ｃ、１ｄから与えられるクロック信号のうちか
ら、２値信号Ｓ１、Ｓ２の組合せによって規定されるも
のを選び出し、これをゲート６を経由して内部表示制御
回路へ送り込む。
【００１１】図１（ｃ）に示す発振器ブロック１１Ｂを
外部接続端子１ａ、１ｂ、１ｃ、１ｄに接続するときは
、ゲート制御信号ＧＳが与えられるために、ゲート４及
び５が開いてゲート６が閉じる。指令信号Ｓが与えられ
ると、変換回路３で作られた３ビット２値信号がゲート
４及び外部接続端子１ａ、１ｂ、１ｃを通ってセレクタ
１３に供給され、発振器１２ａ〜１２ｈが発生するクロ
ック信号のうちの指令信号Ｓによって指定されたものが
外部接続端子１ｄ及びゲート５を経由して内部表示制御
回路へ送られる。この場合、発振器の数は外部接続端子
数よりも多くすることができる。
外部接続端子１ａ、１ｂ、１ｃ、１ｄに接続するときは
、ゲート制御信号ＧＳが与えられるために、ゲート４及
び５が開いてゲート６が閉じる。指令信号Ｓが与えられ
ると、変換回路３で作られた３ビット２値信号がゲート
４及び外部接続端子１ａ、１ｂ、１ｃを通ってセレクタ
１３に供給され、発振器１２ａ〜１２ｈが発生するクロ
ック信号のうちの指令信号Ｓによって指定されたものが
外部接続端子１ｄ及びゲート５を経由して内部表示制御
回路へ送られる。この場合、発振器の数は外部接続端子
数よりも多くすることができる。
【００１２】図２中に示されている発振器ブロック１１
Ｃを外部接続端子１ａ、１ｂ、１ｃ、１ｄに接続すると
きも、ゲート制御信号ＧＳによってゲート４及び５が開
き、ゲート６が閉じる。指令信号Ｓによって変換回路３
で作られた３ビット２値信号がゲート４及び外部接続端
子１ａ、１ｂ、１ｃを通ってセレクタ１３に供給される
と、発振器１２ａ〜１２ｈのうちの指令信号に対応する
ものだけが動作状態になり、それが発生したクロック信
号が外部接続端子１ｄ及びゲート５を通って内部表示制
御回路へ送られる。この場合も、発振器数を外部接続端
子数よりも多くすることができると共に、必要な発振器
だけを動作させているために消費電力を節減することが
できる。
Ｃを外部接続端子１ａ、１ｂ、１ｃ、１ｄに接続すると
きも、ゲート制御信号ＧＳによってゲート４及び５が開
き、ゲート６が閉じる。指令信号Ｓによって変換回路３
で作られた３ビット２値信号がゲート４及び外部接続端
子１ａ、１ｂ、１ｃを通ってセレクタ１３に供給される
と、発振器１２ａ〜１２ｈのうちの指令信号に対応する
ものだけが動作状態になり、それが発生したクロック信
号が外部接続端子１ｄ及びゲート５を通って内部表示制
御回路へ送られる。この場合も、発振器数を外部接続端
子数よりも多くすることができると共に、必要な発振器
だけを動作させているために消費電力を節減することが
できる。
【００１３】
【実施例】図２において、表示制御ブロック１は外部接
続端子１ａ、１ｂ、１ｃ、１ｄを有し、これら端子は４
−１セレクタ２に接続されると共に、それぞれプルアッ
プ抵抗２１ａ、２１ｂ、２１ｃ、２１ｄによって電源２
２に接続されている。指令信号Ｓを３ビット２値信号Ｓ
１、Ｓ２、Ｓ３に変える変換回路３の出力はそれぞれ３
ステートバッファ回路４ａ、４ｂ、４ｃを経由して端子
１ａ、１ｂ、１ｃに与えられ、かつ２値信号Ｓ１、Ｓ２
はセレクタ２に制御信号として与えられている。
続端子１ａ、１ｂ、１ｃ、１ｄを有し、これら端子は４
−１セレクタ２に接続されると共に、それぞれプルアッ
プ抵抗２１ａ、２１ｂ、２１ｃ、２１ｄによって電源２
２に接続されている。指令信号Ｓを３ビット２値信号Ｓ
１、Ｓ２、Ｓ３に変える変換回路３の出力はそれぞれ３
ステートバッファ回路４ａ、４ｂ、４ｃを経由して端子
１ａ、１ｂ、１ｃに与えられ、かつ２値信号Ｓ１、Ｓ２
はセレクタ２に制御信号として与えられている。
【００１４】２３はフリップフロップで、図１（ｃ）或
いは図２に示されている型式の発振器ブロック１１Ｂ或
いは１１Ｃが外部接続端子１ａ、１ｂ、１ｃ、１ｄに接
続されているときは選択信号ＳＳが入力され、図１（ｂ
）に示されている型式の発振器ブロック１１Ａが外部接
続端子１ａ、１ｂ、１ｃ、１ｄに接続されているときは
選択信号ＳＳが入力されない。そして、フリップフロッ
プ２３は、選択信号ＳＳが入力したときにのみゲート制
御信号ＧＳを発生する。ゲート制御信号ＧＳは、４−１
セレクタ２の接地端子Ｇと、アンドゲート５とに供給さ
れ、かつインバータ２４で反転されて３ステートバッフ
ァ回路４ａ、４ｂ、４ｃに制御信号として供給される。
いは図２に示されている型式の発振器ブロック１１Ｂ或
いは１１Ｃが外部接続端子１ａ、１ｂ、１ｃ、１ｄに接
続されているときは選択信号ＳＳが入力され、図１（ｂ
）に示されている型式の発振器ブロック１１Ａが外部接
続端子１ａ、１ｂ、１ｃ、１ｄに接続されているときは
選択信号ＳＳが入力されない。そして、フリップフロッ
プ２３は、選択信号ＳＳが入力したときにのみゲート制
御信号ＧＳを発生する。ゲート制御信号ＧＳは、４−１
セレクタ２の接地端子Ｇと、アンドゲート５とに供給さ
れ、かつインバータ２４で反転されて３ステートバッフ
ァ回路４ａ、４ｂ、４ｃに制御信号として供給される。
【００１５】外部接続端子１ｄはアンドゲート５の入力
側に接続され、アンドゲート５の出力及び４−１セレク
タ２の出力は、共にオアゲート２５及び３ステートバッ
ファ回路２６を経由して内部表示制御回路へ送られる。 ３ステートバッファ回路２６は、制御信号ＲＣによって
制御されている。
側に接続され、アンドゲート５の出力及び４−１セレク
タ２の出力は、共にオアゲート２５及び３ステートバッ
ファ回路２６を経由して内部表示制御回路へ送られる。 ３ステートバッファ回路２６は、制御信号ＲＣによって
制御されている。
【００１６】発振器ブロック１１Ｃは、外部接続端子１
ａ、１ｂ、１ｃから選択信号Ｓ１、Ｓ２、Ｓ３が与えら
れるセレクタ１３の出力により、スイッチ２７ａ、２７
ｂ、２７ｃ・・・・２７ｈの何れかが閉じるようになさ
れている。これらスイッチをそれぞれ経由して、発振器
１２ａ、１２ｂ・・・・１２ｈは電源２８に接続されて
いる。
ａ、１ｂ、１ｃから選択信号Ｓ１、Ｓ２、Ｓ３が与えら
れるセレクタ１３の出力により、スイッチ２７ａ、２７
ｂ、２７ｃ・・・・２７ｈの何れかが閉じるようになさ
れている。これらスイッチをそれぞれ経由して、発振器
１２ａ、１２ｂ・・・・１２ｈは電源２８に接続されて
いる。
【００１７】図２のように表示制御ブロック１に発振器
ブロック１１Ｃが接続されると、選択信号ＳＳによりゲ
ート制御信号ＧＳが発生し、３ステートバッファ回路４
ａ、４ｂ、４ｃは導通状態に、４−１セレクタ２は不作
動状態に、アンドゲート５は導通状態になる。すなわち
、セレクタ２として４−１セレクタを用いることにより
、図１に示されているセレクタ２とゲート６の双方の機
能を遂行させることができる。
ブロック１１Ｃが接続されると、選択信号ＳＳによりゲ
ート制御信号ＧＳが発生し、３ステートバッファ回路４
ａ、４ｂ、４ｃは導通状態に、４−１セレクタ２は不作
動状態に、アンドゲート５は導通状態になる。すなわち
、セレクタ２として４−１セレクタを用いることにより
、図１に示されているセレクタ２とゲート６の双方の機
能を遂行させることができる。
【００１８】変換回路３に例えば５個の指令信号Ｓが入
力したとすると、出力Ｓ１及びＳ３が高レベルになり、
出力Ｓ２が低レベルになる。この出力信号が３ステート
バッファ回路４ａ、４ｂ、４ｃ及び外部接続端子１ａ、
１ｂ、１ｃをそれぞれ経由してセレクタ１３に与えられ
る結果、セレクタ１３は６番目のスイッチ２７ｆを閉じ
、これにより発振器１２ｆが動作状態になる。発振器１
２ｆが発生したクロック信号は、外部接続端子１ｄ、ア
ンドゲート５、オアゲート２５、３ステートバッファ回
路２６を順に経て、内部表示制御回路へ送られる。
力したとすると、出力Ｓ１及びＳ３が高レベルになり、
出力Ｓ２が低レベルになる。この出力信号が３ステート
バッファ回路４ａ、４ｂ、４ｃ及び外部接続端子１ａ、
１ｂ、１ｃをそれぞれ経由してセレクタ１３に与えられ
る結果、セレクタ１３は６番目のスイッチ２７ｆを閉じ
、これにより発振器１２ｆが動作状態になる。発振器１
２ｆが発生したクロック信号は、外部接続端子１ｄ、ア
ンドゲート５、オアゲート２５、３ステートバッファ回
路２６を順に経て、内部表示制御回路へ送られる。
【００１９】使用するクロック信号の周波数を変えたい
場合には、３ステートバッファ回路２６の制御信号ＲＣ
を停め、変換回路３に与える指令信号によって異なる発
振器を選択し、再び制御信号ＲＣを与える。
場合には、３ステートバッファ回路２６の制御信号ＲＣ
を停め、変換回路３に与える指令信号によって異なる発
振器を選択し、再び制御信号ＲＣを与える。
【００２０】図２に示す表示制御ブロック１に図１（ｂ
）に示す従来型の発振器ブロック１１Ａを接続した場合
は、選択信号ＳＳがフリップフロップ２３に入力しない
ために、ゲート制御信号ＧＳが発生しない。従って、３
ステートバッファ回路４ａ、４ｂ、４ｃ及びアンドゲー
ト５は閉じたままであり、４−１セレクタ２は動作状態
になる。
）に示す従来型の発振器ブロック１１Ａを接続した場合
は、選択信号ＳＳがフリップフロップ２３に入力しない
ために、ゲート制御信号ＧＳが発生しない。従って、３
ステートバッファ回路４ａ、４ｂ、４ｃ及びアンドゲー
ト５は閉じたままであり、４−１セレクタ２は動作状態
になる。
【００２１】従って、変換回路３が発生する３ビット２
値信号Ｓ１、Ｓ２、Ｓ３は発振器ブロック１１Ａへは送
られず、信号Ｓ１、Ｓ２のみが４−１セレクタ２に与え
られ、発振器１２ａ〜１２ｄのクロック信号のうち、指
令信号に対応するものがセレクタ出力として現れ、オア
ゲート２５及び３ステートバッファ回路２６を経て内部
表示制御回路へ送られる。なお、発振器１２ｄから直接
オアゲート２５へ向かう経路は、アンドゲート５によっ
て遮断される。
値信号Ｓ１、Ｓ２、Ｓ３は発振器ブロック１１Ａへは送
られず、信号Ｓ１、Ｓ２のみが４−１セレクタ２に与え
られ、発振器１２ａ〜１２ｄのクロック信号のうち、指
令信号に対応するものがセレクタ出力として現れ、オア
ゲート２５及び３ステートバッファ回路２６を経て内部
表示制御回路へ送られる。なお、発振器１２ｄから直接
オアゲート２５へ向かう経路は、アンドゲート５によっ
て遮断される。
【００２２】図２に示す表示制御ブロック１に、図１（
ｃ）に示す発振器ブロック１１Ｂを接続した場合は、図
２に示した発振器ブロック１１Ｃを接続した場合と同様
に、選択信号ＳＳによって、３ステートバッファ回路４
ａ、４ｂ、４ｃ及びアンドゲート５は導通状態で、４−
１セレクタ２は不作動状態になる。
ｃ）に示す発振器ブロック１１Ｂを接続した場合は、図
２に示した発振器ブロック１１Ｃを接続した場合と同様
に、選択信号ＳＳによって、３ステートバッファ回路４
ａ、４ｂ、４ｃ及びアンドゲート５は導通状態で、４−
１セレクタ２は不作動状態になる。
【００２３】すると、変換回路３に入力する指令信号Ｓ
の個数に対応する発振器がセレクタ１３で選ばれ、その
クロック信号が外部接続端子１ｄ、アンドゲート５、オ
アゲート２５、３ステートバッファ回路２６を通って内
部表示制御回路へ送られる。
の個数に対応する発振器がセレクタ１３で選ばれ、その
クロック信号が外部接続端子１ｄ、アンドゲート５、オ
アゲート２５、３ステートバッファ回路２６を通って内
部表示制御回路へ送られる。
【００２４】上述の実施例は、いづれも表示制御ブロッ
クの発振器ブロックとの接続端子数を４個として説明し
たが、本発明はこれに限定されるものではない。すなわ
ち、接続端子数が３個であっても４種類のクロック信号
を選択できるし、端子数が５個になれば優に１６種類も
のクロック信号を選択することができる。
クの発振器ブロックとの接続端子数を４個として説明し
たが、本発明はこれに限定されるものではない。すなわ
ち、接続端子数が３個であっても４種類のクロック信号
を選択できるし、端子数が５個になれば優に１６種類も
のクロック信号を選択することができる。
【００２５】
【発明の効果】以上の説明によって明らかなように、こ
の発明によるときは、表示制御ブロックにおけるクロッ
ク信号の選択数を、当該ブロックに発振器ブロックを接
続するための端子の数より大きくできるので、回路の集
積化に極めて有利である。更に、この発明によるときは
、従来型の発振器ブロックを使用することも可能なため
、汎用性が優れ、かつ発振器ブロック中の各発振器の作
動、不作動の制御も可能なため、これによって消費電力
を節減することも可能である。
の発明によるときは、表示制御ブロックにおけるクロッ
ク信号の選択数を、当該ブロックに発振器ブロックを接
続するための端子の数より大きくできるので、回路の集
積化に極めて有利である。更に、この発明によるときは
、従来型の発振器ブロックを使用することも可能なため
、汎用性が優れ、かつ発振器ブロック中の各発振器の作
動、不作動の制御も可能なため、これによって消費電力
を節減することも可能である。
【図１】本発明の構成を示すブロック図である。
【図２】本発明の一実施例の回路図である。
【図３】従来の表示制御装置の回路図である。
１ 表示制御ブロック
１ａ〜１ｄ 外部接続端子
２ セレクタ
３ 変換回路
４ 第３のゲート制御手段
５ 第１のゲート制御手段
６ 第２のゲート制御手段
ＧＳ ゲート制御信号
１１Ａ〜１１Ｃ 発振器ブロック
１２ａ〜１２ｈ 発振器
１３ セレクタ
Claims (2)
- 【請求項１】 複数個の外部接続端子と、その外部接
続端子のうちの特定のものを内部表示制御回路へ導く第
１のゲート手段と、上記外部接続端子に接続され選択信
号に対応してその外部接続端子のうちの１個を選択する
セレクタと、このセレクタが選択した上記外部接続端子
を上記内部表示制御回路へ導く第２のゲート手段と、指
令信号を複数ビットの２値信号に変換する変換回路と、
この変換された２値信号を上記特定のものを除く上記外
部接続端子へ導く第３のゲート手段と、第１及び第３の
ゲート手段が開かれるときに第２のゲート手段を閉じ第
１及び第３のゲート手段が閉じられるときに第２のゲー
ト手段を開くゲート制御手段とよりなる表示制御ブロッ
ク、及び上記外部接続端子に接続された発振器ブロック
によって構成されている表示制御装置。 - 【請求項２】 請求項１において、発振器ブロックは
、発振周波数を異にする複数の発振器と、上記発振器の
それぞれの電力供給側に接続された複数のスイッチと、
上記特定のものを除く上記外部接続端子から供給される
上記２値信号に基づいて上記スイッチのいずれかを選択
してこれを閉路させるセレクタとを有している表示制御
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009458A JP2715671B2 (ja) | 1991-01-30 | 1991-01-30 | 表示制御装置 |
| US07/818,059 US5231389A (en) | 1991-01-30 | 1992-01-08 | Display control for selecting oscillating signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009458A JP2715671B2 (ja) | 1991-01-30 | 1991-01-30 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04270383A true JPH04270383A (ja) | 1992-09-25 |
| JP2715671B2 JP2715671B2 (ja) | 1998-02-18 |
Family
ID=11720846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009458A Expired - Lifetime JP2715671B2 (ja) | 1991-01-30 | 1991-01-30 | 表示制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5231389A (ja) |
| JP (1) | JP2715671B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259848A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | クロック発生装置 |
| US5414308A (en) * | 1992-07-29 | 1995-05-09 | Winbond Electronics Corporation | High frequency clock generator with multiplexer |
| JPH0764957A (ja) * | 1993-08-23 | 1995-03-10 | Mitsubishi Electric Corp | タイマ装置 |
| JPH08110764A (ja) * | 1994-10-12 | 1996-04-30 | Canon Inc | 表示制御方法及び装置 |
| US5568097A (en) * | 1995-09-25 | 1996-10-22 | International Business Machines Inc. | Ultra high availability clock chip |
| JPH09218670A (ja) * | 1996-02-14 | 1997-08-19 | Fujitsu Ltd | 表示モード判別機能付き表示装置および表示モード判別方法 |
| US5903616A (en) * | 1996-10-08 | 1999-05-11 | Advanced Micro Devices, Inc. | Synchronous clock multiplexer |
| US5974058A (en) * | 1998-03-16 | 1999-10-26 | Storage Technology Corporation | System and method for multiplexing serial links |
| FR2918820B1 (fr) * | 2007-07-12 | 2009-11-27 | St Microelectronics Sa | Dispositif de fourniture d'un signal alternatif. |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925060B1 (ja) * | 1969-04-08 | 1974-06-27 | ||
| JPS57132157A (en) * | 1981-02-09 | 1982-08-16 | Mita Ind Co Ltd | Sensitized composition of electrophotographic photosensitizer |
| US4686567A (en) * | 1984-09-28 | 1987-08-11 | Sundstrand Data Control, Inc. | Timing circuit for varying the horizontal format of raster scanned display |
| KR900008033Y1 (ko) * | 1987-12-31 | 1990-09-03 | 삼성전자 주식회사 | 멀티 동기 모니터용 인터페이스의 수직예비 조정회로 |
| US5089793A (en) * | 1989-10-16 | 1992-02-18 | Seiko Epson Corporation | Semiconductor device having an oscillatory circuit |
-
1991
- 1991-01-30 JP JP3009458A patent/JP2715671B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-08 US US07/818,059 patent/US5231389A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5231389A (en) | 1993-07-27 |
| JP2715671B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311079A (en) | Low power, high performance PLA | |
| US5179540A (en) | Programmable chip enable logic function | |
| US5302866A (en) | Input circuit block and method for PLDs with register clock enable selection | |
| JPH04270383A (ja) | 表示制御装置 | |
| US6879185B2 (en) | Low power clock distribution scheme | |
| JPH11339499A (ja) | 出力ドライバを共有する並列ビットテスト回路とこれを用いた並列ビットテスト方法、及びその半導体メモリ装置 | |
| US5996039A (en) | Apparatus and method for implementing a tri-state signal driver | |
| US6160422A (en) | Power saving clock buffer | |
| US6229369B1 (en) | Clock control circuit | |
| JPH098615A (ja) | 集積回路 | |
| US7080185B2 (en) | Bus control device altering drive capability according to condition | |
| JP2679504B2 (ja) | クロック切替回路 | |
| KR100312218B1 (ko) | 범용입출력포트생성장치 | |
| KR0179688B1 (ko) | 삼중화 장치의 선택 제어회로 | |
| JPH0349417A (ja) | 半導体集積回路 | |
| KR0175036B1 (ko) | 액정표시장치의 디스플레이 구동회로 | |
| JPS60128717A (ja) | 集積回路装置 | |
| JPH10125863A (ja) | イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路 | |
| JPH07249739A (ja) | 半導体装置 | |
| KR20040019484A (ko) | 입출력 포트 회로 | |
| KR970003644Y1 (ko) | 장치 보호 절체회로 | |
| JP2002217695A (ja) | 半導体集積回路およびノイズ除去回路の制御方法 | |
| KR920002553B1 (ko) | 컴퓨터의 fdd 제어시스템 | |
| JP3425926B2 (ja) | 出力回路 | |
| JP2000216668A (ja) | 波形整形回路 |