JPH04263429A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04263429A
JPH04263429A JP3023509A JP2350991A JPH04263429A JP H04263429 A JPH04263429 A JP H04263429A JP 3023509 A JP3023509 A JP 3023509A JP 2350991 A JP2350991 A JP 2350991A JP H04263429 A JPH04263429 A JP H04263429A
Authority
JP
Japan
Prior art keywords
wafer
sog film
solute
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3023509A
Other languages
English (en)
Other versions
JP2665404B2 (ja
Inventor
Makoto Tanigawa
谷川　真
Shingo Okazaki
岡崎　真吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3023509A priority Critical patent/JP2665404B2/ja
Priority to US07/833,907 priority patent/US5328871A/en
Publication of JPH04263429A publication Critical patent/JPH04263429A/ja
Application granted granted Critical
Publication of JP2665404B2 publication Critical patent/JP2665404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。さらに詳しくは、ＳＯＧ膜の形成方法に関
する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、図４に
示すように表面に素子が形成されたウエハー上に、ＳＯ
Ｇ膜形成用溶液をスピンオン法によって塗布してＳＯＧ
膜形成用溶質の塗膜を形成し、ウエハーを焼成（ハード
ベーク）することによってＳＯＧ膜を形成し、この後に
、ＳＯＧ膜上にレジスト液を塗布しホトリソグラフィ法
によってこのウエハーの後工程でドライエッチング装置
の爪で挟持される領域のＳＯＧ膜を除去して行われてい
る。上記領域のＳＯＧの除去は、後工程のドライエッチ
ング工程でダストの発生を防止するためのものであって
、ドライエッチング装置のウエハー挟持用の爪によって
ＳＯＧ膜が破損されてダスト発生の原因とならないよう
に爪で挟持される領域のＳＯＧ膜が存在しなくなるまで
行われる。
【０００３】
【発明が解決しようとする課題】上記従来の半導体装置
の製造方法は、ＳＯＧ膜のドライエッチング装置の爪で
挟持される領域を除去するホトリソグラフィ工程が複雑
という問題がある。
【０００４】この発明は、上記問題を解決するためにな
されたものであって、簡単な工程でドライエッチング装
置の爪が当たらないパターンのＳＯＧ膜を作製してダス
トの少ない工程で半導体装置を製造することのできる半
導体装置の製造方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】この発明によれば、表面
に素子が形成されたウエハー上に、ＳＯＧ膜形成用溶液
をスピンオン法によって塗布してＳＯＧ膜形成用溶質の
塗膜を形成し、このウエハーの少なくとも後工程でドラ
イエッチング装置の爪によって挟持される領域をＳＯＧ
膜形成用溶質を溶解しうる液体で処理することによって
上記領域のＳＯＧ膜形成用溶質の塗膜を除去し、この後
にウエハーを焼成することによってＳＯＧ膜を形成し、
半導体装置を作製することを特徴とする半導体装置の製
造方法が提供される。
【０００６】この発明においは、表面に素子が形成され
たウエハー上に、ＳＯＧ膜形成用溶液をスピンオン法に
よって塗布してＳＯＧ膜形成用溶質の塗膜を形成する。
【０００７】上記ＳＯＧ膜形成用溶液は、スピンオン法
によってウエハー上に塗布するためのものであって、通
常４〜２０重量％のＳＯＧ膜形成用溶質を含有する溶液
が用いられる。溶媒としては、通常エタノール、ポリエ
チレングリコールモノプロピルエーテル等が用いられる
。上記ＳＯＧ膜形成用溶質は、焼成によってＳＯＧ膜（
ガラス絶縁膜）を形成しうるものであって、例えばＳｉ
（ＯＨ）４で示される無機シラノール化合物又はこの無
機シラノール化合物を主成分として約５〜１０重量％の
（ＣＨ３）２Ｓｉ（ＯＨ）２等の有機シラノール化合物
を含有したシラノール系化合物が用いられる。ＳＯＧ膜
形成用溶質の塗膜は、この焼成によって得られるＳＯＧ
の膜厚が、通常０．１〜０．６μｍ　となるように膜厚
を制御して形成される。
【０００８】この発明においては、このウエハーの少な
くとも後工程でドライエッチング装置の爪によって挟持
される領域をＳＯＧ膜形成用溶質を溶解しうる液体で処
理することによって上記領域のＳＯＧ膜形成用溶質の塗
膜を除去する。
【０００９】上記領域は、ウエハーの外周端部であり、
通常ウエハーの外周末端から２〜４ｍｍ以下の範囲でウ
エハーの表面に設定することができる。
【００１０】ＳＯＧ膜形成用溶質を溶解しうる液体は、
ウエハー上に形成されたＳＯＧ膜形成用溶質の塗膜の上
記領域を除去するためのものであって、例えば有機溶剤
系、フッ酸系、フッ化アンモニウム系の液体が用いられ
る。この中でも有機溶剤系は取扱いが簡単なので好まし
い。有機溶剤系の液体としては、例えばエタノール、イ
ソプロピルアルコール、ブチルセルソルブアセテート、
ポリエチレングリコールモノプロピルエーテル、アセト
ン、エチルセルソルブアセテート、ベル９１（ナガセ社
製：市販品）、ペグミア（ナガセ社製：市販品）、シク
ロヘキサノン、Ｎーメチル−２−ピロリドン等を用いる
ことができる。フッ酸系の液体としては、例えばバッフ
ァードフッ酸、希フッ酸等を用いることができる。
【００１１】フッ化アンモニウム系の液体としては、例
えばフッ化アンモニウムと酢酸との混合液等を用いるこ
とができる。
【００１２】ＳＯＧ膜形成用溶質の塗膜の上記領域をＳ
ＯＧ膜形成用溶質を溶解しうる液体で処理すると、残っ
たＳＯＧ膜形成用溶質の塗膜は、その端部が上記液体に
よって膨潤し盛り上がる。この盛り上った端部は、ウエ
ハーを焼成してＳＯＧ膜としたときその膜厚が所定の大
きさより大きい場合、ＳＯＧ膜の端部にクラックを発生
させる。盛り上がった端部の膜厚（焼成後）は、ＳＯＧ
膜形成用溶質に有機シラノール化合物を含有するシラノ
ール系化合物（有機系ＳＯＧ膜形成用溶質）を用いる場
合は１．５μｍ　以下、有機シラノール化合物を含有し
ないシラノール系化合物（無機系ＳＯＧ膜形成用溶質）
を用いる場合は０．８μｍ　以下であることが好ましい
。
【００１３】盛り上がり部の発生に対する対策としては
、処理用の液体の吐出タイミング、処理時間、ウエハー
回転数、液体吐出用ノズル径、ノズルの角度、及びＳＯ
Ｇ膜形成用溶質を溶解しうる液体の種類等のバロメータ
ーの最適化が上げられるが、これらの中でＳＯＧ膜形成
用溶質を溶解しうる液体の種類の影響が最も大きいこと
を見い出した。ＳＯＧ膜形成用溶質を溶解しうる液体の
中でも、シクロヘキサンは盛り上り部がほとんど発生し
ないので特に好ましい。
【００１４】この発明においては、この後にウエハーを
焼成することによってＳＯＧ膜を形成する。上記焼成は
、通常２００〜４５０°Ｃで行われ、例えば下記式に示
されるように重合反応が起こりシラノール系化合物がポ
リシロキサン又はポリシリケート（ｎＳｉＯ２）に変換
し、ＳＯＧ膜が形成される。
【００１５】ｎＳｉ（ＯＨ）４＋５〜１０％（ＣＨ３）
２Ｓｉ（ＯＨ）２→ｎＳｉＯ２ポリシロキサン
【００１
６】この発明においては、この後にこのＳＯＧ膜を利用
しドライエッチング装置を用いて素子を形成し半導体装
置をの製造する。
【００１７】
【作用】ＳＯＧ膜形成用溶質を溶解しうる液体が、形成
されたＳＯＧ膜形成用溶質の塗膜が形成されたウエハー
の少なくとも後工程でドライエッチング装置の爪によっ
て挟持される領域のＳＯＧ形成用溶質の塗膜を溶解する
。
【００１８】この発明の実施例を図面を用いて説明する
。
【実施例１】図１に示すように、チャック２の上に素子
が形成されたウエハー１を設置する。塗布液滴下用ノズ
ル（回転式可動ノズル）１３よりＳＯＧ膜形成用溶液（
固形成分〔Ｓｉ（ＯＨ）４＋（ＣＨ３）２Ｓｉ（ＯＨ）
２〕を１５重量％含有する有機系ＳＯＧ膜形成用溶質の
溶液）をウエハー上に滴下して塗布（スピンコート）し
、ウエハー上にポリシロキサンゲルの塗膜（ＳＯＧ膜形
成用溶質の塗膜を形成する。
【００１９】しかる後にバックサイドリンス用ノズル５
からＩＰＡ（イソプロピルアルコール）を噴射して行う
ウエハー裏面端部の洗浄とＳＯＧ膜形成用溶質の塗膜処
理用ノズル（エッジリンス用ノズル）４からシクロヘキ
サノンを吐出してポリシロキサンゲルの塗膜の処理を行
う。ただし、処理範囲は、ウエハー末端から２〜４ｍｍ
以下の領域であり、　エッジリンス用ノズル４の径は０
．３９ｍｍ、　エッジリンス用ノズル４とウエハー１と
の間隔は１．５〜２ｍｍ、シクロヘキサノンの供給はＮ
２　加圧方式（０．１５〜０．３０ｋｇ／ｃｍ２　）と
する。
【００２０】次に得られたウエハーを約４５０°Ｃで焼
成してポリシロキサンゲルの塗膜をＳＯＧ膜に変換する
。
【００２１】得られたＳＯＧ膜は、図３に示すように塗
膜端部の膜厚は０．５７μｍ　であり、端部以外の平坦
部の膜厚は０．５６μｍ　でありＳＯＧ膜端部の盛り上
のは極めて小さく、その端部にクラックの発生は認めら
れなかった。
【００２２】この後、更にこのウエハーをドライエッチ
ング装置の爪に把持してドライエッチング加工に付した
。
【００２３】このときの０．３μｍ　以上のダストの増
加量を測定したところ表１
【表１】 に示すようにウエハー１枚当たり３９コであり、後述の
比較例に比べてダストの発生量は低い。
【００２４】
【実施例２】実施例１において、ポリシロキサンゲルの
塗膜の処理にシクロヘキサノンを用いる代わりにエタノ
ール、イソプロピルアルコール、ブチルセルソルブアセ
テート、ポリエチレングリコールモノプロピルエーテル
、アセトン、エチルセルソルブアセテート、ペグミア（
ナガセ社製、エチルエトキシプロピオネート系溶剤）、
ベル９１（同上）又はＮ−メチル−２−ピロリドンの９
種類のポリシロキサンゲル溶解性の液体を用い、この他
は実施例１と同様にしてウエハー上のポリシロキサンゲ
ルの塗膜の処理を行う。処理後、残ったポリシロキサン
ゲルの塗膜を焼成してＳＯＧ膜に変換し、その端部の膜
厚を測定したところ表２
【表２】 の結果が得られた。この結果、上記ポリシロキサンゲル
溶解性の液体の中でもブチルセルソルブアセテート、ポ
リエチレングリコールモノブチルエーテル、エチルセル
ソルブアセテート、ペグミア、ベル９１又はＮ−メチル
−２−ピロリドンを用いた処理は得られたＳＯＧ膜の端
部の盛り上りが小さく良好であった。
【００２５】
【実施例３】実施例２において、ＳＯＧ膜形成用塗布液
にＳＯＧ膜形成用溶質としてＳｉ（ＯＨ）４＋（ＣＨ３
）２Ｓｉ（ＯＨ）２を１５重量％含有する有機系ＳＯＧ
膜形成用溶質の溶液を用いる代わりにＳｉ（ＯＨ）４を
４．８重量％含有する無機系ＳＯＧ膜形成用溶質の溶液
を用い、この他は実施例２と同様にしてポリシリケート
ゲルの塗膜を形成し、この塗膜を溶解しうる液体でウエ
ハーを処理し、この後に得られたウエハーを約４５０°
Ｃで焼成してポリシリケートゲルの塗膜をＳＯＧ膜に変
換した。
【００２６】得られたＳＯＧ膜の端部の膜厚を表２に示
す。更にこの中でシクロヘキサノンを用いて形成したウ
エハーをドライエッチング装置の爪に把持してドライエ
ッチング加工に付した。
【００２７】このとき０．３μｍ　以上のダストの増加
量を測定したところ表１に示すようにウエハー１枚当り
３５コであり、後述の比較例に比べてダストの発生量は
低い。
【００２８】
【実施例４】図２に示すように、カップ１：塗布カップ
を用いてチャック２の上に素子が形成されたウエハー１
を設置する。塗布液滴下用ノズル（回転式可動ノズル）
３よりＳＯＧ膜形成用溶液（Ｓｉ（ＯＨ）４を４．８重
量％含有する無機系ＳＯＧ膜形成用溶液）をウエハー上
に滴下し塗布すると共にバックサイドリンス用ノズル５
から純水を噴射してウエハー裏面を洗浄しウエハー表面
にポリシリケートゲルの塗膜を形成する。
【００２９】この後に、ウエハーをカップ２：エッジリ
ンス用カップに搬送しエッジリンス用ノズル４からバッ
ファードフッ酸を滴下するスピン処理でウエハー上の所
定領域のポリシリケートゲルの塗膜を処理し、バックサ
イドリンス用ノズル５からＩＰＡを噴射してウエハー裏
面を洗浄する。
【００３０】この後は実施例１と同様ににして半導体装
置を製造する。
【００３１】
【比較例１】実施例１においてポリシロキサンゲルの塗
膜を溶解しうる液体の処理を行わずこの他は実施例１と
同様にしてＳＯＧ膜を作製し、ドライエッチング加工に
付して半導体装置をの製造する。この製造工程のドライ
エッチング工程において０．３μｍ　以上のダスト増加
量を測定たところ表１に示すようにウエハー１枚当り１
８３コでありダスト増加量が高かった。
【００３２】
【比較例２】比較例１においてＳＯＧ膜形成用塗布液に
有機系の溶液を用いる代わりに無機系の溶液を用い、こ
の他は比較例２と同様ににして半導体装置を製造した。 ０．３μｍ　以上のダスト増加量は表１に示すようにウ
エハー１枚当り９０コでありダスト増加量が高かった。
【００３３】
【発明の効果】この発明によれば、簡単な工程でドライ
エッチング装置の爪が当たらないパターンのＳＯＧ膜を
作製でき、ダストの少ない工程で半導体装置をの製造す
ることのできる半導体装置の製造方法を提供することが
できる。
【図面の簡単な説明】
【図１】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
【図２】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
【図３】この発明の実施例で作製した半導体装置の製造
工程におけるＳＯＧ膜形成用の塗膜の膜厚測定結果の図
である。
【図４】従来の半導体装置の製造工程の説明図である。
【符号の説明】
１　　ウエハー ２　　チャック ３　　塗布液滴下用ノズル（回転式可動ノズル）４　　
ＳＯＧ膜形成用溶質の塗膜処理用ノズル（エッジリンス
用ノズル） ５　　バックサイドリンス用ノズル

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　表面に素子が形成されたウエハー上に
    、ＳＯＧ膜形成用溶液をスピンオン法によって塗布して
    ＳＯＧ膜形成用溶質の塗膜を形成し、このウエハーの少
    なくとも後工程でドライエッチング装置の爪によって挟
    持される領域をＳＯＧ膜形成用溶質を溶解しうる液体で
    処理することによって上記領域のＳＯＧ膜形成用溶質の
    塗膜を除去し、この後にウエハーを焼成することによっ
    てＳＯＧ膜を形成し、半導体装置を作製することを特徴
    とする半導体装置の製造方法。
JP3023509A 1991-02-18 1991-02-18 半導体装置の製造方法 Expired - Fee Related JP2665404B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3023509A JP2665404B2 (ja) 1991-02-18 1991-02-18 半導体装置の製造方法
US07/833,907 US5328871A (en) 1991-02-18 1992-02-11 Manufacturing process for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023509A JP2665404B2 (ja) 1991-02-18 1991-02-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04263429A true JPH04263429A (ja) 1992-09-18
JP2665404B2 JP2665404B2 (ja) 1997-10-22

Family

ID=12112426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023509A Expired - Fee Related JP2665404B2 (ja) 1991-02-18 1991-02-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5328871A (ja)
JP (1) JP2665404B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995024639A1 (en) * 1994-03-11 1995-09-14 Kawasaki Steel Corporation Method of evaluating siloxane used for forming insulation coating, coating fluid used for forming insulation coating, process for producing the fluid, process for forming insulation coating for semiconductor device, and process for producing semiconductor device by applying the above process
JP2001135612A (ja) * 1999-07-09 2001-05-18 Applied Materials Inc 基板をエッチングする装置及び方法
JP2002319582A (ja) * 2002-02-07 2002-10-31 Tokyo Ohka Kogyo Co Ltd シリカ系被膜形成用の塗布液
JP2005252260A (ja) * 2004-03-02 2005-09-15 Air Products & Chemicals Inc 溶剤及びそれを用いて基材からケイ素含有残留物を除去する方法
JP2008183559A (ja) * 2008-04-10 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板の処理装置
WO2023181943A1 (ja) * 2022-03-22 2023-09-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2981528B2 (ja) * 1992-12-25 1999-11-22 三菱電機株式会社 陰極線管およびその製造方法
US5395803A (en) * 1993-09-08 1995-03-07 At&T Corp. Method of spiral resist deposition
US5646071A (en) * 1995-01-19 1997-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Equipment and method for applying a liquid layer
US5567660A (en) * 1995-09-13 1996-10-22 Taiwan Semiconductor Manufacturing Company Ltd Spin-on-glass planarization by a new stagnant coating method
US5747381A (en) * 1996-02-12 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
JP3740207B2 (ja) * 1996-02-13 2006-02-01 大日本スクリーン製造株式会社 基板表面に形成されたシリカ系被膜の膜溶解方法
US5866481A (en) * 1996-06-07 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Selective partial curing of spin-on-glass by ultraviolet radiation to protect integrated circuit dice near the wafer edge
TW345681B (en) * 1996-12-13 1998-11-21 Taiwan Semiconductor Mfg Co Ltd Method for removing covering layer on the peripheral edge portion of wafer
EP0849774B1 (en) * 1996-12-19 2004-12-15 Texas Instruments Incorporated System and method for delivering a spin-on-glass on a substrate
US5783097A (en) * 1997-06-09 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Process to avoid dielectric damage at the flat edge of the water
JP3563605B2 (ja) * 1998-03-16 2004-09-08 東京エレクトロン株式会社 処理装置
US5939336A (en) * 1998-08-21 1999-08-17 Micron Technology, Inc. Aqueous solutions of ammonium fluoride in propylene glycol and their use in the removal of etch residues from silicon substrates
KR100314806B1 (ko) 1998-10-29 2002-02-19 박종섭 스핀온글래스막형성방법
TW392228B (en) * 1999-01-19 2000-06-01 United Microelectronics Corp Method for removing photoresist on wafer edge in manufacturing semiconductor devices
US6287477B1 (en) * 1999-10-18 2001-09-11 Honeywell International Inc. Solvents for processing silsesquioxane and siloxane resins
US20050196974A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121940A (ja) * 1982-12-28 1984-07-14 Fujitsu Ltd 半導体装置の製造方法
US4683024A (en) * 1985-02-04 1987-07-28 American Telephone And Telegraph Company, At&T Bell Laboratories Device fabrication method using spin-on glass resins
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4732785A (en) * 1986-09-26 1988-03-22 Motorola, Inc. Edge bead removal process for spin on films
US4826709A (en) * 1988-02-29 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Devices involving silicon glasses
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5106787A (en) * 1990-11-19 1992-04-21 Taiwan Semiconductor Manufacturing Co. Method for high vacuum controlled ramping curing furnace for SOG planarization

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995024639A1 (en) * 1994-03-11 1995-09-14 Kawasaki Steel Corporation Method of evaluating siloxane used for forming insulation coating, coating fluid used for forming insulation coating, process for producing the fluid, process for forming insulation coating for semiconductor device, and process for producing semiconductor device by applying the above process
US5998522A (en) * 1994-03-11 1999-12-07 Kawasaki Steel Corporation Coating solution and method for preparing the coating solution, method for forming insulating films for semiconductor devices, and method for evaluating the coating solution
JP2001135612A (ja) * 1999-07-09 2001-05-18 Applied Materials Inc 基板をエッチングする装置及び方法
JP4603136B2 (ja) * 1999-07-09 2010-12-22 アプライド マテリアルズ インコーポレイテッド 基板をエッチングする装置及び方法
JP2002319582A (ja) * 2002-02-07 2002-10-31 Tokyo Ohka Kogyo Co Ltd シリカ系被膜形成用の塗布液
JP2005252260A (ja) * 2004-03-02 2005-09-15 Air Products & Chemicals Inc 溶剤及びそれを用いて基材からケイ素含有残留物を除去する方法
JP2008183559A (ja) * 2008-04-10 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板の処理装置
WO2023181943A1 (ja) * 2022-03-22 2023-09-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
US5328871A (en) 1994-07-12
JP2665404B2 (ja) 1997-10-22

Similar Documents

Publication Publication Date Title
JPH04263429A (ja) 半導体装置の製造方法
JPH03502255A (ja) ホトレジストを塗布した基体から望ましくない周辺部の材料（例えばエツジビーズ）を除去するための乳酸エチルとメチルエチルケトンとの特定混合物の使用
TW380284B (en) Method for improving etching uniformity during a wet etching process
JPH05226241A (ja) 半導体装置の製造方法
US9508558B2 (en) Wafer treatment solution for edge-bead removal, edge film hump reduction and resist surface smooth, its apparatus and edge-bead removal method by using the same
TW200306348A (en) PH buffered compositions useful for cleaning residue from semiconductor substrates
JP3351082B2 (ja) 基板乾燥方法と、基板乾燥槽と、ウェーハ洗浄装置および半導体装置の製造方法
JPH01130535A (ja) シリコーン系被膜の形成方法
US7335319B2 (en) Semiconductor stress buffer coating edge bead removal compositions and method for their use
JPWO2007020979A1 (ja) ハードマスクの除去用組成物及び除去方法
JPH1041222A (ja) 半導体装置の製造方法
JP3161996B2 (ja) 半導体基板のエッチング方法及び装置
TW200411760A (en) Method and apparatus of spin wet stripping for cleaning wafers
JP2752643B2 (ja) 半導体装置の製造方法
TWI724215B (zh) 晶邊清洗方法
JP2000231197A (ja) レジストパターン形成方法及びそれを用いた半導体装置の製造方法並びにレジストパターン形成装置及びホットプレート
JP2000500283A (ja) 損傷を与えないレーザー表面処理法
KR960026369A (ko) 반도체 소자의 층간 절연막 평탄화 방법
JP3134483B2 (ja) 半導体基板の液体による処理装置
JPH04171820A (ja) 塗布膜形成方法
JPH0230132A (ja) 半導体装置の製造方法
JP4146989B2 (ja) タンクの洗浄方法
JPH0575110B2 (ja)
KR100744277B1 (ko) 웨이퍼의 에지 비드 제거장치
JPH03266433A (ja) 半導体基板の表面保護方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees