JPH04259245A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04259245A JPH04259245A JP2024391A JP2024391A JPH04259245A JP H04259245 A JPH04259245 A JP H04259245A JP 2024391 A JP2024391 A JP 2024391A JP 2024391 A JP2024391 A JP 2024391A JP H04259245 A JPH04259245 A JP H04259245A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- integrated circuit
- semiconductor integrated
- circuit device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000017525 heat dissipation Effects 0.000 claims abstract description 17
- 230000005855 radiation Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ヒートシンクを有するピングリッドアレイ
（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）に適用して有効な技
術に関する。
関し、特に、ヒートシンクを有するピングリッドアレイ
（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）に適用して有効な技
術に関する。
【０００２】
【従来の技術】論理ＬＳＩの高集積化などによる入出力
ピン数の増大に伴い、多ピン化に好適な実装形態である
ピングリッドアレイの需要が増大している。
ピン数の増大に伴い、多ピン化に好適な実装形態である
ピングリッドアレイの需要が増大している。
【０００３】この種のピングリッドアレイとしては、た
とえば、日本機械学会編、「電子機器の冷却技術」、Ｐ
５４〜Ｐ５９、あるいは平成２年７月２０日発行、「日
経マイクロデバイス・１９９０年８月号」、Ｐ１１０〜
Ｐ１１５に記載されたものがある。
とえば、日本機械学会編、「電子機器の冷却技術」、Ｐ
５４〜Ｐ５９、あるいは平成２年７月２０日発行、「日
経マイクロデバイス・１９９０年８月号」、Ｐ１１０〜
Ｐ１１５に記載されたものがある。
【０００４】すなわち、このピングリッドアレイは、配
線を形成したパッケージ基体の中央部にキャビティを形
成し、このキャビティに半導体チップを収納し、この半
導体チップをキャップで封止し、ピンあるいはフィンを
備えたヒートシンクをキャップに搭載したものである。
線を形成したパッケージ基体の中央部にキャビティを形
成し、このキャビティに半導体チップを収納し、この半
導体チップをキャップで封止し、ピンあるいはフィンを
備えたヒートシンクをキャップに搭載したものである。
【０００５】
【発明が解決しようとする課題】しかし、前記した従来
のピングリッドアレイの構造では、キャップにヒートシ
ンクを搭載した構造であるので、キャップと半導体チッ
プとの間に間隙ができ、放熱経路および熱抵抗が増大し
、このため、放熱性が低下するという問題があった。
のピングリッドアレイの構造では、キャップにヒートシ
ンクを搭載した構造であるので、キャップと半導体チッ
プとの間に間隙ができ、放熱経路および熱抵抗が増大し
、このため、放熱性が低下するという問題があった。
【０００６】また、上方に延びるピンあるいはフィンを
備えたヒートシンクをキャップに搭載した構造であるの
で、キャップの上方に大きなスペースを必要とし、スペ
ースの有効利用が困難であるという問題があった。
備えたヒートシンクをキャップに搭載した構造であるの
で、キャップの上方に大きなスペースを必要とし、スペ
ースの有効利用が困難であるという問題があった。
【０００７】本発明の目的は、放熱経路および熱抵抗を
減少させ、放熱性を向上させることのできる半導体集積
回路装置を提供することにある。
減少させ、放熱性を向上させることのできる半導体集積
回路装置を提供することにある。
【０００８】本発明の他の目的は、ヒートシンクによる
デッドスペースをなくし、スペースの有効利用を図り、
装置の軽薄化を実現することのできる半導体集積回路装
置を提供することにある。
デッドスペースをなくし、スペースの有効利用を図り、
装置の軽薄化を実現することのできる半導体集積回路装
置を提供することにある。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、本発明の半導体集積回路装置は
、パッケージ基体にキャビティを形成し、このキャビテ
ィに半導体チップの背面を接合してなるピングリッドア
レイを介して前記半導体チップを配線基板に実装した半
導体集積回路装置であって、前記パッケージ基体にヒー
トシンクを設け、その放熱部を配線基板と平行に延在さ
せた構造としたものである。
、パッケージ基体にキャビティを形成し、このキャビテ
ィに半導体チップの背面を接合してなるピングリッドア
レイを介して前記半導体チップを配線基板に実装した半
導体集積回路装置であって、前記パッケージ基体にヒー
トシンクを設け、その放熱部を配線基板と平行に延在さ
せた構造としたものである。
【００１１】
【作用】本発明の半導体集積回路装置によれば、ピング
リッドアレイのパッケージ基体にヒートシンクを設けた
構造としたので、放熱経路および熱抵抗を減少させ、放
熱性を向上させることができる。
リッドアレイのパッケージ基体にヒートシンクを設けた
構造としたので、放熱経路および熱抵抗を減少させ、放
熱性を向上させることができる。
【００１２】また、ピングリッドアレイのパッケージ基
体にヒートシンクを設け、その放熱部を配線基板と平行
に延在させた構造としたので、ヒートシンクによるデッ
ドスペースをなくし、スペースの有効利用を図り、装置
の軽薄化を実現することができる。
体にヒートシンクを設け、その放熱部を配線基板と平行
に延在させた構造としたので、ヒートシンクによるデッ
ドスペースをなくし、スペースの有効利用を図り、装置
の軽薄化を実現することができる。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【実施例】図１は本発明の実施例１である半導体集積回
路装置を示す断面図である。
路装置を示す断面図である。
【００１５】実施例１における半導体集積回路装置は、
プラスチック製のピングリッドアレイ１を介して半導体
チップ２を実装したものである。
プラスチック製のピングリッドアレイ１を介して半導体
チップ２を実装したものである。
【００１６】詳しくは、ピングリッドアレイ１のパッケ
ージ基体３は、ポリイミド樹脂などの高耐熱性合成樹脂
製の絶縁基板４が積層されてなり、中央部にキャビティ
５が形成されており、各絶縁基板４の主面には、多数の
配線が形成されている。前記配線は、Ｃｕで構成され、
その表面には、Ｎｉ、Ａｕの順でメッキが施されている
。
ージ基体３は、ポリイミド樹脂などの高耐熱性合成樹脂
製の絶縁基板４が積層されてなり、中央部にキャビティ
５が形成されており、各絶縁基板４の主面には、多数の
配線が形成されている。前記配線は、Ｃｕで構成され、
その表面には、Ｎｉ、Ａｕの順でメッキが施されている
。
【００１７】前記パッケージ基体３には、多数のスルー
ホールが開孔されており、それぞれのスルーホールにリ
ードピン６が挿入されている。このリードピン６は、４
２アロイやコバールなどのＦｅ系合金で構成されており
、その表面にはＳｎあるいは半田などのメッキが施され
ている。
ホールが開孔されており、それぞれのスルーホールにリ
ードピン６が挿入されている。このリードピン６は、４
２アロイやコバールなどのＦｅ系合金で構成されており
、その表面にはＳｎあるいは半田などのメッキが施され
ている。
【００１８】前記キャビティ５には、論理ＬＳＩなどの
集積回路を形成した半導体チップ２がその集積回路形成
面を上に向けた、いわゆるフェイスアップ方式でボンデ
ィングされ、集積回路形成面上のバンプ電極はボンディ
ングワイヤを介して絶縁基板４上の配線に接続されてい
る。ボンディングされた半導体チップ２はキャップ８に
よって封止されている。
集積回路を形成した半導体チップ２がその集積回路形成
面を上に向けた、いわゆるフェイスアップ方式でボンデ
ィングされ、集積回路形成面上のバンプ電極はボンディ
ングワイヤを介して絶縁基板４上の配線に接続されてい
る。ボンディングされた半導体チップ２はキャップ８に
よって封止されている。
【００１９】実施例１の要旨は、ヒートシンク９をＡｌ
などの高熱伝導性材料から形成し、接着剤を介してパッ
ケージ基体３の外側面に接合した点にある。
などの高熱伝導性材料から形成し、接着剤を介してパッ
ケージ基体３の外側面に接合した点にある。
【００２０】すなわち、このヒートシンク９は、半導体
チップ２からパッケージ基体３に伝達された熱を外部に
逃がすためのもので、断面Ｌ字状の形状を有し、パッケ
ージ基体３の外側面に接合される基部１０と、この基部
１０の上端で直角に折曲され、配線基板１２と平行に延
在するプレート状の放熱部１１とからなる。この放熱部
１１は、配線基板１２に実装されるトランジスタトラン
ジスタロジック（Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎｓｉ
ｓｔｏｒ Ｌｏｇｉｃ） ７などの一般のＩＣよりも高
くかつＩＣに接近した平行面内で延在している。
チップ２からパッケージ基体３に伝達された熱を外部に
逃がすためのもので、断面Ｌ字状の形状を有し、パッケ
ージ基体３の外側面に接合される基部１０と、この基部
１０の上端で直角に折曲され、配線基板１２と平行に延
在するプレート状の放熱部１１とからなる。この放熱部
１１は、配線基板１２に実装されるトランジスタトラン
ジスタロジック（Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎｓｉ
ｓｔｏｒ Ｌｏｇｉｃ） ７などの一般のＩＣよりも高
くかつＩＣに接近した平行面内で延在している。
【００２１】以上のように構成された実施例１のピング
リッドアレイ１によれば、ピングリッドアレイ１のパッ
ケージ基体３の外側面にヒートシンク９を設けた構造と
なっているので、半導体チップ２からの熱をパッケージ
基体３を経てヒートシンク９から放熱させることができ
る。したがって、放熱経路および熱抵抗を減少させ、放
熱性を向上させることができる。
リッドアレイ１によれば、ピングリッドアレイ１のパッ
ケージ基体３の外側面にヒートシンク９を設けた構造と
なっているので、半導体チップ２からの熱をパッケージ
基体３を経てヒートシンク９から放熱させることができ
る。したがって、放熱経路および熱抵抗を減少させ、放
熱性を向上させることができる。
【００２２】ヒートシンク９の放熱部１１は、配線基板
１２に実装されるトランジスタトランジスタロジック７
などの一般のＩＣよりも高い位置で配線基板１２と平行
に延在する構造となっているので、ヒートシンク９によ
るデッドスペースをなくすことができる。したがって、
スペースの有効利用を図り、装置の軽薄化を実現するこ
とができる。
１２に実装されるトランジスタトランジスタロジック７
などの一般のＩＣよりも高い位置で配線基板１２と平行
に延在する構造となっているので、ヒートシンク９によ
るデッドスペースをなくすことができる。したがって、
スペースの有効利用を図り、装置の軽薄化を実現するこ
とができる。
【００２３】図２は本発明の実施例２である半導体集積
回路装置を示す断面図である。
回路装置を示す断面図である。
【００２４】実施例２における半導体集積回路装置は、
前記実施例１とほぼ同様の構造を有するが、ヒートシン
ク９は、パッケージ基体３の裏面に接合され、その放熱
部１１は配線基板１２の裏側に突出し、配線基板１２と
平行に延在している点で特徴を有する。
前記実施例１とほぼ同様の構造を有するが、ヒートシン
ク９は、パッケージ基体３の裏面に接合され、その放熱
部１１は配線基板１２の裏側に突出し、配線基板１２と
平行に延在している点で特徴を有する。
【００２５】すなわち、このヒートシンク９は、パッケ
ージ基体３の裏面の中央部に接合され、配線基板１２を
貫通する柱状の基部１０と、この基部１０の下端に一体
に形成され、配線基板１２の裏面に沿って延在するプレ
ート状の放熱部１１とからなる。
ージ基体３の裏面の中央部に接合され、配線基板１２を
貫通する柱状の基部１０と、この基部１０の下端に一体
に形成され、配線基板１２の裏面に沿って延在するプレ
ート状の放熱部１１とからなる。
【００２６】実施例２の作用効果については、ヒートシ
ンク９がパッケージ基体３の裏面に接合され、その放熱
部１１が配線基板１２の裏側に突出し、配線基板１２と
平行に延在している構造となっているので、放熱経路お
よび熱抵抗をより一層減少させることでき、したがって
、放熱性をより一層向上させることができる。
ンク９がパッケージ基体３の裏面に接合され、その放熱
部１１が配線基板１２の裏側に突出し、配線基板１２と
平行に延在している構造となっているので、放熱経路お
よび熱抵抗をより一層減少させることでき、したがって
、放熱性をより一層向上させることができる。
【００２７】また、放熱部１１は配線基板１２の裏側に
突出し、配線基板１２と平行に延在している構造となっ
ているので、ヒートシンク９によるデッドスペースを確
実になくし、スペースの有効利用をより一層図ることが
できる。
突出し、配線基板１２と平行に延在している構造となっ
ているので、ヒートシンク９によるデッドスペースを確
実になくし、スペースの有効利用をより一層図ることが
できる。
【００２８】本発明者によってなされた発明を実施例に
基づき具体的に説明したが、 本発明は前記実施例に
限定されるものでなく、その要旨を逸脱しない範囲で種
々変形可能であることはいうまでもない。
基づき具体的に説明したが、 本発明は前記実施例に
限定されるものでなく、その要旨を逸脱しない範囲で種
々変形可能であることはいうまでもない。
【００２９】たとえば、前記実施例では、パッケージ基
体をプラスチックで形成したプラスチック・ピングリッ
ドアレイの場合について説明したが、これに限らず、パ
ッケージ基体をムライトなどの高熱伝導性セラミックで
形成したセラミック・ピングリッドアレイに対しても適
用することができる。
体をプラスチックで形成したプラスチック・ピングリッ
ドアレイの場合について説明したが、これに限らず、パ
ッケージ基体をムライトなどの高熱伝導性セラミックで
形成したセラミック・ピングリッドアレイに対しても適
用することができる。
【００３０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３１】（１）．ピングリッドアレイのパッケージ
基体にヒートシンクを設けた構造としたので、放熱経路
および熱抵抗を減少させ、放熱性を向上させることがで
きる。
基体にヒートシンクを設けた構造としたので、放熱経路
および熱抵抗を減少させ、放熱性を向上させることがで
きる。
【００３２】（２）．ピングリッドアレイのパッケージ
基体にヒートシンクを設け、放熱部を配線基板と平行に
延在させた構造としたので、ヒートシンクによるデッド
スペースをなくし、スペースの有効利用を図り、装置の
軽薄化を実現することができる。
基体にヒートシンクを設け、放熱部を配線基板と平行に
延在させた構造としたので、ヒートシンクによるデッド
スペースをなくし、スペースの有効利用を図り、装置の
軽薄化を実現することができる。
【図１】本発明の実施例１である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図２】本発明の実施例２である半導体集積回路装置を
示す断面図である。
示す断面図である。
１ ピングリッドアレイ
２ 半導体チップ
３ パッケージ基体
４ 絶縁基板
５ キャビティ
６ リードピン
７ トランジスタトランジスタロジック８ キャッ
プ ９ ヒートシンク １０ 基部 １１ 放熱部 １２ 配線基板
プ ９ ヒートシンク １０ 基部 １１ 放熱部 １２ 配線基板
Claims (3)
- 【請求項１】 パッケージ基体にキャビティを形成し
、このキャビティに半導体チップの背面を接合してなる
ピングリッドアレイを介して前記半導体チップを配線基
板に実装した半導体集積回路装置であって、前記パッケ
ージ基体にヒートシンクを設け、その放熱部を配線基板
と平行に延在させたことを特徴とする半導体集積回路装
置。 - 【請求項２】 前記ヒートシンクは、パッケージ基体
の外側面に接合され、その放熱部は配線基板に実装され
る他の半導体集積回路装置よりも高い位置で配線基板と
平行に延在していることを特徴とする請求項１記載の半
導体集積回路装置。 - 【請求項３】 前記ヒートシンクは、パッケージ基体
の裏面に接合され、その放熱部は配線基板の裏側に突出
し、配線基板と平行に延在していることを特徴とする請
求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024391A JPH04259245A (ja) | 1991-02-14 | 1991-02-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024391A JPH04259245A (ja) | 1991-02-14 | 1991-02-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04259245A true JPH04259245A (ja) | 1992-09-14 |
Family
ID=12021756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024391A Pending JPH04259245A (ja) | 1991-02-14 | 1991-02-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04259245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232403A (ja) * | 2009-03-27 | 2010-10-14 | Kyushu Institute Of Technology | ヒートシンク一体化パッケージ及びその製造方法 |
-
1991
- 1991-02-14 JP JP2024391A patent/JPH04259245A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232403A (ja) * | 2009-03-27 | 2010-10-14 | Kyushu Institute Of Technology | ヒートシンク一体化パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| US7095098B2 (en) | Electrically isolated and thermally conductive double-sided pre-packaged component | |
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| TWI423404B (zh) | 積體電路封裝體及其製造方法 | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US7005734B2 (en) | Double-sided cooling isolated packaged power semiconductor device | |
| US8053876B2 (en) | Multi lead frame power package | |
| US6809416B1 (en) | Package for integrated circuit with thermal vias and method thereof | |
| JPH0883818A (ja) | 電子部品組立体 | |
| US9659906B2 (en) | Semiconductor device | |
| US20050230842A1 (en) | Multi-chip flip package with substrate for inter-die coupling | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JPS6161449A (ja) | マルチチップ集積回路パッケ−ジ | |
| JPH10247702A (ja) | ボールグリッドアレイパッケージ及びプリントボード | |
| JPH04259245A (ja) | 半導体集積回路装置 | |
| JPH05211257A (ja) | 半導体集積回路の実装方法 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPH06104309A (ja) | 半導体装置 | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPS6348850A (ja) | 半導体装置の製造方法 | |
| JPH08274225A (ja) | 半導体部品 | |
| JPH07307421A (ja) | Ｌｓｉチップ及びそのパッケージング構造 |