JPH04258096A - クロマ信号分離回路 - Google Patents

クロマ信号分離回路

Info

Publication number
JPH04258096A
JPH04258096A JP3019614A JP1961491A JPH04258096A JP H04258096 A JPH04258096 A JP H04258096A JP 3019614 A JP3019614 A JP 3019614A JP 1961491 A JP1961491 A JP 1961491A JP H04258096 A JPH04258096 A JP H04258096A
Authority
JP
Japan
Prior art keywords
signal
circuit
absolute value
output
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3019614A
Other languages
English (en)
Other versions
JP2737411B2 (ja
Inventor
Akira Sawada
明 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1961491A priority Critical patent/JP2737411B2/ja
Priority to KR1019910021935A priority patent/KR950006360B1/ko
Priority to US07/801,811 priority patent/US5335021A/en
Publication of JPH04258096A publication Critical patent/JPH04258096A/ja
Application granted granted Critical
Publication of JP2737411B2 publication Critical patent/JP2737411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はクロマ信号分離回路に関
し、特にTV,VTRなどの映像機器の中で、NTSC
コンポジット映像信号からクロマ信号を分離するクロマ
信号分離回路に関する。
【0002】
【従来の技術】従来のクロマ信号分離回路の一方式とし
て、現在ラインと前後のラインとのクロマ差分の大小関
係により、分離フィルタの特性を切り替える方式がある
。以下、具体的なブロック図を用いて説明する。
【0003】図3は、従来の一例のブロック図である。 まず、入力信号126は1ライン遅延回路55を通った
後、1ライン遅延回路56に入力される。入力信号12
6および1ライン遅延回路55,56の出力は、それぞ
れバンドパスフィルタ57,58,59に接続される。 このバンドパスフィルタ57,58,59は、カラーサ
ブキャリア周波数(3.58MHz)を中心とする同一
帯域特性のフィルタであり、クロマ信号が存在しない周
波数帯域の信号を除去するものである。バンドパスフィ
ルタ57,58,59の出力を、以下、それぞれ後信号
127,主信号128,前信号129と呼ぶ。これらの
信号は、周波数分離したクロマ信号ともいい、クロマ信
号成分に3.58MHz付近の輝度成分が混入したもの
である。
【0004】後信号128は係数器63で極性を反転さ
れた後、加算器65で主信号128と加算され、後クシ
信号132として出力される。同様に、前信号129は
係数器62で極性を反転された後、加算器64で主信号
128と加算され、前クシ信号134として出力される
。さらに後クシ信号132および前クシ信号134は加
算器66および係数器67で平均値をとられ、3ライン
クシ信号133として出力される。後クシ信号132、
3ラインクシ信号133、前クシ信号134は、輝度成
分が減衰しており、クロマ信号と見なせる。ただし、映
像の垂直相関により、後クシ信号132、3ラインクシ
信号133、前クシ信号134のどれが最適な信号かが
変る。そこで、セレクタ74,75により、これらの信
号132、133、134のいずれかを選んでクロマ信
号134として出力する。以下、セレクタ74、75の
制御信号生成部分について説明する。
【0005】後信号127と主信号128を加算器60
で加算して後差分信号130を得た後、絶対値化回路6
8に入力する。同様に、前信号129と主信号128を
加算器61で加算して前差分信号131を得た後、絶対
値化回路69に入力する。ここで、加算器60、61の
出力が差分になるのは、クロマ信号が1ライン遅延によ
り極性反転するという性質による。絶対値化回路68の
出力は、比較器73の一方の入力に接続されるとともに
、係数器70を通って比較器72の一方の入力にも接続
される。同様に、絶対値化回路69の出力は、比較器7
2の一方の入力に接続されるとともに、係数器71を通
って比較器73の一方の入力にも接続される。係数器7
0、71の値(K)は、通常1.0〜1.5の間の値が
用いられる。比較器72の出力は、セレクタ74の制御
入力に接続され、比較器73の出力は、セレクタ75の
制御入力に接続される。
【0006】次に、これの動作を説明する。比較器70
は、後差分信号130の絶対値をK倍したものと、前差
分信号131の絶対値を比較し、前差分の方が大きいと
きに、セレクタ74で後クシ信号132を選ぶように動
作する。同様に、比較器73は、前差分信号131の絶
対値をK倍したものと、後差分信号130の絶対値を比
較し、誤差分の方が大きいときに、セレクタ75で前ク
シ信号134を選ぶように動作する。
【0007】以上の動作を定性的に説明すれば、基本的
にはライン間のクロマ差分が小さい方のクシ信号を選び
、前後の差分信号が同じようなレベルであれば、3ライ
ンクシ信号を選ぶと言うことになる。なお、ライン間の
クロマ差分は輝度成分として捉えることもできるので、
上記の説明を輝度成分の大小比較と読み直してもよい。
【0008】次に、従来技術の他の例について図4を参
照して説明する。入力信号138に対応して、後クシ信
号154、3ラインクシ信号155、前クシ信号156
および後差分信号151、前差分信号152を得る手段
は、図3と全く同じである。以下、セレクタ92、93
の制御信号を得る部分の構成について説明する。
【0009】加算器85において、後信号139を係数
器82で極性反転した信号と、前信号141とを加算し
て前後差分信号153を得る。後差分信号151と前後
差分信号153は同符号検出回路90に接続され、同符
号検出回路90の出力はセレクタ92の制御入力に接続
される。また、前差分信号152と前後差分信号153
は異符号検出回路91に接続され、異符号検出回路91
の出力はセレクタ93の制御入力に接続される。
【0010】これの動作を以下説明する。同符号検出回
路90は、後差分信号151と前後差分信号153の符
号(+,−の極性)が同じであれば、後クシ信号154
を選ぶようにセレクタ92を制御する。異符号検出回路
91は、前差分信号152と前後差分信号153の符号
が異なる場合に、前クシ信号156を選ぶようにセレク
タ93を制御する。
【0011】次に、以上説明した二つの従来例の動作を
、後信号、主信号、前信号の大小関係より補足説明する
。図5は、大小関係とクロマ信号として選択されるクシ
信号の種類の対応を示したものである。図3の回路にお
いては、主信号128に近いラインとクシを取り、どち
らのラインとも同じような差であれば、3ラインクシを
とっている。また図4の回路においては、3ライン間の
信号変化がパルス状(山形、谷型)であれば、主信号1
40に近いラインとクシを取り、ステップ状(上り坂、
下り坂)であれば、3ラインクシをとっている。
【0012】
【発明が解決しようとする課題】上述した従来のクロマ
信号分離回路においては、3ライン間の信号変化がステ
ップ状である場合は、3ラインクシと前クシまたは後ク
シの信号レベルに差がでる。この差は、前差分と後差分
の信号レベルが近いほど大きくなる。このため、前述し
た図3の回路において係数Kが1に近いと、クシ信号の
切替のバタつきにより、出力クロマ信号のレベル変動が
生じる。この結果、最終的に表示される映像の絵柄が不
自然になるという問題点がある。より具体的に言えば、
クロスカラーやドット妨害の出方にムラが生じ、ムラが
ない場合より画質劣化が目立つという欠点があり、また
、係数Kを1より十分大きく選ぶと、3ライン間の信号
変化がパルス状であるときにレベル変動が生ずるという
欠点がでる。
【0013】一方、図4の回路では、ステップ状である
場合は、常に3ラインを選ぶため切替のバタつきと言う
問題は生じない。しかし、映像の相間が前信号または後
信号のどちらかにある場合でも3ラインを選ぶため、ド
ット妨害が出やすくなるという欠点がある。
【0014】
【課題を解決するための手段】第1の発明のクロマ信号
分離回路は、コンポジット映像信号からクロマ信号を分
離するクロマ信号分離回路において、入力信号(1)に
対応する後信号と、前記入力信号(1)が1ライン遅延
した入力信号(2)に対応する主信号とを加算して、後
差分信号を出力する第1の加算回路と、前記主信号と、
前記入力信号(2)が1ライン遅延した入力信号(3)
に対応する前信号とを加算して、前差分信号を出力する
第2の加算回路と、前記後差分信号を絶対値化する第1
の絶対値化回路と、前記前差分信号を絶対値化する第2
の絶対値化回路と、前記第1の絶対値化回路の出力信号
に、係数K1 またはK2 を乗じて出力する第1の係
数回路と、前記第2の絶対値化回路の出力信号に、係数
K1 またはK2 を乗じて出力する第2の係数回路と
、前記後差分信号と前記前差分信号の符号の正負の一致
・不一致を検出して、異符号判別信号を出力する異符号
検出回路と、前記第1の係数回路の出力信号と、前記第
2の絶対値化回路の出力信号とのレベルの大小比較をす
る第1の比較回路と、前記第1の絶対値化回路の出力信
号と、前記第2の係数回路の出力信号とのレベルの大小
比較をする第3の比較回路と、前記異符号判別信号に制
御されて、前記第1および第2の係数回路における係数
として、K1 またはK2 の何れかを選択する第1の
選択回路と、前記第2の比較回路の出力信号に制御され
て、所定の3ラインクシ信号および前クシ信号の何れか
を選択して出力する第2の選択回路と、前記第1の比較
回路の出力信号に制御されて、前記第2の選択回路の出
力信号および所定の後クシ信号の何れかを選択して、ク
ロマ信号として出力する第3の選択回路と、を備えて構
成される。
【0015】第2の発明のクロマ信号分離回路は、コン
ポジット映像信号からクロマ信号を分離するクロマ信号
分離回路において、入力信号(1)に対応する後信号と
、前記入力信号(1)が1ライン遅延した入力信号(2
)に対応する主信号とを加算して、後差分信号を出力す
る第1の加算回路と、前記主信号と、前記入力信号(2
)が1ライン遅延した入力信号(3)に対応する前信号
とを加算して、前差分信号を出力する第2の加算回路と
、前記後差分信号を絶対値化する第1の絶対値化回路と
、前記前差分信号を絶対値化する第2の絶対値化回路と
、前記後差分信号と前記前差分信号の符号の正負の一致
・不一致を検出して、異符号判別信号を出力する異符号
検出回路と、前記第2の絶対値化回路の出力信号の極性
を反転して出力する第1の係数回路と、前記第1の絶対
値化回路の出力信号と、前記第1の係数回路の出力信号
とを加算して出力する第3の加算回路と、前記第3の加
算回路の出力信号の正符号を検出して、正符号判別信号
を出力する正符号検出回路と、前記正符号検出信号に制
御されて、前記第1および第2の絶対値化回路の出力信
号の何れかを選択して出力する第1の選択回路と、前記
第3の加算回路の出力信号を絶対値化する第3の絶対値
化回路と、前記第1の選択回路の出力信号に、係数K1
 を乗じて出力する第2の係数回路と、前記第3の絶対
値化回路の出力信号に、係数K2 を乗じて出力する第
3の係数回路と、前記異符号判別信号に制御されて、前
記第2の係数回路の出力信号および前記第1の選択回路
の出力信号の何れかを選択して出力する第2の選択回路
と、前記異符号判別信号に制御されて、前記第3の絶対
値化回路の出力信号および前記第3の係数回路の出力信
号の何れかを選択して出力する第3の選択回路と、前記
第2および第3の選択回路の出力信号の大小比較をする
比較回路と、前記正符号判別信号に制御されて、所定の
後クシ信号および前クシ信号の何れかを選択して出力す
る第4の選択回路と、前記比較回路の出力信号に制御さ
れて、所定の3ラインクシ信号および前記第4の選択回
路の出力信号の何れかを選択して、クロマ信号として出
力する第5の選択回路と、を備えて構成される。
【0016】
【実施例】次に本発明について図面を参照して説明する
。図1は本発明の第1の実施例のブロック図である。 後差分信号105と前差分信号106は異符号検出回路
11に入力され、異符号検出回路11の出力は、セレク
タ21,22の制御入力に接続される。後差分信号10
5は絶対値化回路10を通って、係数器17,18およ
び比較器24の一方の入力に接続される。前差分信号1
06は絶対値化回路12を通って、係数器19,20お
よび比較器23の一方の入力に接続される。係数器17
,18の出力はセレクタ21でどちらかが選択された後
、比較器23に入力される。係数器19,20の出力は
セレクタ22でどちらかが選択された後、比較器24に
入力される。比較器23の出力はセレクタ26の制御入
力に接続され、比較器24の出力はセレクタ25の制御
入力に接続される。
【0017】次に、これの動作を説明する。後差分信号
105と前差分信号106の符号が一致している場合、
異符号検出回路11の出力はLとなり、セレクタ21,
22はL側を選択する。したがって、比較器23は、前
差分信号106を絶対値化した信号と、後差分信号10
5を絶対値化してK1倍した信号との大小比較を行う。 同様に、比較器24は、後差分信号105を絶対値化し
た信号と、前差分信号106を絶対値化してK1倍した
信号との大小比較を行う。一方、後差分信号106の符
号が一致しない場合、異符号検出回路11の出力はHと
なり、セレクタ21,22はH側を選択する。これによ
り、前述でK1倍であったところがK2倍となって大小
比較される。
【0018】比較器23での比較の結果、後選択信号1
07が出力されるが、K1倍またはK2倍した方が小さ
ければ、セレクタ26をH側にして後クシ信号109を
選ぶ。同様に比較器24での比較の結果、前選択信号1
08が出力されるが、K1倍またはK2倍した方が小さ
ければ、セレクタ25をH側にして前クシ信号112を
選ぶ。後クシ信号109および前クシ信号112が選ば
れなければ、3ラインクシ信号110が選ばれる。かく
して、セレクタ26より、所望のクロマ信号113が出
力される。
【0019】なお、K1の具体的な値としては1に近い
値を選ぶのであるが、2進数に適した値(4分の5,8
分の9,16分の17など)を選ぶと、係数器17,1
9のハードウェア量が少なくて済む。K2の値としては
1より大きな値を選ぶのであるが、2のべき乗(2,4
,8,…)にすると、係数器18,20はビットシフト
となり、実質的にハードウェアが不用となる。
【0020】図2は、本発明の第2の実施例のブロック
図である。以下、図1と構成の異なる部分を説明する。 絶対値化回路37の出力は、セレクタ45のL側入力お
よび加算器42の一方の入力に接続される。絶対値化回
路38の出力は、セレクタ45のH側入力に接続される
とともに、係数器43を経由して加算器42の他方の入
力に接続される。加算器42の出力は、正符号検出回路
44および絶対値化回路47に接続される。正符号検出
回路44の出力は、セレクタ45,46の制御入力に接
続される。絶対値化回路47の出力は、セレクタ52の
L側入力に接続されるとともに、係数器49を経由して
セレクタ52のH側にも接続される。セレクタ45の出
力は、セレクタ51のH側入力に接続されるとともに、
係数器48を経由してセレクタ51のL側にも接続され
る。セレクタ51,52の出力は比較器53で大小比較
され、比較器53の出力はセレクタ54の制御入力に接
続される。セレクタ54のL側にはセレクタ46の出力
が接続され、H側には3ラインクシ信号124が入力さ
れる。セレクタ46のL側には後クシ信号120,H側
には前クシ信号121が入力される。
【0021】次に、これの動作を説明する。後差分信号
118および前差分信号119の絶対値をとった信号を
係数器43,加算器42,正符号検出回路44により大
小比較され、小さい方をセレクタ45で選ぶ。同時に、
セレクタ46も前差分が小さければ前クシ信号121,
誤差分が小さければ後クシ信号120を選ぶように制御
する。一方、後差分信号118および前差分信号119
は、異符号検出回路36で符号が異なるかどうか検出さ
れ、同符号の場合セレクタ51,52をL側に、異符号
の場合はH側に選択する。これにより、後信号115、
主信号116、前信号117の変化がパルス状の場合は
、後差分信号118および前差分信号119の絶対値の
うち小さい方をK1倍したものと、後差分信号118お
よび前差分信号119から、さらに差分をとった信号と
が、比較器53で大小比較される。また、後信号115
、主信号116、前信号117の変化がステップ状の場
合は、後差分信号118、前差分信号119の絶対値の
うち小さい方と、後差分信号118、前差分信号119
から、さらに差分をとった信号をK2倍したものとが、
比較器53で大小比較される。比較器53は、後差分信
号118、前差分信号119の差分の方が小さい場合、
すなわち後差分信号118、前差分信号119がほぼ同
じ値になると、セレクタ54をH側にして3ラインクシ
信号124を選ぶ。セレクタ54より、所望のクロマ信
号125が出力されることは、第1の実施例の場合と同
様である。
【0022】この第2の実施例は、係数K1,K2を2
のべき乗分の1に選べるので、係数器48,49のハー
ドウェアを実質不用にできる。さらに比較器も第1の実
施例に比較して一つ減るため、ハードウェア費用を低減
できる。
【0023】なお、第1および第2の実施例では係数の
選び方が異なる。第2の実施例におけるK1を8分の1
,16分の1に選んだ場合、第1の実施例のK1に相当
する値は、それぞれ1.12,1.06となる。同様に
、第2の実施例のK2が1,2分の1の場合、第1の実
施例のK2に相当する値はそれぞれ2,3となる。
【0024】
【発明の効果】以上説明したように、本発明は3ライン
間の信号変化がパルス状かステップ状かを検出すること
により、差分信号を比較する際の係数を切替えている。 これにより、クシ信号の切替えがパタついても、レベル
変動を押えられる係数を選ぶことができ、最終的に表示
される映像の絵柄をより自然にすることができるという
効果が得られる。具体的には、「草原の青草が強い風で
波打つ情景」や「密集した小金色の麦の穂が揺れている
情景」等において、クロスカラーやドット妨害が発生し
た場合でも、不自然さを目立たなくすることができると
いう効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図である
【図2】本発明の第2の実施例を示すブロック図である
【図3】従来例を示すブロック図である。
【図4】他の実施例を示すブロック図である。
【図5】従来例における後信号、主信号おより前信号の
大小関係と、クロマ信号として選択されるクシ信号の種
類との対応を示す図である。
【符号の説明】
1,2,27,28,55,56,76,77    
1ライン遅延回路 3〜5、29〜31、57〜59、78〜80    
バンドパスフィルタ 6,7,13〜15、32,33,39〜41、42,
60,61,64〜66、83〜88    加算器8
、9、16〜20、34、35、43、48〜50、6
2、63、67、70、71、81、82、89   
 係数器、 10、12、37、38、47、68、69    絶
対値化回路 11、36、90、91    異符号検出回路21、
22、25、26、45、46、51、52、54、7
5、92、93セレクタ 23、24、53、72、73    比較器44  
  正符号検出回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  コンポジット映像信号からクロマ信号
    を分離するクロマ信号分離回路において、入力信号(1
    )に対応する後信号と、前記入力信号(1)が1ライン
    遅延した入力信号(2)に対応する主信号とを加算して
    、後差分信号を出力する第1の加算回路と、前記主信号
    と、前記入力信号(2)が1ライン遅延した入力信号(
    3)に対応する前信号とを加算して、前差分信号を出力
    する第2の加算回路と、前記後差分信号を絶対値化する
    第1の絶対値化回路と、前記前差分信号を絶対値化する
    第2の絶対値化回路と、前記第1の絶対値化回路の出力
    信号に、係数K1 またはK2 を乗じて出力する第1
    の係数回路と、前記第2の絶対値化回路の出力信号に、
    係数K1 またはK2 を乗じて出力する第2の係数回
    路と、前記後差分信号と前記前差分信号の符号の正負の
    一致・不一致を検出して、異符号判別信号を出力する異
    符号検出回路と、前記第1の係数回路の出力信号と、前
    記第2の絶対値化回路の出力信号とのレベルの大小比較
    をする第1の比較回路と、前記第1の絶対値化回路の出
    力信号と、前記第2の係数回路の出力信号とのレベルの
    大小比較をする第2の比較回路と、前記異符号判別信号
    に制御されて、前記第1および第2の係数回路における
    係数として、K1 またはK2 の何れかを選択する第
    1の選択回路と、前記第2の比較回路の出力信号に制御
    されて、所定の3ラインクシ信号および前クシ信号の何
    れかを選択して出力する第2の選択回路と、前記第1の
    比較回路の出力信号に制御されて、前記第2の選択回路
    の出力信号および所定の後クシ信号の何れかを選択して
    、クロマ信号として出力する第3の選択回路と、を備え
    ることを特徴とするクロマ信号分離回路。
  2. 【請求項2】  コンポジット映像信号からクロマ信号
    を分離するクロマ信号分離回路において、入力信号(1
    )に対応する後信号と、前記入力信号(1)が1ライン
    遅延した入力信号(2)に対応する主信号とを加算して
    、後差分信号を出力する第1の加算回路と、前記主信号
    と、前記入力信号(2)が1ライン遅延した入力信号(
    3)に対応する前信号とを加算して、前差分信号を出力
    する第2の加算回路と、前記後差分信号を絶対値化する
    第1の絶対値化回路と、前記前差分信号を絶対値化する
    第2の絶対値化回路と、前記後差分信号と前記前差分信
    号の符号の正負の一致・不一致を検出して、異符号判別
    信号を出力する異符号検出回路と、前記第2の絶対値化
    回路の出力信号の極性を反転して出力する第1の係数回
    路と、前記第1の絶対値化回路の出力信号と、前記第1
    の係数回路の出力信号とを加算して出力する第3の加算
    回路と、前記第3の加算回路の出力信号の正符号を検出
    して、正符号判別信号を出力する正符号検出回路と、前
    記正符号検出信号に制御されて、前記第1および第2の
    絶対値化回路の出力信号の何れかを選択して出力する第
    1の選択回路と、前記第3の加算回路の出力信号を絶対
    値化する第3の絶対値化回路と、前記第1の選択回路の
    出力信号に、係数K1 を乗じて出力する第2の係数回
    路と、前記第3の絶対値化回路の出力信号に、係数K2
     を乗じて出力する第3の係数回路と、前記異符号判別
    信号に制御されて、前記第2の係数回路の出力信号およ
    び前記第1の選択回路の出力信号の何れかを選択して出
    力する第2の選択回路と、前記異符号判別信号に制御さ
    れて、前記第3の絶対値化回路の出力信号および前記第
    3の係数回路の出力信号の何れかを選択して出力する第
    3の選択回路と、前記第2および第3の選択回路の出力
    信号の大小比較をする比較回路と、前記正符号判別信号
    に制御されて、所定の後クシ信号および前クシ信号の何
    れかを選択して出力する第4の選択回路と、前記比較回
    路の出力信号に制御されて、所定の3ラインクシ信号お
    よび前記第4の選択回路の出力信号の何れかを選択して
    、クロマ信号として出力する第5の選択回路と、を備え
    ることを特徴とするクロマ信号分離回路。
JP1961491A 1990-11-30 1991-02-13 クロマ信号分離回路 Expired - Fee Related JP2737411B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1961491A JP2737411B2 (ja) 1991-02-13 1991-02-13 クロマ信号分離回路
KR1019910021935A KR950006360B1 (ko) 1990-11-30 1991-11-30 논리형 콤 필터 및 크로마 신호 분리회로
US07/801,811 US5335021A (en) 1990-11-30 1991-12-02 Logical comb filter and chroma signal separation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1961491A JP2737411B2 (ja) 1991-02-13 1991-02-13 クロマ信号分離回路

Publications (2)

Publication Number Publication Date
JPH04258096A true JPH04258096A (ja) 1992-09-14
JP2737411B2 JP2737411B2 (ja) 1998-04-08

Family

ID=12004064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1961491A Expired - Fee Related JP2737411B2 (ja) 1990-11-30 1991-02-13 クロマ信号分離回路

Country Status (1)

Country Link
JP (1) JP2737411B2 (ja)

Also Published As

Publication number Publication date
JP2737411B2 (ja) 1998-04-08

Similar Documents

Publication Publication Date Title
JPH04126489A (ja) 複合映像信号の輝度/色度信号分離回路
JP2001224040A (ja) 輝度及び色差分離回路
US5386244A (en) Brightness signal/color signal separation filter including an image correction judging circuit
US4636840A (en) Adaptive luminance-chrominance separation apparatus
JPH06327030A (ja) 動き検出回路
CN100499828C (zh) 用于计算由采样信号表示的向量的近似幅度的装置
JPS6057789A (ja) 輝度信号色信号分離回路
KR930008184B1 (ko) 휘도/색신호 분리 회로
US7224406B2 (en) Digital signal processing system and method applied for chroma transition
JPS58129890A (ja) 適応型輝度信号・色度信号分離フィルタ
JPH01162493A (ja) 適応型輝度信号色信号分離装置
JPH04258096A (ja) クロマ信号分離回路
JPH02113672A (ja) 輝度信号処理回路
JPS6345988A (ja) 輝度信号・色信号分離回路
JP2508899B2 (ja) 輝度信号色信号分離フィルタ
JP2536675B2 (ja) 輝度信号色信号分離フィルタ
JPS6346088A (ja) Yc分離回路
JP3003177B2 (ja) 輝度信号色信号分離フィルタ
JP2840783B2 (ja) ロジカルコムフィルタ
JPH02213283A (ja) 輪郭強調量調整回路およびテレビジョン受像機
JPH062382Y2 (ja) 適応型輪郭強調y/c分離回路
JP2685542B2 (ja) クロマ信号処理回路
KR930008185B1 (ko) 복합영상신호에서 라인간 상관도를 이용하는 색신호 분리방법 및 회로
JPH03211990A (ja) 多モードくし形フィルタ装置における制御信号発生回路
JP3003178B2 (ja) 輝度信号色信号分離フィルタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees