JPH04255108A - 定振幅移相回路 - Google Patents
定振幅移相回路Info
- Publication number
- JPH04255108A JPH04255108A JP3800691A JP3800691A JPH04255108A JP H04255108 A JPH04255108 A JP H04255108A JP 3800691 A JP3800691 A JP 3800691A JP 3800691 A JP3800691 A JP 3800691A JP H04255108 A JPH04255108 A JP H04255108A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- differential connection
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 title description 24
- 230000008054 signal transmission Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は定振幅移相回路に係わり
、特に、数百ＭＨｚ〜数ＧＨｚのような非常に高い定振
幅移相回路を構成する場合に用いて好適なものである。
、特に、数百ＭＨｚ〜数ＧＨｚのような非常に高い定振
幅移相回路を構成する場合に用いて好適なものである。
【０００２】
【従来の技術】従来より、入力信号の周波数が変化して
も振幅が一定の信号を出力する定振幅移相回路が種々の
分野で用いられている。上記定振幅移相回路は、２個の
係数回路をもつ加算器と、上記係数回路に未処理信号と
移相処理信号を加える手段とを組み合わせることにより
構成される。また、それを実現するための具体的回路例
としては、図３の回路図に示すように位相反転入力と非
反転入力をもつ演算増幅器２４を利用した定振幅移相回
路が知られている。
も振幅が一定の信号を出力する定振幅移相回路が種々の
分野で用いられている。上記定振幅移相回路は、２個の
係数回路をもつ加算器と、上記係数回路に未処理信号と
移相処理信号を加える手段とを組み合わせることにより
構成される。また、それを実現するための具体的回路例
としては、図３の回路図に示すように位相反転入力と非
反転入力をもつ演算増幅器２４を利用した定振幅移相回
路が知られている。
【０００３】図３の回路を機能ブロック図で表すと、図
２に示すように２つの係数回路２１，２２と、加算回路
２３と、抵抗器Ｒ１ と、コンデンサＣ１ とからなる
低域通過フィルタ回路２５等により構成される。このブ
ロック図での出力信号をＥＯ とすると、ＥＯ の値は
数式（１）に示す如くなる。
２に示すように２つの係数回路２１，２２と、加算回路
２３と、抵抗器Ｒ１ と、コンデンサＣ１ とからなる
低域通過フィルタ回路２５等により構成される。このブ
ロック図での出力信号をＥＯ とすると、ＥＯ の値は
数式（１）に示す如くなる。
【０００４】
【数１】
また、振幅の絶対値をＥＡＢＳ とすると、これは数式
（２）に示す如くなる。
（２）に示す如くなる。
【数２】
更に、出力位相をθとした場合、この出力位相θの大き
さは数式（３）に表されるようになる。
さは数式（３）に表されるようになる。
【数３】
これらの数式（１）、（２）、（３）より、角周波数ω
の変化により振幅は一定で位相は０から２πラジアン変
化することが分かる。
の変化により振幅は一定で位相は０から２πラジアン変
化することが分かる。
【０００５】
【発明が解決しようとする課題】上記構成の定振幅移相
回路においては、演算増幅器２４の周波数帯域を十分に
広くとることができない。したがって、周波数が数百Ｍ
Ｈｚを越えるような定振幅移相回路を図３に示した回路
で構成すると、演算増幅器２４の移相回転が大きく、且
つ十分な周波数特性を得ることができない。このため、
十分な帰還がかけられないので、図３の回路を用いて周
波数が数百ＭＨｚを越える定振幅移相回路を実現するの
は、現在のところ困難であった。本発明は、以上述べた
数百ＭＨｚを越える周波数でも動作する定振幅移相回路
を提供できるようにすることを目的とする。
回路においては、演算増幅器２４の周波数帯域を十分に
広くとることができない。したがって、周波数が数百Ｍ
Ｈｚを越えるような定振幅移相回路を図３に示した回路
で構成すると、演算増幅器２４の移相回転が大きく、且
つ十分な周波数特性を得ることができない。このため、
十分な帰還がかけられないので、図３の回路を用いて周
波数が数百ＭＨｚを越える定振幅移相回路を実現するの
は、現在のところ困難であった。本発明は、以上述べた
数百ＭＨｚを越える周波数でも動作する定振幅移相回路
を提供できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】本発明の定振幅移相回路
は、特性が揃った２個のトランジスタを差動接続して構
成されていて、入力された信号の位相を反転させた第１
の信号、および上記入力信号と同相の第２の信号を出力
する第１の差動接続回路と、特性が揃った２個のトラン
ジスタの各出力電極を共通に接続してなり、上記第１の
差動接続回路を構成する各トランジスタから与えられる
位相反転信号および位相非反転信号を同相で加算する第
２の差動接続回路と、上記第２の差動接続回路が上記位
相反転信号および位相非反転信号を増幅する利得が２対
１になるように設定するために設けられている負荷回路
と、上記差動接続回路から出力される信号の位相を反転
させて上記第２の差動接続回路に供給する第１の信号供
給線、および上記差動接続回路から出力される信号を同
相のままで上記第２の差動接続回路に供給する第２の信
号供給線からなる信号伝送回路とを具備している。
は、特性が揃った２個のトランジスタを差動接続して構
成されていて、入力された信号の位相を反転させた第１
の信号、および上記入力信号と同相の第２の信号を出力
する第１の差動接続回路と、特性が揃った２個のトラン
ジスタの各出力電極を共通に接続してなり、上記第１の
差動接続回路を構成する各トランジスタから与えられる
位相反転信号および位相非反転信号を同相で加算する第
２の差動接続回路と、上記第２の差動接続回路が上記位
相反転信号および位相非反転信号を増幅する利得が２対
１になるように設定するために設けられている負荷回路
と、上記差動接続回路から出力される信号の位相を反転
させて上記第２の差動接続回路に供給する第１の信号供
給線、および上記差動接続回路から出力される信号を同
相のままで上記第２の差動接続回路に供給する第２の信
号供給線からなる信号伝送回路とを具備している。
【０００７】
【作用】本発明は上述した技術手段よりなるので、入力
された信号に対して位相が反転している信号および位相
が反転していない信号、すなわち位相反転信号および位
相非反転信号を第１の差動接続回路により生成するとと
もに、これらの位相反転信号および位相非反転信号を第
２の差動接続回路に供給して同相で加算する。この際、
上記位相反転信号および位相非反転信号のうちのいずれ
か一方の信号を、リアクタンス素子が付加されている信
号供給線を介して上記第２の差動接続回路に供給するよ
うにしてその位相をシフトするととともに、上記第２の
差動接続回路が上記位相反転信号および位相非反転信号
を増幅する利得が２対１になるように設定することによ
り、定振幅移相回路の動作を行わせるようにする。
された信号に対して位相が反転している信号および位相
が反転していない信号、すなわち位相反転信号および位
相非反転信号を第１の差動接続回路により生成するとと
もに、これらの位相反転信号および位相非反転信号を第
２の差動接続回路に供給して同相で加算する。この際、
上記位相反転信号および位相非反転信号のうちのいずれ
か一方の信号を、リアクタンス素子が付加されている信
号供給線を介して上記第２の差動接続回路に供給するよ
うにしてその位相をシフトするととともに、上記第２の
差動接続回路が上記位相反転信号および位相非反転信号
を増幅する利得が２対１になるように設定することによ
り、定振幅移相回路の動作を行わせるようにする。
【０００８】
【実施例】図１は、本発明の一実施例を示す定振幅移相
回路の回路図である。以下に図１を基にして本実施例の
定振幅移相回路について説明する。第１のＦＥＴトラン
ジスタＱ１ と第２のＦＥＴトランジスタＱ２ とで第
１の差動接続回路６が構成されている。そして、入力端
子１を通じて第１のＦＥＴトランジスタＱ１ のゲート
に入力信号Ｓ１ が加えられる。
回路の回路図である。以下に図１を基にして本実施例の
定振幅移相回路について説明する。第１のＦＥＴトラン
ジスタＱ１ と第２のＦＥＴトランジスタＱ２ とで第
１の差動接続回路６が構成されている。そして、入力端
子１を通じて第１のＦＥＴトランジスタＱ１ のゲート
に入力信号Ｓ１ が加えられる。
【０００９】上記ＦＥＴトランジスタＱ１ は、そのソ
ースが第２のＦＥＴトランジスタＱ２ のソースと共通
に接続されている。そして、ゲートとソースとが接続さ
れいて、電流源となるＦＥＴトランジスタＱ３ を介し
てグランドＧＮＤに接続されている。また、上記第１お
よび第２のＦＥＴトランジスタＱ１ ，Ｑ２ の各ドレ
インには、負荷抵抗器Ｒ１ ，Ｒ２ がそれぞれ接続さ
れていて、上記共通接続されたドレインはこれらの負荷
抵抗器Ｒ１ ，Ｒ２ を介して電源ＶＤＤに接続されて
いる。また、各ＦＥＴトランジスタＱ１ ，Ｑ２ のゲ
ートには、ブリーダ抵抗器Ｒ３ ，Ｒ４ がそれぞれ接
続されている。
ースが第２のＦＥＴトランジスタＱ２ のソースと共通
に接続されている。そして、ゲートとソースとが接続さ
れいて、電流源となるＦＥＴトランジスタＱ３ を介し
てグランドＧＮＤに接続されている。また、上記第１お
よび第２のＦＥＴトランジスタＱ１ ，Ｑ２ の各ドレ
インには、負荷抵抗器Ｒ１ ，Ｒ２ がそれぞれ接続さ
れていて、上記共通接続されたドレインはこれらの負荷
抵抗器Ｒ１ ，Ｒ２ を介して電源ＶＤＤに接続されて
いる。また、各ＦＥＴトランジスタＱ１ ，Ｑ２ のゲ
ートには、ブリーダ抵抗器Ｒ３ ，Ｒ４ がそれぞれ接
続されている。
【００１０】上記第１および第２のＦＥＴトランジスタ
Ｑ１ ，Ｑ２ によって構成される第１の差動接続回路
６は、上記入力信号ＳＩＮを増幅するとともに、上記入
力信号ＳＩＮの位相反転信号Ｓ１および位相非反転信号
Ｓ２ を生成する作用を行う。
Ｑ１ ，Ｑ２ によって構成される第１の差動接続回路
６は、上記入力信号ＳＩＮを増幅するとともに、上記入
力信号ＳＩＮの位相反転信号Ｓ１および位相非反転信号
Ｓ２ を生成する作用を行う。
【００１１】上記第１のＦＥＴトランジスタＱ１ のド
レインから得られる位相反転信号Ｓ１ は、リアクタン
ス素子であるコンデンサＣ１ を介してその一部がグラ
ンドＧＮＤに接続されている第１の信号供給線３を通し
てＦＥＴトランジスタＱ４ のゲートに供給される。ま
た、第２のＦＥＴトランジスタＱ２ のドレインから得
られる位相非反転信号Ｓ２ は、リアクタンス素子が接
続されていない第２の信号供給線４を通してＦＥＴトラ
ンジスタＱ５ のゲートに与えられる。
レインから得られる位相反転信号Ｓ１ は、リアクタン
ス素子であるコンデンサＣ１ を介してその一部がグラ
ンドＧＮＤに接続されている第１の信号供給線３を通し
てＦＥＴトランジスタＱ４ のゲートに供給される。ま
た、第２のＦＥＴトランジスタＱ２ のドレインから得
られる位相非反転信号Ｓ２ は、リアクタンス素子が接
続されていない第２の信号供給線４を通してＦＥＴトラ
ンジスタＱ５ のゲートに与えられる。
【００１２】上記ＦＥＴトランジスタＱ４ とＱ５ と
で第２の差動接続回路７が構成されていて、上記ＦＥＴ
トランジスタＱ４ のソースは、抵抗器Ｒ７ 、抵抗器
Ｒ９ 、コンデンサＣ３よりなる直列回路を介してグラ
ンドＧＮＤに接続される。また、上記抵抗器Ｒ７ と抵
抗器Ｒ９ との接続点がコンデンサＣ４ を介してグラ
ンドＧＮＤに接続されている。一方、上記ＦＥＴトラン
ジスタＱ５ のソースは、抵抗器Ｒ６ と抵抗器Ｒ８
よりなる直列回路を介してグランドＧＮＤに接続される
。そして、上記抵抗器Ｒ９ とコンデンサＣ３ との接
続点と、上記抵抗器Ｒ６ と抵抗器Ｒ８ との接続点が
共通に接続されている。
で第２の差動接続回路７が構成されていて、上記ＦＥＴ
トランジスタＱ４ のソースは、抵抗器Ｒ７ 、抵抗器
Ｒ９ 、コンデンサＣ３よりなる直列回路を介してグラ
ンドＧＮＤに接続される。また、上記抵抗器Ｒ７ と抵
抗器Ｒ９ との接続点がコンデンサＣ４ を介してグラ
ンドＧＮＤに接続されている。一方、上記ＦＥＴトラン
ジスタＱ５ のソースは、抵抗器Ｒ６ と抵抗器Ｒ８
よりなる直列回路を介してグランドＧＮＤに接続される
。そして、上記抵抗器Ｒ９ とコンデンサＣ３ との接
続点と、上記抵抗器Ｒ６ と抵抗器Ｒ８ との接続点が
共通に接続されている。
【００１３】また、これらのＦＥＴトランジスタＱ４
，Ｑ５ の各ドレインは互いに共通に接続されるととも
に、抵抗器Ｒ５ を通じて電源ＶＤＤに接続される。そ
して、共通に接続されたＱ４ ，Ｑ５ のドレインから
取り出される信号が直流阻止コンデンサＣ５ を通じ、
出力信号ＳＯＵＴ として出力端子２に導出される。本
実施例においては、上記コンデンサＣ３ ，Ｃ４ のイ
ンピーダンスは極力零に近い値になるようにしている。
，Ｑ５ の各ドレインは互いに共通に接続されるととも
に、抵抗器Ｒ５ を通じて電源ＶＤＤに接続される。そ
して、共通に接続されたＱ４ ，Ｑ５ のドレインから
取り出される信号が直流阻止コンデンサＣ５ を通じ、
出力信号ＳＯＵＴ として出力端子２に導出される。本
実施例においては、上記コンデンサＣ３ ，Ｃ４ のイ
ンピーダンスは極力零に近い値になるようにしている。
【００１４】このようにして構成することにより、上記
第１および第２のＦＥＴトランジスタＱ１ ，Ｑ２ の
ドレインからは、入力端子１より入力される信号ＳＩＮ
の位相を反転させた信号Ｓ１ 、および上記位相反転信
号Ｓ１ と同相である位相非反転信号Ｓ２ を生成する
。そして、上記したようにこれらの位相反転信号Ｓ１
および位相非反転信号Ｓ２ を、第２の差動接続回路７
を構成する一対のＦＥＴトランジスタＱ４ ，Ｑ５ の
各ゲートに与えて同相で加算する。
第１および第２のＦＥＴトランジスタＱ１ ，Ｑ２ の
ドレインからは、入力端子１より入力される信号ＳＩＮ
の位相を反転させた信号Ｓ１ 、および上記位相反転信
号Ｓ１ と同相である位相非反転信号Ｓ２ を生成する
。そして、上記したようにこれらの位相反転信号Ｓ１
および位相非反転信号Ｓ２ を、第２の差動接続回路７
を構成する一対のＦＥＴトランジスタＱ４ ，Ｑ５ の
各ゲートに与えて同相で加算する。
【００１５】ここで、本実施例における定振幅移相回路
の回路定数を、抵抗器Ｒ１ ＝抵抗器Ｒ２ 、抵抗器Ｒ
６ ×０．５＝抵抗器Ｒ７ ＝抵抗器Ｒ９ とするとと
もに、ＦＥＴトランジスタＱ１ とＱ２ 、およびＦＥ
ＴトランジスタＱ４ とＱ５ とを同一の特性にする。 各回路定数をこのようにすれば、上記トランジスタＱ５
における抵抗器Ｒ５ および抵抗器Ｒ６ を含む利得
と、上記トランジスタＱ４ における抵抗器Ｒ５ およ
び抵抗器Ｒ７ を含む利得は１対２となるので、図２に
示した回路と同様な定振幅移相動作を行わせることがで
きる。したがって、図３に示したようなオペレーショナ
ルアンプを用いなくても済むので、発振したりする不都
合なく高周波数の定振幅移相回路を実現することができ
、高周波特性を大幅に向上させることができる。なお、
本実施例においては、ＦＥＴトランジスタを用いて定振
幅移相回路を構成した例を示したが、バイポーラトラン
ジスタを用いても同様に構成することができる。
の回路定数を、抵抗器Ｒ１ ＝抵抗器Ｒ２ 、抵抗器Ｒ
６ ×０．５＝抵抗器Ｒ７ ＝抵抗器Ｒ９ とするとと
もに、ＦＥＴトランジスタＱ１ とＱ２ 、およびＦＥ
ＴトランジスタＱ４ とＱ５ とを同一の特性にする。 各回路定数をこのようにすれば、上記トランジスタＱ５
における抵抗器Ｒ５ および抵抗器Ｒ６ を含む利得
と、上記トランジスタＱ４ における抵抗器Ｒ５ およ
び抵抗器Ｒ７ を含む利得は１対２となるので、図２に
示した回路と同様な定振幅移相動作を行わせることがで
きる。したがって、図３に示したようなオペレーショナ
ルアンプを用いなくても済むので、発振したりする不都
合なく高周波数の定振幅移相回路を実現することができ
、高周波特性を大幅に向上させることができる。なお、
本実施例においては、ＦＥＴトランジスタを用いて定振
幅移相回路を構成した例を示したが、バイポーラトラン
ジスタを用いても同様に構成することができる。
【００１６】
【発明の効果】本発明は上述したように、特性が揃った
トランジスタをそれぞれ差動接続して第１および第２の
差動接続回路を構成し、入力された信号に対して位相が
反転している信号および位相が反転していない信号、す
なわち位相反転信号および位相非反転信号を上記第１の
差動接続回路で生成するとともに、これらの位相反転信
号および位相非反転信号を第２の差動接続回路を構成す
る各トランジスタの入力電極にそれぞれ供給して同相で
加算するようになし、この際、上記位相反転信号および
位相非反転信号のうちのいずれか一方の信号を、リアク
タンス素子が付加されている信号供給線を介して上記第
２の差動接続回路に供給するようにしてその位相をシフ
トするととともに、上記第２の差動接続回路が上記位相
反転信号および位相非反転信号を増幅する利得が２対１
となるようにしたので、従来のように、発振の恐れがあ
り、しかも高周波化が困難なオペレーショナルアンプを
用いて帰還をかけることにより２対１にして２つの信号
の差を得る回路を用いることなく定振幅移相回路を構成
することができ、高周波特性の優れた定振幅移相動作を
実現できる。
トランジスタをそれぞれ差動接続して第１および第２の
差動接続回路を構成し、入力された信号に対して位相が
反転している信号および位相が反転していない信号、す
なわち位相反転信号および位相非反転信号を上記第１の
差動接続回路で生成するとともに、これらの位相反転信
号および位相非反転信号を第２の差動接続回路を構成す
る各トランジスタの入力電極にそれぞれ供給して同相で
加算するようになし、この際、上記位相反転信号および
位相非反転信号のうちのいずれか一方の信号を、リアク
タンス素子が付加されている信号供給線を介して上記第
２の差動接続回路に供給するようにしてその位相をシフ
トするととともに、上記第２の差動接続回路が上記位相
反転信号および位相非反転信号を増幅する利得が２対１
となるようにしたので、従来のように、発振の恐れがあ
り、しかも高周波化が困難なオペレーショナルアンプを
用いて帰還をかけることにより２対１にして２つの信号
の差を得る回路を用いることなく定振幅移相回路を構成
することができ、高周波特性の優れた定振幅移相動作を
実現できる。
【図１】本発明の定振幅移相回路の一実施例を示す回路
図である。
図である。
【図２】従来の定振幅移相回路の機能ブロック図である
。
。
【図３】図２の定振幅移相回路の具体的な回路例を示す
構成図である。
構成図である。
１ 入力端子
２ 出力端子
３ 第１の信号供給線
４ 第２の信号供給線
６ 第１の差動接続回路
７ 第２の差動接続回路
ＳＩＮ 入力信号
ＳＯＵＴ 出力信号
Ｓ１ 位相反転信号
Ｓ２ 位相非反転信号
ＧＮＤ グランド
Claims (1)
- 【請求項１】 特性が揃った２個のトランジスタを差
動接続して構成されていて、入力された信号の位相を反
転させた第１の信号、および上記入力信号と同相の第２
の信号を出力する第１の差動接続回路と、特性が揃った
２個のトランジスタの各出力電極を共通に接続してして
なり、上記第１の差動接続回路を構成する各トランジス
タから与えられる位相反転信号および位相非反転信号を
同相で加算する第２の差動接続回路と、上記第２の差動
接続回路が上記位相反転信号および位相非反転信号を増
幅する利得が２対１になるように設定するために設けら
れている負荷回路と、上記差動接続回路から出力される
信号の位相を反転させて上記第２の差動接続回路に供給
する第１の信号供給線、および上記差動接続回路から出
力される信号を同相のままで上記第２の差動接続回路に
供給する第２の信号供給線からなる信号伝送回路とを具
備することを特徴とする定振幅移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038006A JP2744355B2 (ja) | 1991-02-07 | 1991-02-07 | 定振幅移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038006A JP2744355B2 (ja) | 1991-02-07 | 1991-02-07 | 定振幅移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255108A true JPH04255108A (ja) | 1992-09-10 |
| JP2744355B2 JP2744355B2 (ja) | 1998-04-28 |
Family
ID=12513490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038006A Expired - Lifetime JP2744355B2 (ja) | 1991-02-07 | 1991-02-07 | 定振幅移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2744355B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616829U (ja) * | 1979-07-16 | 1981-02-14 | ||
| JPS6272217A (ja) * | 1985-09-26 | 1987-04-02 | Mitsubishi Electric Corp | 移相回路 |
-
1991
- 1991-02-07 JP JP3038006A patent/JP2744355B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616829U (ja) * | 1979-07-16 | 1981-02-14 | ||
| JPS6272217A (ja) * | 1985-09-26 | 1987-04-02 | Mitsubishi Electric Corp | 移相回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2744355B2 (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| US6982584B2 (en) | Phase quadrature and slaved working frequency signal generator | |
| JPH04255108A (ja) | 定振幅移相回路 | |
| JPH04255107A (ja) | 定振幅移相回路 | |
| US6239661B1 (en) | Transmitter and an oscillator network for use in the transmitter | |
| JPH04256212A (ja) | 定振幅移相回路 | |
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| JP3407568B2 (ja) | 不平衡−平衡変換回路 | |
| JPH04255106A (ja) | 定振幅移相回路 | |
| JPS6230521B2 (ja) | ||
| JPH06188611A (ja) | マイクロ波信号分配回路 | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JP3183909B2 (ja) | マイクロ波ミキサ回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPS6336744Y2 (ja) | ||
| JP3545291B2 (ja) | ミキサ回路 | |
| JP4075127B2 (ja) | 位相シフト回路 | |
| JPH0339927Y2 (ja) | ||
| JPH02296408A (ja) | 差動増幅回路 | |
| JPH1065452A (ja) | ダブルバランスドミキサ | |
| JPH0448019Y2 (ja) | ||
| JPS62603B2 (ja) | ||
| JP3219218B2 (ja) | 変調回路 | |
| JPH0533264U (ja) | アナログ掛算器 | |
| JPH0451787B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |