JPH1065452A - ダブルバランスドミキサ - Google Patents
ダブルバランスドミキサInfo
- Publication number
- JPH1065452A JPH1065452A JP10625597A JP10625597A JPH1065452A JP H1065452 A JPH1065452 A JP H1065452A JP 10625597 A JP10625597 A JP 10625597A JP 10625597 A JP10625597 A JP 10625597A JP H1065452 A JPH1065452 A JP H1065452A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- signal input
- balanced mixer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ベースバンド信号の入力と変調信号の出力が
同一端子に接続されるにもかかわらず、チョークインダ
クタを不要にしたダブルバランスドミキサを提供する。 【解決手段】 ＦＥＴＱ１乃至Ｑ４に入力されるベース
バンド信号を、２組の差動増幅回路１２０、１３０を使
用して供給することにより、これらのＦＥＴ同士の短絡
を防止する。 【効果】 位相が互いに逆相の変調信号の、混合による
打ち消しを防止するチョークインダクタが不要になる。
同一端子に接続されるにもかかわらず、チョークインダ
クタを不要にしたダブルバランスドミキサを提供する。 【解決手段】 ＦＥＴＱ１乃至Ｑ４に入力されるベース
バンド信号を、２組の差動増幅回路１２０、１３０を使
用して供給することにより、これらのＦＥＴ同士の短絡
を防止する。 【効果】 位相が互いに逆相の変調信号の、混合による
打ち消しを防止するチョークインダクタが不要になる。
Description
【０００１】
【発明の属する技術分野】本発明は、変調器、復調器な
どに使用されるダブルバランスドミキサに関する。
どに使用されるダブルバランスドミキサに関する。
【０００２】
【従来の技術】従来のダブルバランスドミキサの構成
を、１組の差動増幅回路を用いてなるものを例に取り、
図面を参照して説明する。
を、１組の差動増幅回路を用いてなるものを例に取り、
図面を参照して説明する。
【０００３】図５において、ダブルバランスドミキサ３
００は、第１の信号入力端子１、第２の信号入力端子
２、第３の信号入力端子３、第４の信号入力端子４と、
第１の信号出力端子５、第２の信号出力端子６と、第１
の電源端子７、第２の電源端子８、第３の電源端子９
と、ダブルバランスドミキサ回路３１０と、差動増幅回
路３２０と、定電流回路３３０と、バイアス回路３４０
とを備えてなる。
００は、第１の信号入力端子１、第２の信号入力端子
２、第３の信号入力端子３、第４の信号入力端子４と、
第１の信号出力端子５、第２の信号出力端子６と、第１
の電源端子７、第２の電源端子８、第３の電源端子９
と、ダブルバランスドミキサ回路３１０と、差動増幅回
路３２０と、定電流回路３３０と、バイアス回路３４０
とを備えてなる。
【０００４】第１の信号入力端子１と第２の信号入力端
子２には、互いに位相が１８０度異なる（以下、互いに
逆相と記す）ベースバンド信号（例えば、周波数ｆｂ＝
５０ｋＨｚの正弦波）が入力される。第３の信号入力端
子３と第４の信号入力端子４には、互いに逆相の２つの
ローカル信号（例えば、周波数ｆｌ＝１．５ＧＨｚの正
弦波）が入力される。
子２には、互いに位相が１８０度異なる（以下、互いに
逆相と記す）ベースバンド信号（例えば、周波数ｆｂ＝
５０ｋＨｚの正弦波）が入力される。第３の信号入力端
子３と第４の信号入力端子４には、互いに逆相の２つの
ローカル信号（例えば、周波数ｆｌ＝１．５ＧＨｚの正
弦波）が入力される。
【０００５】ダブルバランスドミキサ回路３１０は、そ
れぞれミキサとしての機能を有する４つの非線形素子で
あるＦＥＴＱ１２、Ｑ１３、Ｑ１４、Ｑ１５を含む。差
動増幅回路３２０は２つのＦＥＴＱ１６、Ｑ１７を含
む。定電流回路３３０はＦＥＴＱ１８を含む。バイアス
回路３４０は差動増幅回路３２０に接続されている。差
動増幅回路３２０と定電流回路３３０は直列に接続され
ており、ダブルバランスドミキサ回路３１０とともに第
１の電源端子７より給電されている。
れぞれミキサとしての機能を有する４つの非線形素子で
あるＦＥＴＱ１２、Ｑ１３、Ｑ１４、Ｑ１５を含む。差
動増幅回路３２０は２つのＦＥＴＱ１６、Ｑ１７を含
む。定電流回路３３０はＦＥＴＱ１８を含む。バイアス
回路３４０は差動増幅回路３２０に接続されている。差
動増幅回路３２０と定電流回路３３０は直列に接続され
ており、ダブルバランスドミキサ回路３１０とともに第
１の電源端子７より給電されている。
【０００６】次いで動作を説明する。第１の信号入力端
子１より入力されたベースバンド信号は、バイアス回路
３４０を通り、差動増幅回路３２０のＦＥＴＱ１６のベ
ースに入力される。一方、第２の信号入力端子２より入
力された逆相のベースバンド信号は、バイアス回路３４
０を通り、差動増幅回路３２０のＦＥＴＱ１７のベース
に入力される。２つのＦＥＴＱ１６、Ｑ１７のドレイン
・ソース間に流れる電流の和は、定電流回路３３０によ
って一定に規制されている。このためＦＥＴＱ１６、Ｑ
１７のドレインからは互いに逆相の平衡信号が出力され
る。ＦＥＴＱ１６のドレインから出力された信号は、２
つに分けられ、一方はダブルバランスドミキサ回路３１
０を構成するＦＥＴＱ１２のソースに、他方は同じくＦ
ＥＴＱ１３のソースにそれぞれ入力される。また、ＦＥ
ＴＱ１７のドレインから出た信号は、２つに分けられ、
一方はダブルバランスドミキサ回路３１０を構成するＦ
ＥＴＱ１４のソースに、他方は同じくＦＥＴＱ１５のソ
ースにそれぞれ入力される。
子１より入力されたベースバンド信号は、バイアス回路
３４０を通り、差動増幅回路３２０のＦＥＴＱ１６のベ
ースに入力される。一方、第２の信号入力端子２より入
力された逆相のベースバンド信号は、バイアス回路３４
０を通り、差動増幅回路３２０のＦＥＴＱ１７のベース
に入力される。２つのＦＥＴＱ１６、Ｑ１７のドレイン
・ソース間に流れる電流の和は、定電流回路３３０によ
って一定に規制されている。このためＦＥＴＱ１６、Ｑ
１７のドレインからは互いに逆相の平衡信号が出力され
る。ＦＥＴＱ１６のドレインから出力された信号は、２
つに分けられ、一方はダブルバランスドミキサ回路３１
０を構成するＦＥＴＱ１２のソースに、他方は同じくＦ
ＥＴＱ１３のソースにそれぞれ入力される。また、ＦＥ
ＴＱ１７のドレインから出た信号は、２つに分けられ、
一方はダブルバランスドミキサ回路３１０を構成するＦ
ＥＴＱ１４のソースに、他方は同じくＦＥＴＱ１５のソ
ースにそれぞれ入力される。
【０００７】また、第３の信号入力端子３より入力され
たローカル信号は、２つに分けられ、一方はダブルバラ
ンスドミキサ回路３１０を構成するＦＥＴＱ１２のゲー
トに、他方は同じくＦＥＴＱ１５のゲートにそれぞれ入
力される。一方、第４の信号入力端子４より入力され
た、逆相のローカル信号は、２つに分けられ、一方はダ
ブルバランスドミキサ回路３１０を構成するＦＥＴＱ１
３のゲートに、他方は同じくＦＥＴＱ１４のゲートにそ
れぞれ入力される。
たローカル信号は、２つに分けられ、一方はダブルバラ
ンスドミキサ回路３１０を構成するＦＥＴＱ１２のゲー
トに、他方は同じくＦＥＴＱ１５のゲートにそれぞれ入
力される。一方、第４の信号入力端子４より入力され
た、逆相のローカル信号は、２つに分けられ、一方はダ
ブルバランスドミキサ回路３１０を構成するＦＥＴＱ１
３のゲートに、他方は同じくＦＥＴＱ１４のゲートにそ
れぞれ入力される。
【０００８】ダブルバランスドミキサ回路３１０を構成
するＦＥＴＱ１２乃至Ｑ１５はそれぞれ、ソースに入力
されるベースバンド信号と、ゲートに入力されるローカ
ル信号とを混合し、ドレインから周波数（ｆｌ±ｆｂ）
の側波帯成分を含む変調信号を出力する。ＦＥＴＱ１２
とＱ１４のドレインから出力された変調信号は統合され
て、第１の信号出力端子５を介して出力される。また、
ＦＥＴＱ１３とＱ１５から出力された変調信号は統合さ
れて、第２の信号出力端子６を介して出力される。
するＦＥＴＱ１２乃至Ｑ１５はそれぞれ、ソースに入力
されるベースバンド信号と、ゲートに入力されるローカ
ル信号とを混合し、ドレインから周波数（ｆｌ±ｆｂ）
の側波帯成分を含む変調信号を出力する。ＦＥＴＱ１２
とＱ１４のドレインから出力された変調信号は統合され
て、第１の信号出力端子５を介して出力される。また、
ＦＥＴＱ１３とＱ１５から出力された変調信号は統合さ
れて、第２の信号出力端子６を介して出力される。
【０００９】ＦＥＴＱ１２とＱ１３に入力される信号の
うち、ベースバンド信号は同じ第１の信号入力端子１か
ら入力された同相信号であり、また、ローカル信号は、
それぞれ第３の信号入力端子３と第４の信号入力端子４
から入力された逆相信号であるため、出力される変調信
号は信号レベルが等しく、位相は互いに逆相になる。ま
た、ＦＥＴＱ１４とＱ１５に入力される信号についても
同様であり、ベースバンド信号は同じ第２の信号入力端
子２から入力された同相信号であり、また、ローカル信
号は、それぞれ第３の信号入力端子３と第４の信号入力
端子４から入力された逆相信号であるため、出力される
変調信号は信号レベルが等しく、位相は互いに逆相にな
る。
うち、ベースバンド信号は同じ第１の信号入力端子１か
ら入力された同相信号であり、また、ローカル信号は、
それぞれ第３の信号入力端子３と第４の信号入力端子４
から入力された逆相信号であるため、出力される変調信
号は信号レベルが等しく、位相は互いに逆相になる。ま
た、ＦＥＴＱ１４とＱ１５に入力される信号についても
同様であり、ベースバンド信号は同じ第２の信号入力端
子２から入力された同相信号であり、また、ローカル信
号は、それぞれ第３の信号入力端子３と第４の信号入力
端子４から入力された逆相信号であるため、出力される
変調信号は信号レベルが等しく、位相は互いに逆相にな
る。
【００１０】しかしながら、ダブルバランスドミキサ３
００においては、電子部品一般に求められている低電圧
動作および低消費電力が実現できないという問題点があ
った。すなわち、ダブルバランスドミキサ回路３１０
は、差動増幅回路３２０および定電流回路３３０に直列
に接続されており、ダブルバランスドミキサ３００を動
作させるためには、ＦＥＴＱ１２乃至Ｑ１８の動作電圧
に加えて、バイアス抵抗Ｒ１、Ｒ２およびチョーク抵抗
Ｒ３、Ｒ４に電流が流れることにより発生する電圧降下
を補填できるだけの電圧を第１の電源端子７に与える必
要があるため、低電圧動作に対応できない。また、ダブ
ルバランスドミキサ３００を動作させるには電流を必要
とするため、低消費電力要求に対応できない。
００においては、電子部品一般に求められている低電圧
動作および低消費電力が実現できないという問題点があ
った。すなわち、ダブルバランスドミキサ回路３１０
は、差動増幅回路３２０および定電流回路３３０に直列
に接続されており、ダブルバランスドミキサ３００を動
作させるためには、ＦＥＴＱ１２乃至Ｑ１８の動作電圧
に加えて、バイアス抵抗Ｒ１、Ｒ２およびチョーク抵抗
Ｒ３、Ｒ４に電流が流れることにより発生する電圧降下
を補填できるだけの電圧を第１の電源端子７に与える必
要があるため、低電圧動作に対応できない。また、ダブ
ルバランスドミキサ３００を動作させるには電流を必要
とするため、低消費電力要求に対応できない。
【００１１】そこで、本発明者は、このような問題点を
解決し、低電圧動作が可能で、電力を消費しないミキサ
装置を発明し、特願平７−１８９２２４号において開示
した。このミキサ装置の構成を図６を用いて説明する。
なお、同図において、図５と同一もしくは相当する部分
には同一の符号を付し、その説明は省略する。
解決し、低電圧動作が可能で、電力を消費しないミキサ
装置を発明し、特願平７−１８９２２４号において開示
した。このミキサ装置の構成を図６を用いて説明する。
なお、同図において、図５と同一もしくは相当する部分
には同一の符号を付し、その説明は省略する。
【００１２】ダブルバランスドミキサ４００は、第１の
信号入力端子１、第２の信号入力端子２、第３の信号入
力端子３、第４の信号入力端子４と、第１の信号出力端
子５、第２の信号出力端子６と、第１の電源端子７、第
２の電源端子８、第３の電源端子９と、ダブルバランス
ドミキサ回路４１０と、差動増幅回路４２０と、定電流
回路４３０と、バイアス回路４４０を備えている。
信号入力端子１、第２の信号入力端子２、第３の信号入
力端子３、第４の信号入力端子４と、第１の信号出力端
子５、第２の信号出力端子６と、第１の電源端子７、第
２の電源端子８、第３の電源端子９と、ダブルバランス
ドミキサ回路４１０と、差動増幅回路４２０と、定電流
回路４３０と、バイアス回路４４０を備えている。
【００１３】第１の信号入力端子１と第２の信号入力端
子２には、互いに逆相のベースバンド信号が入力され
る。第３の信号入力端子３と第４の信号入力端子４に
は、互いに逆相の２つのローカル信号が入力される。
子２には、互いに逆相のベースバンド信号が入力され
る。第３の信号入力端子３と第４の信号入力端子４に
は、互いに逆相の２つのローカル信号が入力される。
【００１４】ダブルバランスドミキサ回路４１０は、そ
れぞれミキサとしての機能を有する４つの非線形素子で
あるＦＥＴＱ１２、Ｑ１３、Ｑ１４、Ｑ１５を含む。差
動増幅回路４２０は２つのＦＥＴＱ１６、Ｑ１７を含
む。定電流回路４３０はＦＥＴＱ１８を含む。バイアス
回路４４０は差動増幅回路４２０に接続されている。差
動増幅回路４２０と定電流回路４３０は直列に接続され
ており、ダブルバランスドミキサ回路４１０とともに第
１の電源端子７より給電されている。
れぞれミキサとしての機能を有する４つの非線形素子で
あるＦＥＴＱ１２、Ｑ１３、Ｑ１４、Ｑ１５を含む。差
動増幅回路４２０は２つのＦＥＴＱ１６、Ｑ１７を含
む。定電流回路４３０はＦＥＴＱ１８を含む。バイアス
回路４４０は差動増幅回路４２０に接続されている。差
動増幅回路４２０と定電流回路４３０は直列に接続され
ており、ダブルバランスドミキサ回路４１０とともに第
１の電源端子７より給電されている。
【００１５】次いで動作を説明する。第１の信号入力端
子１より入力されたベースバンド信号は、バイアス回路
４４０を通り、差動増幅回路４２０のＦＥＴＱ１６のベ
ースに入力される。一方、第２の信号入力端子２より入
力された逆相のベースバンド信号は、バイアス回路４４
０を通り、差動増幅回路４２０のＦＥＴＱ１７に入力さ
れる。差動増幅回路４２０の２つのＦＥＴＱ１６、Ｑ１
７のドレイン・ソース間に流れる電流の和は、定電流回
路４３０によって一定に規制されている。このためＦＥ
ＴＱ１６、Ｑ１７のドレインからは互いに逆相の平衡信
号が出力される。ＦＥＴＱ１６のドレインから出力され
た信号は、２つに分けられ、一方はダブルバランスドミ
キサ回路４１０を構成するＦＥＴＱ１３のドレインに、
他方は同じくＦＥＴＱ１５のドレインにそれぞれ入力さ
れる。またＦＥＴＱ１７のドレインから出た信号は、２
つに分けられ、一方はダブルバランスドミキサ回路４１
０を構成するＦＥＴＱ１２のドレインに、他方は同じく
ＦＥＴＱ１４のドレインにそれぞれ入力される。
子１より入力されたベースバンド信号は、バイアス回路
４４０を通り、差動増幅回路４２０のＦＥＴＱ１６のベ
ースに入力される。一方、第２の信号入力端子２より入
力された逆相のベースバンド信号は、バイアス回路４４
０を通り、差動増幅回路４２０のＦＥＴＱ１７に入力さ
れる。差動増幅回路４２０の２つのＦＥＴＱ１６、Ｑ１
７のドレイン・ソース間に流れる電流の和は、定電流回
路４３０によって一定に規制されている。このためＦＥ
ＴＱ１６、Ｑ１７のドレインからは互いに逆相の平衡信
号が出力される。ＦＥＴＱ１６のドレインから出力され
た信号は、２つに分けられ、一方はダブルバランスドミ
キサ回路４１０を構成するＦＥＴＱ１３のドレインに、
他方は同じくＦＥＴＱ１５のドレインにそれぞれ入力さ
れる。またＦＥＴＱ１７のドレインから出た信号は、２
つに分けられ、一方はダブルバランスドミキサ回路４１
０を構成するＦＥＴＱ１２のドレインに、他方は同じく
ＦＥＴＱ１４のドレインにそれぞれ入力される。
【００１６】また、第３の信号入力端子３より入力され
たローカル信号は、２つに分けられ、一方はダブルバラ
ンスドミキサ回路４１０を構成するＦＥＴＱ１２のゲー
トに、他方は同じくＦＥＴＱ１５のゲートにそれぞれ入
力される。一方、第４の信号入力端子４より入力され
た、逆相のローカル信号は、２つに分けられ、一方はダ
ブルバランスドミキサ回路４１０を構成するＦＥＴＱ１
３のゲートに、他方は同じくＦＥＴＱ１４のゲートにそ
れぞれ入力される。
たローカル信号は、２つに分けられ、一方はダブルバラ
ンスドミキサ回路４１０を構成するＦＥＴＱ１２のゲー
トに、他方は同じくＦＥＴＱ１５のゲートにそれぞれ入
力される。一方、第４の信号入力端子４より入力され
た、逆相のローカル信号は、２つに分けられ、一方はダ
ブルバランスドミキサ回路４１０を構成するＦＥＴＱ１
３のゲートに、他方は同じくＦＥＴＱ１４のゲートにそ
れぞれ入力される。
【００１７】ダブルバランスドミキサ回路４１０を構成
するＦＥＴＱ１２乃至Ｑ１５はそれぞれ、ドレインに入
力されるベースバンド信号と、ゲートに入力されるロー
カル信号とを混合し、ドレインから周波数（ｆｌ±ｆ
ｂ）の側波帯成分を含む変調信号を出力する。ＦＥＴＱ
１２とＱ１３のドレインから出力された変調信号は、そ
れぞれ結合コンデンサＣ５、Ｃ６を経由して統合され、
第１の信号出力端子５に出力される。また、ＦＥＴＱ１
４とＱ１５から出力された変調信号は、それぞれ結合コ
ンデンサＣ７、Ｃ８を経由して統合され、第２の信号出
力端子６に出力される。
するＦＥＴＱ１２乃至Ｑ１５はそれぞれ、ドレインに入
力されるベースバンド信号と、ゲートに入力されるロー
カル信号とを混合し、ドレインから周波数（ｆｌ±ｆ
ｂ）の側波帯成分を含む変調信号を出力する。ＦＥＴＱ
１２とＱ１３のドレインから出力された変調信号は、そ
れぞれ結合コンデンサＣ５、Ｃ６を経由して統合され、
第１の信号出力端子５に出力される。また、ＦＥＴＱ１
４とＱ１５から出力された変調信号は、それぞれ結合コ
ンデンサＣ７、Ｃ８を経由して統合され、第２の信号出
力端子６に出力される。
【００１８】ＦＥＴＱ１２とＱ１３、Ｑ１４とＱ１５の
ドレインにはそれぞれ位相が逆相のベースバンド信号が
入力されているので、結合コンデンサＣ５乃至Ｃ８は、
変調信号に対してはローインピーダンス（短絡）、ベー
スバンド信号に対してはハイインピーダンス（開放）と
なる値に設定してあり、ベースバンド信号同士が打ち消
し合うことを防いでいる。
ドレインにはそれぞれ位相が逆相のベースバンド信号が
入力されているので、結合コンデンサＣ５乃至Ｃ８は、
変調信号に対してはローインピーダンス（短絡）、ベー
スバンド信号に対してはハイインピーダンス（開放）と
なる値に設定してあり、ベースバンド信号同士が打ち消
し合うことを防いでいる。
【００１９】ＦＥＴＱ１２とＱ１４に入力される信号の
うち、ベースバンド信号は同じ第２の信号入力端子２か
ら入力された同相信号であり、またローカル信号は、そ
れぞれ第３の信号入力端子３と第４の信号入力端子４か
ら入力された逆相信号であるため、出力される変調信号
は信号レベルが等しく、位相は互いに逆相になる。ここ
で、ＦＥＴＱ１２とＱ１４を接続する経路に、変調信号
の周波数でインピーダンスが大きくなるように、チョー
クインダクタＬ１、Ｌ３を付加している。これにより、
ＦＥＴＱ１２とＱ１４のドレインが短絡することがな
く、変調信号が互いに打ち消し合うことで出力が出なく
なることが防止される。また、ＦＥＴＱ１３とＱ１５に
ついても、同様の効果を得るためにチョークインダクタ
Ｌ２、Ｌ４を付加している。
うち、ベースバンド信号は同じ第２の信号入力端子２か
ら入力された同相信号であり、またローカル信号は、そ
れぞれ第３の信号入力端子３と第４の信号入力端子４か
ら入力された逆相信号であるため、出力される変調信号
は信号レベルが等しく、位相は互いに逆相になる。ここ
で、ＦＥＴＱ１２とＱ１４を接続する経路に、変調信号
の周波数でインピーダンスが大きくなるように、チョー
クインダクタＬ１、Ｌ３を付加している。これにより、
ＦＥＴＱ１２とＱ１４のドレインが短絡することがな
く、変調信号が互いに打ち消し合うことで出力が出なく
なることが防止される。また、ＦＥＴＱ１３とＱ１５に
ついても、同様の効果を得るためにチョークインダクタ
Ｌ２、Ｌ４を付加している。
【００２０】
【発明が解決しようとする課題】上記ダブルバランスド
ミキサをＩＣ化する場合、チョークインダクタも含めて
ＩＣ化する必要がある。しかしチョークインダクタをＩ
Ｃに含めると、ＩＣのチップ面積が増大し、コストアッ
プにつながるという問題があった。
ミキサをＩＣ化する場合、チョークインダクタも含めて
ＩＣ化する必要がある。しかしチョークインダクタをＩ
Ｃに含めると、ＩＣのチップ面積が増大し、コストアッ
プにつながるという問題があった。
【００２１】そこで本発明では、ＩＣのチップ面積を増
大させず、低コストのダブルバランスドミキサを提供す
ることを目的とする。
大させず、低コストのダブルバランスドミキサを提供す
ることを目的とする。
【００２２】
【課題を解決するための手段】請求項１に係る発明は、
ベースバンド信号の入力と、変調出力の取り出しが、非
線形素子の同じ端子に接続されるミキサを２組４個使用
してダブルバランス構成にしたダブルバランスドミキサ
において、前記ベースバンド信号を低電流回路に接続さ
れる２組の差動増幅回路を用いて２組の平衡信号とした
ことを特徴とする。
ベースバンド信号の入力と、変調出力の取り出しが、非
線形素子の同じ端子に接続されるミキサを２組４個使用
してダブルバランス構成にしたダブルバランスドミキサ
において、前記ベースバンド信号を低電流回路に接続さ
れる２組の差動増幅回路を用いて２組の平衡信号とした
ことを特徴とする。
【００２３】請求項２に係る発明は、前記２組の差動増
幅回路に必要な定電流回路を、１つの定電流回路で構成
したことを特徴とする。
幅回路に必要な定電流回路を、１つの定電流回路で構成
したことを特徴とする。
【００２４】
【発明の実施の形態】以下、図面に基づいて本発明の実
施例を説明する。図１は２組の差動増幅回路を用いたダ
ブルバランスドミキサの構成を示す回路である。なお、
同図において、従来のダブルバランスドミキサと同一も
しくは相当する部分には同一の符号を付し、その説明は
省略する。
施例を説明する。図１は２組の差動増幅回路を用いたダ
ブルバランスドミキサの構成を示す回路である。なお、
同図において、従来のダブルバランスドミキサと同一も
しくは相当する部分には同一の符号を付し、その説明は
省略する。
【００２５】ダブルバランスドミキサ１００は、第１の
信号入力端子１、第２の信号入力端子２、第３の信号入
力端子３、第４の信号入力端子４と、第１の信号出力端
子５、第２の信号出力端子６と、第１の電源端子７、第
２の電源端子８、第３の電源端子９と、ダブルバランス
ドミキサ回路１１０と、差動増幅回路１２０、１３０
と、定電流回路１４０、１５０と、バイアス回路１６０
を備えている。
信号入力端子１、第２の信号入力端子２、第３の信号入
力端子３、第４の信号入力端子４と、第１の信号出力端
子５、第２の信号出力端子６と、第１の電源端子７、第
２の電源端子８、第３の電源端子９と、ダブルバランス
ドミキサ回路１１０と、差動増幅回路１２０、１３０
と、定電流回路１４０、１５０と、バイアス回路１６０
を備えている。
【００２６】第１の信号入力端子１、第２の信号入力端
子２には、互いに逆相のベースバンド信号（例えば、周
波数ｆｂ＝５０ｋＨｚの正弦波）が入力される。第３の
信号入力端子３、第４の信号入力端子４には、互いに逆
相の２つのローカル信号（例えば、周波数ｆｌ＝１．５
ＧＨｚの正弦波）が入力される。
子２には、互いに逆相のベースバンド信号（例えば、周
波数ｆｂ＝５０ｋＨｚの正弦波）が入力される。第３の
信号入力端子３、第４の信号入力端子４には、互いに逆
相の２つのローカル信号（例えば、周波数ｆｌ＝１．５
ＧＨｚの正弦波）が入力される。
【００２７】ダブルバランスドミキサ回路１１０は、４
つの非線形素子であるＦＥＴＱ１乃至Ｑ４を含む。ここ
で、ＦＥＴＱ１乃至Ｑ４は従来と同様にそれぞれミキサ
としての機能を有する。差動増幅回路１２０、１３０
は、それぞれ２つずつのＦＥＴＱ５、Ｑ６、Ｑ７、Ｑ８
を含む。定電流回路１４０、１５０は、それぞれＦＥＴ
Ｑ９、Ｑ１０を含む。差動増幅回路１２０と１３０には
バイアス回路１６０が接続されている。差動増幅回路１
２０と定電流回路１４０、差動増幅回路１３０と定電流
回路１５０はそれぞれ直列に接続されており、ダブルバ
ランスドミキサ回路１１０とともに第１の電源端子７よ
り給電されている。
つの非線形素子であるＦＥＴＱ１乃至Ｑ４を含む。ここ
で、ＦＥＴＱ１乃至Ｑ４は従来と同様にそれぞれミキサ
としての機能を有する。差動増幅回路１２０、１３０
は、それぞれ２つずつのＦＥＴＱ５、Ｑ６、Ｑ７、Ｑ８
を含む。定電流回路１４０、１５０は、それぞれＦＥＴ
Ｑ９、Ｑ１０を含む。差動増幅回路１２０と１３０には
バイアス回路１６０が接続されている。差動増幅回路１
２０と定電流回路１４０、差動増幅回路１３０と定電流
回路１５０はそれぞれ直列に接続されており、ダブルバ
ランスドミキサ回路１１０とともに第１の電源端子７よ
り給電されている。
【００２８】続いて動作を説明する。第１の信号入力端
子１より入力されたベースバンド信号は、バイアス回路
１６０を通った後、２つに分けられ、一方は差動増幅回
路１２０のＦＥＴＱ５を、他方は差動増幅回路１３０の
ＦＥＴＱ８を経由して、ダブルバランスドミキサ回路１
１０を構成するＦＥＴＱ２、Ｑ４のドレインにそれぞれ
入力される。一方、第２の信号入力端子２より入力され
た逆相のベースバンド信号は、バイアス回路１６０を通
った後、２つに分けられ、一方は差動増幅回路１２０の
ＦＥＴＱ６を、他方は差動増幅回路１３０のＦＥＴＱ７
を経由して、ダブルバランスドミキサ回路１１０を構成
するＦＥＴＱ１、Ｑ３のドレインにそれぞれ入力され
る。
子１より入力されたベースバンド信号は、バイアス回路
１６０を通った後、２つに分けられ、一方は差動増幅回
路１２０のＦＥＴＱ５を、他方は差動増幅回路１３０の
ＦＥＴＱ８を経由して、ダブルバランスドミキサ回路１
１０を構成するＦＥＴＱ２、Ｑ４のドレインにそれぞれ
入力される。一方、第２の信号入力端子２より入力され
た逆相のベースバンド信号は、バイアス回路１６０を通
った後、２つに分けられ、一方は差動増幅回路１２０の
ＦＥＴＱ６を、他方は差動増幅回路１３０のＦＥＴＱ７
を経由して、ダブルバランスドミキサ回路１１０を構成
するＦＥＴＱ１、Ｑ３のドレインにそれぞれ入力され
る。
【００２９】また第３の信号入力端子３より入力された
ローカル信号は、２つに分けられ、一方はダブルバラン
スドミキサ回路１１０を構成するＦＥＴＱ１のゲート
に、他方は同じくＦＥＴＱ４のゲートにそれぞれ入力さ
れる。一方、第４の信号入力端子４より入力された、逆
相のローカル信号は、２つに分けられ、一方はダブルバ
ランスドミキサ回路１１０を構成するＦＥＴＱ２のゲー
トに、他方は同じくＦＥＴＱ３のゲートにそれぞれ入力
される。
ローカル信号は、２つに分けられ、一方はダブルバラン
スドミキサ回路１１０を構成するＦＥＴＱ１のゲート
に、他方は同じくＦＥＴＱ４のゲートにそれぞれ入力さ
れる。一方、第４の信号入力端子４より入力された、逆
相のローカル信号は、２つに分けられ、一方はダブルバ
ランスドミキサ回路１１０を構成するＦＥＴＱ２のゲー
トに、他方は同じくＦＥＴＱ３のゲートにそれぞれ入力
される。
【００３０】ダブルバランスドミキサ回路１１０を構成
するＦＥＴＱ１乃至Ｑ４はそれぞれ、ドレインに入力さ
れるベースバンド信号と、ゲートに入力されるローカル
信号とを混合し、ドレインから周波数（ｆｌ±ｆｂ）の
側波帯成分を含む変調信号を出力する。ＦＥＴＱ１とＱ
２のドレインから出力された変調信号は、それぞれ結合
コンデンサＣ１、Ｃ２を経由して統合され、第１の信号
出力端子５に出力される。また、ＦＥＴＱ３とＱ４から
出力された変調信号は、それぞれ結合コンデンサＣ３、
Ｃ４を経由して統合され、第２の信号出力端子６に出力
される。
するＦＥＴＱ１乃至Ｑ４はそれぞれ、ドレインに入力さ
れるベースバンド信号と、ゲートに入力されるローカル
信号とを混合し、ドレインから周波数（ｆｌ±ｆｂ）の
側波帯成分を含む変調信号を出力する。ＦＥＴＱ１とＱ
２のドレインから出力された変調信号は、それぞれ結合
コンデンサＣ１、Ｃ２を経由して統合され、第１の信号
出力端子５に出力される。また、ＦＥＴＱ３とＱ４から
出力された変調信号は、それぞれ結合コンデンサＣ３、
Ｃ４を経由して統合され、第２の信号出力端子６に出力
される。
【００３１】ＦＥＴＱ１とＱ２、Ｑ３とＱ４のドレイン
にはそれぞれ位相が逆相のベースバンド信号が入力され
ているので、結合コンデンサＣ１乃至Ｃ４は、変調信号
に対してはローインピーダンス（短絡）、ベースバンド
信号に対してはハイインピーダンス（開放）となる値に
設定してあり、ベースバンド信号同士が打ち消し合うこ
とを防いでいる。
にはそれぞれ位相が逆相のベースバンド信号が入力され
ているので、結合コンデンサＣ１乃至Ｃ４は、変調信号
に対してはローインピーダンス（短絡）、ベースバンド
信号に対してはハイインピーダンス（開放）となる値に
設定してあり、ベースバンド信号同士が打ち消し合うこ
とを防いでいる。
【００３２】このようにダブルバランスドミキサを構成
することにより、ダブルバランスドミキサ回路１１０の
ＦＥＴＱ１乃至Ｑ４のドレインは、それぞれ差動増幅回
路１２０、１３０に接続され、この際、差動増幅回路１
２０、１３０の出力インピーダンスが大きいため、結果
的にＦＥＴＱ１とＱ３、Ｑ２とＱ４を結ぶ経路のインピ
ーダンスが高くなるもので、インピーダンスを大きくす
るためのチョークインダクタは不要になる。
することにより、ダブルバランスドミキサ回路１１０の
ＦＥＴＱ１乃至Ｑ４のドレインは、それぞれ差動増幅回
路１２０、１３０に接続され、この際、差動増幅回路１
２０、１３０の出力インピーダンスが大きいため、結果
的にＦＥＴＱ１とＱ３、Ｑ２とＱ４を結ぶ経路のインピ
ーダンスが高くなるもので、インピーダンスを大きくす
るためのチョークインダクタは不要になる。
【００３３】図２に本発明の他の実施例を示す。図１と
の違いは、図１では２つの差動増幅回路１２０、１３０
に対して、それぞれ定電流回路１４０、１５０を直列に
接続していたのに対して、図２の実施例では、１つの定
電流回路１７０を差動増幅回路１２０、１３０の接続点
に接続して対応していることである。なお、図２におい
て、他の回路構成は図１に示した構成と同じであり、図
１と同一番号を付し、その説明は省略する。本実施例の
回路によれば、図１の回路構成に比べ、回路部品の削減
を図ることができ、ＩＣ化時の回路面積を減らすことが
できる。
の違いは、図１では２つの差動増幅回路１２０、１３０
に対して、それぞれ定電流回路１４０、１５０を直列に
接続していたのに対して、図２の実施例では、１つの定
電流回路１７０を差動増幅回路１２０、１３０の接続点
に接続して対応していることである。なお、図２におい
て、他の回路構成は図１に示した構成と同じであり、図
１と同一番号を付し、その説明は省略する。本実施例の
回路によれば、図１の回路構成に比べ、回路部品の削減
を図ることができ、ＩＣ化時の回路面積を減らすことが
できる。
【００３４】ここで、実際にＩＣ化を実施した結果の一
例を次に示す。図５の従来例をＩＣ化すると、チップ面
積は、２．３０３ｍｍ×１．８６０ｍｍとなるのに対
し、図１に示した回路例をＩＣ化すると、チップ面積
は、１．２６４ｍｍ×１．２７７ｍｍとなり、面積は従
来の４０％以下になる。
例を次に示す。図５の従来例をＩＣ化すると、チップ面
積は、２．３０３ｍｍ×１．８６０ｍｍとなるのに対
し、図１に示した回路例をＩＣ化すると、チップ面積
は、１．２６４ｍｍ×１．２７７ｍｍとなり、面積は従
来の４０％以下になる。
【００３５】また、本願発明者は図３に示す試験回路を
用いてダブルバランスドミキサの性能を試験した。この
試験において、ベースバンド信号の条件は５０ｋＨｚ，
３００ｍＶｐ−ｐ、ローカル信号の条件は１．５ＧＨ
ｚ、−１５ｄＢｍとした。この結果、第１の信号出力端
子５の出力のスペクトラム特性を図４に示す。図４にお
いて、α１、α２は変調信号内の必要な信号成分（ロー
カル信号周波数±ベースバンド信号周波数）を示し、β
０は変調信号内の不要なローカル信号成分を示し、β１
〜β８は不要な高調波成分を示している。このグラフか
らも明らかなように、必要な信号成分と不要な信号成分
の差である不要波抑圧度が、３０ｄＢｃ以上の良好な結
果が得られていることが分かる。
用いてダブルバランスドミキサの性能を試験した。この
試験において、ベースバンド信号の条件は５０ｋＨｚ，
３００ｍＶｐ−ｐ、ローカル信号の条件は１．５ＧＨ
ｚ、−１５ｄＢｍとした。この結果、第１の信号出力端
子５の出力のスペクトラム特性を図４に示す。図４にお
いて、α１、α２は変調信号内の必要な信号成分（ロー
カル信号周波数±ベースバンド信号周波数）を示し、β
０は変調信号内の不要なローカル信号成分を示し、β１
〜β８は不要な高調波成分を示している。このグラフか
らも明らかなように、必要な信号成分と不要な信号成分
の差である不要波抑圧度が、３０ｄＢｃ以上の良好な結
果が得られていることが分かる。
【００３６】なお、上述の実施例では、非線形素子とし
てＦＥＴを使用していたが、バイポーラトランジスタな
どの別の非線形素子を使用してもよい。
てＦＥＴを使用していたが、バイポーラトランジスタな
どの別の非線形素子を使用してもよい。
【００３７】
【発明の効果】請求項１に係るダブルバランスドミキサ
によれば、２組の差動増幅回路を用いることで、ミキサ
を構成するＦＥＴ間のインピーダンスを高くしてＦＥＴ
間の短絡を防止することができ、ダブルバランスドミキ
サ回路内にチョークインダクタを構成する必要が無くな
り、ＩＣ化するときの面積を減らし、コストダウンを図
ることが可能になる。
によれば、２組の差動増幅回路を用いることで、ミキサ
を構成するＦＥＴ間のインピーダンスを高くしてＦＥＴ
間の短絡を防止することができ、ダブルバランスドミキ
サ回路内にチョークインダクタを構成する必要が無くな
り、ＩＣ化するときの面積を減らし、コストダウンを図
ることが可能になる。
【００３８】請求項２に係るダブルバランスドミキサに
よれば、定電流回路を１個減らすことができるもので、
ダブルバランスドミキサ回路の部品点数を削減すること
ができ、ＩＣ化するときの面積を減らし、コストダウン
を図ることが可能になる。また、定電流回路を２個使用
する場合に問題となる、２つの定電流回路間の特性差の
影響が無くなり、回路の安定性が向上する。
よれば、定電流回路を１個減らすことができるもので、
ダブルバランスドミキサ回路の部品点数を削減すること
ができ、ＩＣ化するときの面積を減らし、コストダウン
を図ることが可能になる。また、定電流回路を２個使用
する場合に問題となる、２つの定電流回路間の特性差の
影響が無くなり、回路の安定性が向上する。
【図１】本発明の一実施例にかかるダブルバランスドミ
キサの構成を示す回路図である。
キサの構成を示す回路図である。
【図２】本発明の他の実施例にかかるダブルバランスド
ミキサの構成を示す回路図である。
ミキサの構成を示す回路図である。
【図３】本発明の性能試験用の試験回路図である。
【図４】性能試験における第１の信号出力端子からの出
力のスペクトラム特性を示す特性図である。
力のスペクトラム特性を示す特性図である。
【図５】従来のダブルバランスドミキサの構成を示す回
路図である。
路図である。
【図６】従来の他のダブルバランスドミキサの構成を示
す回路図である。
す回路図である。
１００、２００…ダブルバランスドミキサ １１０…ダブルバランスドミキサ回路 １２０、１３０…差動増幅回路 １４０、１５０、１７０…定電流回路 Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ
９、Ｑ１０…ＦＥＴ
９、Ｑ１０…ＦＥＴ
Claims (2)
- 【請求項１】 ベースバンド信号の入力と、変調出力の
取り出しが、非線形素子の同じ端子に接続されるミキサ
を２組４個使用してダブルバランス構成にしたダブルバ
ランスドミキサにおいて、 前記ベースバンド信号を定電流回路に接続される２組の
差動増幅回路を用いて２組の平衡信号としたことを特徴
とするダブルバランスドミキサ。 - 【請求項２】 前記２組の差動増幅回路に接続される定
電流回路を、１つの定電流回路で構成したことを特徴と
する請求項１に記載のダブルバランスドミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625597A JP3736024B2 (ja) | 1996-04-26 | 1997-04-23 | ダブルバランスドミキサ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10750696 | 1996-04-26 | ||
| JP8-107506 | 1996-04-26 | ||
| JP10625597A JP3736024B2 (ja) | 1996-04-26 | 1997-04-23 | ダブルバランスドミキサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065452A true JPH1065452A (ja) | 1998-03-06 |
| JP3736024B2 JP3736024B2 (ja) | 2006-01-18 |
Family
ID=26446388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10625597A Expired - Fee Related JP3736024B2 (ja) | 1996-04-26 | 1997-04-23 | ダブルバランスドミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3736024B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679125B1 (ko) | 2006-03-14 | 2007-02-06 | 한양대학교 산학협력단 | 직접 변환 방식 주파수 혼합기 |
| KR100783492B1 (ko) | 2004-07-31 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 차동증폭회로 및 이를 포함한 믹서회로 |
| JP2011512741A (ja) * | 2008-02-18 | 2011-04-21 | フリースケール セミコンダクター インコーポレイテッド | ミキサ回路 |
-
1997
- 1997-04-23 JP JP10625597A patent/JP3736024B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783492B1 (ko) | 2004-07-31 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 차동증폭회로 및 이를 포함한 믹서회로 |
| KR100679125B1 (ko) | 2006-03-14 | 2007-02-06 | 한양대학교 산학협력단 | 직접 변환 방식 주파수 혼합기 |
| JP2011512741A (ja) * | 2008-02-18 | 2011-04-21 | フリースケール セミコンダクター インコーポレイテッド | ミキサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3736024B2 (ja) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465415A (en) | Even order term mixer | |
| US6993310B2 (en) | Current driven polyphase filters and method of operation | |
| US4058771A (en) | Double-balanced frequency converter | |
| US6329864B2 (en) | Semiconductor circuitry | |
| US20080284488A1 (en) | Mixer Circuit | |
| US5920810A (en) | Multiplier and method for mixing signals | |
| US5826183A (en) | Circuit for simultaneous frequency doubler and mixer | |
| JPH04502539A (ja) | 単一入力／差出力増幅器 | |
| US5686870A (en) | Mixer | |
| JPH08307209A (ja) | 集積回路 | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| JPH1065452A (ja) | ダブルバランスドミキサ | |
| JP2763889B2 (ja) | 単側帯波変調器 | |
| US5734295A (en) | Quadrature demodulator having active filters formed with emitter follower output stages | |
| US5717364A (en) | Mixer | |
| US6239661B1 (en) | Transmitter and an oscillator network for use in the transmitter | |
| JP3407568B2 (ja) | 不平衡−平衡変換回路 | |
| JPH0586684B2 (ja) | ||
| JPH0239881B2 (ja) | ||
| JPH11298254A (ja) | ミキサ回路 | |
| JPH08223233A (ja) | 直交変調装置 | |
| JPH0974317A (ja) | ミキサ回路 | |
| JPH11163637A (ja) | 電界効果トランジスタ混合器のための負自己バイアス回路 | |
| JPH04330809A (ja) | マイクロ波ミキサ回路 | |
| JPS5949727B2 (ja) | 可変移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040930 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051017 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101104 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |