KR100679125B1 - 직접 변환 방식 주파수 혼합기 - Google Patents

직접 변환 방식 주파수 혼합기 Download PDF

Info

Publication number
KR100679125B1
KR100679125B1 KR1020060023343A KR20060023343A KR100679125B1 KR 100679125 B1 KR100679125 B1 KR 100679125B1 KR 1020060023343 A KR1020060023343 A KR 1020060023343A KR 20060023343 A KR20060023343 A KR 20060023343A KR 100679125 B1 KR100679125 B1 KR 100679125B1
Authority
KR
South Korea
Prior art keywords
switching
signal
stage
voltage
load resistor
Prior art date
Application number
KR1020060023343A
Other languages
English (en)
Inventor
유창식
정재훈
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020060023343A priority Critical patent/KR100679125B1/ko
Application granted granted Critical
Publication of KR100679125B1 publication Critical patent/KR100679125B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/74—Removable non-load-bearing partitions; Partitions with a free upper edge
    • E04B2/7407—Removable non-load-bearing partitions; Partitions with a free upper edge assembled using frames with infill panels or coverings only; made-up of panels and a support structure incorporating posts
    • E04B2/7416—Removable non-load-bearing partitions; Partitions with a free upper edge assembled using frames with infill panels or coverings only; made-up of panels and a support structure incorporating posts with free upper edge, e.g. for use as office space dividers
    • E04B2/7422—Removable non-load-bearing partitions; Partitions with a free upper edge assembled using frames with infill panels or coverings only; made-up of panels and a support structure incorporating posts with free upper edge, e.g. for use as office space dividers with separate framed panels without intermediary support posts
    • E04B2/7425—Details of connection of panels
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B2/00—Walls, e.g. partitions, for buildings; Wall construction with regard to insulation; Connections specially adapted to walls
    • E04B2/74—Removable non-load-bearing partitions; Partitions with a free upper edge
    • E04B2002/7461—Details of connection of sheet panels to frame or posts
    • E04B2002/7477—Details of connections using screws or nails

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 직접 변환 방식의 주파수 혼합기에 관한 것으로, 싱글 입력단, 차동 출력단 및 더블 밸런스 구조를 가지는 것을 특징으로 한다. 추가적인 칩 면적의 증가 없이 2차 왜곡 및/또는 DC 오프셋을 최소화하는 것이 가능하고, 더블 밸런스 구조를 취함으로써 각 포트간의 신호경로 분리가 좋아지고, 위상차에 의한 신호상쇄를 이용하여 하모닉 성분의 발생을 억제할 수 있으며, 외부 필터의 사용을 줄일 수 있고, 처리할 수 있는 전력 한계를 높일 수 있다.
혼합기, 직접 변환, 더블 밸런스, 2차 왜곡, DC 오프셋

Description

직접 변환 방식 주파수 혼합기{Frequency mixer having direct conversion method}
도 1은 일반적인 직접 변환 수신기의 개략적인 구성 블록도.
도 2 및 3은 2차 왜곡 및/또는 DC 오프셋 특성을 향상시키기고 하는 직접 변환 구조의 혼합기의 등가회로도.
도 4는 더블 밸런스 구조 방식의 혼합기의 등가회로도.
도 5는 듀티 사이클의 부정합을 나타낸 도면.
도 6은 상술한 2차 왜곡 성분과 DC 오프셋 성분을 최적화하는 본 발명의 바람직한 일 실시예에 따른 직접 변환 방식 주파수 혼합기의 구성 블록도.
도 7은 주파수 혼합기의 등가회로도.
도 8 내지 도 10은 각각 WIBRO, WCDMA, 그리고 CDMA2000-1x의 모드에서 2차 입력 인터셉트 포인트 IIP2와 DC 오프셋 성분에 대한 시뮬레이션 결과.
<도면의 주요부분에 대한 부호의 설명>
610 : 제1 스위칭단
620 : 제2 스위칭단
630 : 제1 바이어스단
640 : 제2 바이어스단
650 : 제1 부하저항
660 : 제2 부하저항
본 발명은 주파수 혼합기에 관한 것으로, 보다 상세하게는 직접 변환 수신기(Direct Conversion Receiver)의 주파수 혼합기에 관한 것이다.
최근, 디지털 무선 통신 시스템의 이용이 증가하고 있다. 예를 들어, 무선 LAN(국부 영역 네트워크), 디지털 무선 DVB-T, UMTS 및 GSM과 같은 시스템이 점점 더 많은 주목을 받고 있다. 고객이 새로운 서비스들에 관심을 갖도록 하기 위해서는, 그 서비스들을 이용하는 데에 필요한 장비가 정확히 정해져야 할 필요가 있다. 따라서, 비용이 낮고 전력 소모가 낮은 수신기들이 요구된다.
이러한 무선 통신 시스템은 슈퍼-헤테로다인(super-heterodyne) 방식으로 구현되어 왔다. 그러나 최근 들어 공정 기술의 발달과, 저전력, 휴대성 등의 시장에서의 요구와, 이미지 필터(image filter)라는 추가적인 구성요소의 필요와 같은 슈퍼-헤테로다인 방식의 단점으로 인해 직접 변환(direct conversion) 방식으로의 전환이 이루어지고 있다. 슈퍼-헤테로다인 방식에서 두 개의 혼합기(mixer)를 이용하 여 RF 신호의 주파수를 하향 변환(down conversion)시키는 것과는 달리 직접 변환 방식은 중간 주파수(IF; intermediate frequency)를 거치지 않고 하나의 혼합기를 이용하여 고주파의 RF 신호를 기저대역(baseband)의 신호로 전환한다.
도 1은 일반적인 직접 변환 수신기의 개략적인 구성 블록도이다. 직접 변환 수신기는 안테나(100)를 포함하며, 이에 의해 전송기로부터의 무선 주파수 신호가 수신된다. 수신된 신호는 필터(102)에서 대역 통과 필터링되고, 저잡음 증폭기(104)에서 증폭된다. 다음으로, 신호는 RF 증폭기(106)에서 한층 더 증폭되고, 혼합기(108)에서 기저대역(baseband) 주파수 내로 직접 혼합된다. 국부 발진기(110)는 혼합에 이용되는 국부 발진 신호를 제공한다. 혼합 과정이 수행되면, s(t)=I(t)+jQ(t)의 아날로그 복소 신호를 얻을 수 있다. 이에 따라, 이 신호는 2개의 성분, 즉 I 분기 및 Q 분기를 포함한다. 이러한 혼합 신호는 아날로그 저역 통과 필터(112) 및 기저대역 증폭기(114)를 통과한다. 이후, 신호는 A/D 변환기(116)에서 디지털 형태로 변환된다.
직접 변환 방식은 슈퍼-헤테로다인 방식처럼 2개의 혼합기를 이용하여 수신한 무선 주파수 신호를 1개의 혼합기를 통하여 기저대역의 신호로 전환하기 때문에 집적화를 통해 칩 사이즈를 줄일 수 있을 뿐만 아니라, 저전력 설계와 낮은 단가의 장점을 가질 수 있다.
하지만, 직접 변환 방식은 몇 가지 단점을 가지고 있다. 그 문제점 중 하나는 혼합기에서 제공된 2차 혼변조 왜곡(IMD2)이다. 2차 혼변조 왜곡은 혼합기가 본래 비선형 능동소자를 사용한다는 사실에 기인한다.
일반적으로 입력 신호 x를 비선형 시스템에 인가하면 하기의 수학식 1과 같은 출력 신호 y가 생성된다. 하기의 수학식 1에서 a1, a2, a3은 각각 1차, 2차, 3차 하모닉 계수를 나타낸다.
Figure 112006017676490-pat00001
입력 신호는 대부분 정현파의 합으로 나타낼 수 있기 때문에, 상기의 수학식 1의 결과로 서로 다른 주파수 신호들이 섞여 새로운 주파수를 만들어내는 결과가 도출된다. 즉, 비선형 시스템에 두 개의 주파수 성분(f1, f2)를 가지는 입력 신호를 인가하면, 비선형성으로 인해 입력 신호의 주파수 이외에도 2*f1, 2*f2, f1-f2, f1+f2, 3*f1, 3*f2, 2*f1-f2, 2*f2-f1, 2*f1+f2, 2*f2+f2 등의 주파수 성분이 생성된다.
입력 주파수 f1, f2가 거의 동일하고, 출력 신호의 주파수가 기저대역으로 설정되는 직접 변환 수신기의 경우에는, 비선형성으로 인한 주파수 성분 중에서 기적대역 주파수와 거의 유사한 f1-f2 성분이 필터에 의해 제거되지 않게 되고, 간섭에 의해 신호를 왜곡시킨다. 이와 같이 2차 항에 기인한 주파수 성분을 2차 혼변조 왜곡(IMD2)이라 칭한다.
이러한 2차 혼변조 왜곡의 양과 입력 주파수가 증폭된 양과의 관계를 통해 회로의 선형성을 나타낼 수 있다. 이러한 회로의 선형성을 나타내는 값을 2차 인터셉트 포인트(2nd order intercept point; IP2)라 칭한다. 즉, 입력 신호의 전력을 키워감에 따라 2차 혼변조 왜곡이 증가하는 속도가 원하는 출력 신호의 파워가 증 가하는 속도보다 빠르기 때문에 처음에는 출력 신호의 전력보다 작던 2차 혼변조 왜곡이 결국에는 출력 신호의 전력과 같은 크기만큼 커지게 되는데 이 포인트를 IP2라 하는 것이다. 따라서, IP2가 클수록 2차 혼변조 왜곡을 출력 신호의 전력과 동일하게 만들기 위한 입력 신호의 전력이 큰 것이기 때문에 선형성이 좋다는 것을 뜻한다. 이때 IP2를 입력쪽에서 본 것을 IIP2라 하고, 출력쪽에서 본 것을 OIP2라 한다.
직접 변환 수신기는 출력 신호를 기저대역으로 이동시키기 때문에, 혼합기에 의해 발생되어 기저대역에 위치하는 2차 혼변조 왜곡은 수신기의 성능을 상당히 저하시킬 수 있어 심각한 문제가 된다. 따라서, 직접 변환 수신기에서는 2차 혼변조 왜곡(IMD2)이 적은 즉, 높은 IP2를 가지는 주파수 혼합기 또는 믹서의 설계가 필수적이다.
또한, 전체 수신기 구조에서 바라보았을 때, 수신기의 선형성은 이전 단의 이득에 반비례하게 되므로 이후 단의 선형성이 중요한 요소가 된다. 따라서 직접 변환 수신기에서 저잡음 증폭기(104)보다 혼합기(108)에서의 선형성이 전체 시스템에 더 중요한 요소로 나타나게 된다.
이상적인 차동 출력(differential output) 구조를 갖는 혼합기의 경우 차동출력 구조에 의해 2차 왜곡 성분이 서로 상쇄되어 나타나지 않게 되어야 한다. 하지만, 실제적인 경우에 있어서는 부하 저항의 부정합이나 스위칭단의 듀티 사이클(duty cycle)의 부정합에 의해 2차 왜곡 성분이나 DC 오프셋(DC offset) 성분이 나타나게 되어 혼합기의 선형성을 저하시키게 된다.
도 2 및 3은 2차 왜곡 및/또는 DC 오프셋 특성을 향상시키기고 하는 직접 변환 구조의 혼합기의 등가회로도이다.
도 2를 참조하면, 가변 부하저항(R2) 값이나 가변 커패시터(C2)의 값을 조절하여 2차 왜곡 성분을 최적화하고자 한다. 하지만, 이는 혼합기에 수동 소자가 추가됨으로 인해 칩 전체 면적이 증가하고, 이산 방법을 사용하여 최적화된 저항 값 또는 커패시터 값을 찾을 수 없는 단점이 있다.
도 3을 참조하면, 피드백 회로를 이용하여 양단의 흐르는 전류 값의 조절을 통해 2차 왜곡을 감소시키는 방법이 제시되고 있다. 역시 추가적인 회로인 공통 모드 피드백(Common-mode feedback; CMFB) 회로가 필요하며, 피드백 회로의 루프 이득을 조절하기 위해서는 8비트 D/A 변환기를 사용해야 한다는 단점이 있다.
따라서, 본 발명은 추가적인 칩 면적의 증가 없이 2차 왜곡 및/또는 DC 오프셋을 최소화하는 것이 가능한 직접 변환 방식 주파수 혼합기를 제공한다.
또한, 본 발명은 더블 밸런스 구조를 취함으로써 각 포트간의 신호경로 분리가 좋아지고, 위상차에 의한 신호상쇄를 이용하여 하모닉 성분의 발생을 억제할 수 있으며, 외부 필터의 사용을 줄일 수 있고, 처리할 수 있는 전력 한계를 높이게 되는 직접 변환 방식 주파수 혼합기를 제공한다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 고주파 신호와 국부 발진 신호의 차에 상응하는 기저대역 신호(baseband signal)로 변환하는 직접 변환(Direct conversion) 방식 주파수 혼합기에 있어서, 상기 고주파 신호 및 상기 국부 발진 신호를 입력받는 제1 스위칭단; AC 그라운드 신호 및 상기 국부 발진 신호를 입력받는 제2 스위칭단; 상기 제1 스위칭단 및 상기 제2 스위칭단에 연결되고, 제1 출력 신호를 출력하는 적어도 하나의 제1 부하저항; 상기 제1 스위칭단 및 상기 제2 스위칭단에 연결되고, 제2 출력 신호를 출력하는 적어도 하나의 제2 부하저항; 상기 제1 부하저항과 상기 제2 부하저항 간의 부정합에 기초하여 상기 제1 스위칭단의 듀티 사이클(duty cycle)을 조정하는 제1 바이어스 전압을 출력하는 제1 바이어스단; 및 상기 제1 부하저항과 상기 제2 부하저항 간의 부정합에 기초하여 상기 제2 스위칭단의 듀티 사이클을 조정하는 제2 바이어스 전압을 출력하는 제2 바이어스단을 포함하되, 상기 기저대역 신호는 상기 제1 출력 신호와 상기 제2 출력 신호의 차에 상응하는 직접 변환 방식 주파수 혼합기가 제공될 수 있다.
바람직하게는, 상기 국부 발진 신호는 차동 신호(differential signal)이고, 더블 밸런스(double balanced) 구조를 가질 수 있다.
또한, 상기 제2 바이어스단은 상기 제1 바이어스단에 의한 상기 제1 바이어스 전압이 결정된 후 상기 제2 바이어스 전압을 결정할 수 있다.
그리고 상기 AC 그라운드 신호는 상기 고주파 신호에 대한 기준 신호일 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 게이트 단자를 통해 고주파 신호를 인가받는 제1 입력 트랜지스터; 게이트 단자를 통해 제1 국부 발진 신호를 인가받는 제1 스위칭단의 제1 스위칭 트랜지스터; 상기 제1 스위칭단의 제1 스위칭 트랜지스터의 게이트 단자에 제1 DC 전압을 인가하는 제1 DC 전압부; 게이트 단자를 통해 제2 국부 발진 신호를 인가받는 제1 스위칭단의 제2 스위칭 트랜지스터; 상기 제1 스위칭단의 제2 스위칭 트랜지스터의 게이트 단자에 제2 DC 전압을 인가하는 제2 DC 전압부; 게이트 단자를 통해 AC 그라운드 신호를 인가받는 제2 입력 트랜지스터; 게이트 단자를 통해 제2 국부 발진 신호를 인가받는 제2 스위칭단의 제1 스위칭 트랜지스터; 상기 제2 스위칭단의 제1 스위칭 트랜지스터의 게이트 단자에 제3 DC 전압을 인가하는 제3 DC 전압부; 게이트 단자를 통해 제1 국부 발진 신호를 인가받는 제2 스위칭단의 제2 스위칭 트랜지스터; 상기 제2 스위칭단의 제2 스위칭 트랜지스터의 게이트 단자에 제4 DC 전압을 인가하는 제4 DC 전압부; 전원부와 상기 제1 스위칭 트랜지스터 사이에 연결되는 제1 부하저항; 및 전원부와 상기 제2 스위칭 트랜지스터 사이에 연결되는 제2 부하저항을 포함하는 직접 변환 방식 주파수 혼합기가 제공될 수 있다.
바람직하게는, 2차 왜곡(IM2)은
Figure 112006017676490-pat00002
이고, 상기 제1 DC 전압 및 상기 제2 DC 전압은 상기 2차 왜곡을 최소화하는 것을 특징으로 할 수 있다. 여기서, RLP는 제1 부하저항, RLM은 제2 부하저항,
Figure 112006017676490-pat00003
은 상기 제1 스위칭단의 제1 스위칭 트랜지스터의 듀티 사이클,
Figure 112006017676490-pat00004
은 상기 제1 스위칭단의 제2 스위칭 트랜지스터의 듀티 사이클,
Figure 112006017676490-pat00005
는 상기 제1 입력 트랜지스터의 트랜스컨덕턴스(transconductance),
Figure 112006017676490-pat00006
는 상기 제1 입력 트랜지스터에서의 전류 iRF(t)(
Figure 112006017676490-pat00007
) 의 2차 성분 상수,
Figure 112006017676490-pat00008
는 상기 제1 입력 트랜지스터의 두 주파수 f1과 f2의 차인 2차 성분 주파수(ωimd2= ωf1- ωf2)이다.
그리고 DC 오프셋은
Figure 112006017676490-pat00009
이고, 상기 제3 DC 전압 및 상기 제4 DC 전압은 상기 DC 오프셋을 최소화하는 것을 특징으로 할 수 있다. 여기서,
Figure 112006017676490-pat00010
은 상기 제2 스위칭단의 제1 스위칭 트랜지스터의 듀티 사이클,
Figure 112006017676490-pat00011
은 상기 제2 스위칭단의 제2 스위칭 트랜지스터의 듀티 사이클이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 직접 변환 방식 주파수 혼합기의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫 자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다.
능동 주파수 혼합기(Active mixer)는 싱글 밸런스 구조와 더블 밸런스 구조로 나뉜다. 싱글 밸런스 구조는 듀티 사이클의 부정합 값과 부하저항의 부정합 값을 조절하여 2차 혼변조 왜곡 성분 및/또는 DC 오프셋 성분을 최소화하는 것이 가능하다. 하지만, 더블 밸런스 구조의 경우 싱글 밸런스 구조보다 다음과 같은 장점이 있는 바 본 발명의 바람직한 실시예들은 더블 밸런스 구조를 적용한다.
(1) 신호경로 자체가 분리됨에 따라 각 포트 간의 분리가 크게 좋아짐
(2) 위상차에 의한 신호상쇄를 이용하여 각종 불요(spurious) 성분 또는 하모닉(harmonic) 성분의 발생을 많이 억제하는 것이 가능함
(3) 필터 대신 커플러 또는 신호분리로 격리시키기 때문에 외부필터의 사용을 줄일 수 있음
(4) 다수의 소자를 병렬처리함으로써 처리가능한 전력한계가 높아짐
도 4는 더블 밸런스 구조 방식의 혼합기의 등가회로도이다.
도 4를 참조하면, 더블 밸런스 혼합기는 전압 제어 발진기(VCO)로부터 차동 국부 발진(Differenital Local Oscillation) 신호(LO+, LO-)를 입력받고 트랜지스터에의 바이어스 전압에 상응하는 듀티 사이클에 따라 스위칭 동작을 하는 2개의 스위칭단(410, 420)과, 각 스위칭단(410, 420)에 연결되어 저잡음 증폭기로부터 인가되는 무선 주파수 신호(VRF+, VRF-)를 입력받는 차동 입력단(430)과, 스위칭단 (410, 420)에 연결되어 차동 국부 발진 신호(LO+, LO-)와 무선 주파수 신호(VRF+, VRF-)로부터 결정되는 기저대역 신호를 출력하는 출력단의 부하저항(RLP, RLM)을 포함하여 구성된다.
도 4에 도시된 더블 밸런스 혼합기는 하기의 수학식 2 및 3과 같은 2차 혼변조 왜곡 성분과 DC 오프셋 성분을 가지게 된다.
Figure 112006017676490-pat00012
Figure 112006017676490-pat00013
여기서,
Figure 112006017676490-pat00014
은 싱글 스위치의 공칭 듀티 사이클(the nominal value of duty cycle)이고,
Figure 112006017676490-pat00015
,
Figure 112006017676490-pat00016
,
Figure 112006017676490-pat00017
은 듀티 사이클의 부정합(mismatch) 값, 은 RLP와 RLM의 부정합 값이다. 입력 신호의 크기는 각각
Figure 112006017676490-pat00019
와
Figure 112006017676490-pat00020
이고,
Figure 112006017676490-pat00021
는 크기의 불균형값이다. RL은
Figure 112006017676490-pat00022
,
Figure 112006017676490-pat00023
에서 원래 저항값이다.
Figure 112006017676490-pat00024
은
Figure 112006017676490-pat00025
,
Figure 112006017676490-pat00026
에서 차동 입력단(430)의 두 입력 트랜지 스터의 gm 값의 부정합 값이다. 그리고, 부정합 값이 없는 경우에 gm 은 차동 입력단(430)의 트랜스컨덕턴스이다.
Figure 112006017676490-pat00027
는 차동 입력단(430)에 흐르는 DC 전류값의 합이다.
상기 수학식 3에서
Figure 112006017676490-pat00028
이 0인 경우에는 DC 오프셋 성분인 VDC는 0이 되어 최소가 될 수 있다. 하지만, 2차 왜곡 성분 중 하나인 2차 입력 인터셉트 포인트 IIP2는
Figure 112006017676490-pat00029
이 남게 되어 이상적인 값인
Figure 112006017676490-pat00030
가 될 수 없다.
즉, 더블 밸런스 혼합기에서는 듀티 사이클의 부정합 값과, 부하저항의 부정합 값을 조절하여 DC 오프셋 성분이 최적화되지만, 2차 왜곡 성분은 최적화되지 못한다.
따라서, DC 오프셋 성분과 2차 왜곡을 동시에 최적화시키기 위해서 본발명의 바람직한 일 실시예에 따른 직접 변환 방식 주파수 혼합기는 입력은 싱글 입력단의 형태이고, 출력은 차동 출력단의 형태인 더블 밸런스 구조를 가진다.
도 5는 듀티 사이클의 부정합을 나타낸 도면이다.
도 5의 (a)를 참조하면, 전압 제어 발진기(VCO)로부터 인가되는 국부 발진 신호(LO+, LO-)가 각 스위칭단에 인가되는 바람직한 예이다. 스위칭단은 510 곡선에 의해 국부 발진 신호 중 LO+ 또는 LO-를 각각 인가받게 되며, DC 오프셋이 없는 경우에 A1 또는 A2와 같이 듀티 사이클이 동일하도록 국부 발진 신호가 스위칭단에 인가된다.
하지만, 도 5의 (b)를 참조하면, DC 오프셋이 존재하는 경우에 스위칭단은 520 곡선에 의해 LO+ 또는 LO-를 인가받게 되며, 각 듀티 사이클이 B1 또는 B2와 같이 되어 듀티 사이클에 부정합이 발생하게 된다. 이로 인해 국부 발진 신호가 스위칭단에 인가됨에 있어서 부정합이 발생하게 되고, 2차 왜곡 성분이 발생하게 된다.
도 6은 상술한 2차 왜곡 성분과 DC 오프셋 성분을 최적화하는 본 발명의 바람직한 일 실시예에 따른 직접 변환 방식 주파수 혼합기의 구성 블록도이고, 도 7은 주파수 혼합기의 등가회로도이다. 본 발명에서 등가회로도는 MOS 트랜지스터를 중심으로 설명하지만, 바이폴라 트랜지스터에 대해서도 동일한 내용이 적용가능함은 물론이다.
도 6을 참조하면, 직접 변환 방식 주파수 혼합기는 제1 스위칭단(610), 제2 스위칭단(620), 제1 바이어스단(630), 제2 바이어스단(640), 제1 부하저항(650), 제2 부하저항(660)을 포함한다.
제1 스위칭단(610)은 저잡음 증폭기(LNA)로부터 무선 주파수 신호 RF를 인가받고, 전압 제어 발진기(VCO)로부터 국부 발진 신호 LO+, LO-를 인가받는다.
제1 스위칭단(610)은 제1 스위칭 트랜지스터 MP1과 제2 스위칭 트랜지스터 MM1으로 구성된다. 제1 스위칭단(610)의 제1 내지 제2 스위칭 트랜지스터 MP1, MM1은 각각 게이트 단자가 전압 제어 발진기에 연결되어 LO+ 신호 및 LO- 신호를 인가받는다. MP1과 MM1의 소스 단자는 서로 연결되어 있으며, 저잡음 증폭기로부터 RF 신호를 인가받는 Mi1 트랜지스터의 드레인 단자에 연결되어 있다. 제1 입력 트랜지스터 Mi1 는 게이트 단자가 저잡음 증폭기에 연결되어 있어 RF 신호를 인가받고, 소스 단자는 그라운드에 연결되어 있다.
또한, 제1 스위칭단(610)의 제1 스위칭 트랜지스터 MP1은 제1 부하저항(650)인 RLP와 연결되고, 제2 스위칭 트랜지스터 MM1은 제2 부하저항(660)인 RLM과 연결된다.
제2 스위칭단(620)은 AC 그라운드에 연결되어 AC 그라운드 신호를 인가받고, 전압 제어 발진기로부터 국부 발진 신호 LO+, LO-를 인가받는다.
제2 스위칭단(620)은 제1 스위칭 트랜지스터 MP2과 제2 스위칭 트랜지스터 MM2 로 구성된다. 제2 스위칭단(620)의 제1 및 제2 스위칭 트랜지스터 MP2, MM2은 각각 게이트 단자가 전압 제어 발진기에 연결되어 LO- 신호 및 LO+ 신호를 인가받는다. MP2과 MM2의 소스 단자는 서로 연결되어 있으며, AC 그라운드에 연결된 제2 입력 트랜지스터 Mi2 의 드레인 단자에 연결되어 있다. 제2 입력 트랜지스터 Mi2는 게이트 단자가 AC 그라운드에 연결되어 있고, 소스 단자는 그라운드에 연결되어 있다.
또한, 제2 스위칭단(620)의 MP2는 제1 부하저항(650)인 RLP와 연결되고, MM2는 제2 부하저항(660)인 RLM과 연결된다.
제1 부하저항(650) RLP과 연결된 제1 스위칭단(610)의 MP1의 드레인 단자 및/또는 제2 스위칭단(620)의 MP2의 드레인 단자를 통해 차동 출력 신호 중 하나인 VOUT+ 가 출력된다. 그리고 제2 부하저항(660) RLM과 연결된 제1 스위칭단(610)의 MM1의 드레인 단자 및/또는 제2 스위칭단(620)의 MM2의 드레인 단자를 통해 차동 출력 신호 중 하나인 VOUT-가 출력된다.
제1 바이어스단(630)은 제1 스위칭단(610)의 듀티 사이클을 조정하는 제1 바이어스 전압을 출력한다. 제1 바이어스단(630)은 제1 스위칭단(610)의 MP1의 게이트 단자에 연결된 제1 저항 R1 및 제1 DC 전압 DC1, 제1 스위칭단(610)의 MM1의 게이트 단자에 연결된 제2 저항 R2 및 제2 DC 전압 DC2로 구성된다. 제1 바이어스 전압은 제1 DC 전압 DC1과 제2 DC 전압 DC2에 의해 결정된다.
제1 저항 R1 및 제1 DC 전압 DC1을 이용하여 제1 전도 시간(conduction time)인
Figure 112006017676490-pat00031
을 조절할 수 있고, 제2 저항 R2 및 제2 DC 전압 DC2를 이용하여 제2 전도 시간인
Figure 112006017676490-pat00032
을 조절할 수 있다.
제2 바이어스단(640)은 제2 스위칭단(620)의 듀티 사이클을 조정하는 제2 바이어스 전압을 출력한다. 제2 바이어스단(640)은 제2 스위칭단(620)의 MP2의 게이트 단자에 연결된 제3 저항 R3 및 제3 DC 전압 DC3, 제2 스위칭단(620)의 MM2의 게이트 단자에 연결된 제4 저항 R4 및 제4 DC 전압 DC4로 구성된다. 제2 바이어스 전압은 제3 DC 전압 DC3와 제4 DC 전압 DC4에 의해 결정된다.
제3 저항 R3 및 제3 DC 전압 DC3을 이용하여 제3 전도 시간인
Figure 112006017676490-pat00033
을 조절할 수 있고, 제4 저항 R4 및 제4 DC 전압 DC4를 이용하여 제4 전도 시간인
Figure 112006017676490-pat00034
을 조절할 수 있다.
도 6 내지 도 7에 도시된 본 발명의 바람직한 일 실시예에 따른 직접 변환 방식 주파수 혼합기는 하기의 수학식 4 내지 5와 같은 2차 왜곡 성분 중 하나인 2차 혼변조 왜곡 성분 IM2 및 DC 오프셋 성분을 가지게 된다. 여기서, 2차 혼변조 왜곡 성분 IM2는 그 값이 작을수록 주파수 혼합기의 성능이 우수한 것은 상술한 바와 같다.
Figure 112006017676490-pat00035
Figure 112006017676490-pat00036
제1 스위칭단(610)의 Mi1 트랜지스터의 게이트 단자에 인가되는 무선 주파수 신호를 VINP라 하고, 제2 스위칭단(620)의 Mi2 트랜지스터의 게이트 단자에 인가되는 AC 그라운드 신호를 VINM이라 할 때, VINP와 VINM은 하기의 수학식 6과 같이 정의되고, Mi1 및 Mi2의 전류인 IRFP 및 IRFM은 수학식 7과 같이 정의된다.
Figure 112006017676490-pat00037
Figure 112006017676490-pat00038
Figure 112006017676490-pat00039
여기서,
Figure 112006017676490-pat00040
이고, 제1 스위칭단(610) 및 제2 스위칭단(620)을 구성하는 트랜지스터 MP1, MM1, MP2, MM2의 각 전도 시간인
Figure 112006017676490-pat00041
을 적용하면, 상기의 수학식 4 내지 5와 같은 직접 변환 방식 주파수 혼합기의 특성이 유도된다.
여기서,
Figure 112006017676490-pat00042
이고, I와 I'는 제1 입력 트랜지스터 Mi1 및 제2 입력 트랜지스터 Mi2에 흐르는 DC 전류값을 의미한다.
상기 수학식 4에서 2차 혼변조 왜곡 성분 IM2는 제1 바이어스단(630)에 의한 제1 바이어스 전압을 이용하여
Figure 112006017676490-pat00043
에서 제1 전도 시간
Figure 112006017676490-pat00044
과 제2 전도 시간
Figure 112006017676490-pat00045
를 조절하여 0이 되도록 할 수 있다.
그리고 상기 수학식 5에서 DC 오프셋 성분 VDC는 1번째 항은 상술한
Figure 112006017676490-pat00046
이 0이 됨에 따라 사라지고, 2번째 항은 제2 바이어스단(640)에 의한 제2 바이어스 전압을 이용하여
Figure 112006017676490-pat00047
에서 제3 전도 시간
Figure 112006017676490-pat00048
과 제4 전도 시간
Figure 112006017676490-pat00049
를 조절하여 0이 되도록 할 수 있다.
따라서, 본 발명의 실시예에 따른 직접 변환 방식 주파수 혼합기는 제1 바이어스단(630) 및 제2 바이어스단(640)에 의한 제1 스위칭단(610) 및 제2 스위칭단(620)의 바이어스 전압을 조절하여 2차 왜곡 성분 및 DC 오프셋 성분을 최적화하는 것이 가능하다.
도 8 내지 도 10은 각각 WIBRO, WCDMA, 그리고 CDMA2000-1x의 모드에서 2차 입력 인터셉트 포인트 IIP2와 DC 오프셋 성분에 대한 시뮬레이션 결과를 보여주고 있다. 2차 왜곡 및 DC 오프셋을 발생시키기 위해 부하저항에 부정합을 주고, 스위칭단의 DC 전압 변화에 따른 IIP2와 DC 오프셋을 시뮬레이션하였다.
도 8을 참조하면, WIBRO 모드에서 20dBV의 IIP2에 대한 각 바이어스단의 조정값을 나타낸다. 부하저항의 부정합을 각각 -10%(810), -5%(820), 0%(830), 5%(840), 10%(850)로 한 경우에 제1 스위칭단(610)의 트랜지스터 MP1의 바이어스 전압을 조절하여 IIP2가 20dBV가 넘는(도 8에서는 최대 25dBV) 제1 바이어스 전압을 찾은 후(즉, 상기 수학식 4의 IM2가 0이 되는 제1 바이어스 전압을 찾음), 상기 수 학식 5에서 DC 오프셋 성분이 0이 되는 제2 스위칭단(620)의 트랜지스터 MP2의 제2 바이어스 전압을 찾는다. 스위칭단의 바이어스 전압 조절을 통해 IIP2와 DC 오프셋이 최적화 되는 점을 찾을 수 있음을 알 수 있다.
도 9를 참조하면, WCDMA 모드에서 23dBV의 IIP2에 대한 각 바이어스단의 조정값을 나타낸다. 부하저항의 부정합을 각각 -10%(910), -5%(920), 0%(930), 5%(940), 10%(950)로 한 경우에 제1 스위칭단(610)의 트랜지스터 MP1의 바이어스 전압을 조절하여 IIP2가 23dBV가 넘는(도 9에서는 최대 35dBV) 제1 바이어스 전압을 찾은 후(즉, 상기 수학식 4의 IM2가 0이 되는 제1 바이어스 전압을 찾음), 상기 수학식 5에서 DC 오프셋 성분이 0이 되는 제2 스위칭단(620)의 트랜지스터 MP2의 제2 바이어스 전압을 찾는다. 스위칭단의 바이어스 전압 조절을 통해 IIP2와 DC 오프셋이 최적화 되는 점을 찾을 수 있음을 알 수 있다.
도 10을 참조하면, CDMA2000-1x 모드에서 19dBV의 IIP2에 대한 각 바이어스단의 조정값을 나타낸다. 부하저항의 부정합을 각각 -10%(1010), -5%(1020), 0%(1030), 5%(1040), 10%(1050)로 한 경우에 제1 스위칭단(610)의 트랜지스터 MP1의 바이어스 전압을 조절하여 IIP2가 19dBV가 넘는(도 10에서는 최대 53dBV) 제1 바이어스 전압을 찾은 후(즉, 상기 수학식 4의 IM2가 0이 되는 제1 바이어스 전압을 찾음), 상기 수학식 5에서 DC 오프셋 성분이 0이 되는 제2 스위칭단(620)의 트랜지스터 MP2의 제2 바이어스 전압을 찾는다. 스위칭단의 바이어스 전압 조절을 통해 IIP2 와 DC 오프셋이 최적화 되는 점을 찾을 수 있음을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 직접 변환 방식 주파수 혼합기는 추가적인 칩 면적의 증가 없이 2차 왜곡 및/또는 DC 오프셋을 최소화하는 것이 가능하다.
또한, 더블 밸런스 구조를 취함으로써 각 포트간의 신호경로 분리가 좋아지고, 위상차에 의한 신호상쇄를 이용하여 하모닉 성분의 발생을 억제할 수 있으며, 외부 필터의 사용을 줄일 수 있고, 처리할 수 있는 전력 한계를 높이게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 고주파 신호와 국부 발진 신호의 차에 상응하는 기저대역 신호(baseband signal)로 변환하는 직접 변환(Direct conversion) 방식 주파수 혼합기에 있어서,
    상기 고주파 신호 및 상기 국부 발진 신호를 입력받는 제1 스위칭단;
    AC 그라운드 신호 및 상기 국부 발진 신호를 입력받는 제2 스위칭단;
    상기 제1 스위칭단 및 상기 제2 스위칭단에 연결되고, 제1 출력 신호를 출력하는 적어도 하나의 제1 부하저항;
    상기 제1 스위칭단 및 상기 제2 스위칭단에 연결되고, 제2 출력 신호를 출력하는 적어도 하나의 제2 부하저항;
    상기 제1 부하저항과 상기 제2 부하저항 간의 부정합에 기초하여 상기 제1 스위칭단의 듀티 사이클(duty cycle)을 조정하는 제1 바이어스 전압을 출력하는 제1 바이어스단; 및
    상기 제1 부하저항과 상기 제2 부하저항 간의 부정합에 기초하여 상기 제2 스위칭단의 듀티 사이클을 조정하는 제2 바이어스 전압을 출력하는 제2 바이어스단을 포함하되,
    상기 기저대역 신호는 상기 제1 출력 신호와 상기 제2 출력 신호의 차에 상응하는 직접 변환 방식 주파수 혼합기.
  2. 제1항에 있어서,
    상기 국부 발진 신호는 차동 신호(differential signal)이고, 더블 밸런스(double balanced) 구조를 가지는 것을 특징으로 하는 직접 변환 방식 주파수 혼합기.
  3. 제1항에 있어서,
    상기 제2 바이어스단은 상기 제1 바이어스단에 의한 상기 제1 바이어스 전압이 결정된 후 상기 제2 바이어스 전압을 결정하는 것을 특징으로 하는 직접 변환 방식 주파수 혼합기.
  4. 제1항에 있어서,
    상기 AC 그라운드 신호는 상기 고주파 신호에 대한 기준 신호인 것을 특징으로 하는 직접 변환 방식 주파수 혼합기.
  5. 게이트 단자를 통해 고주파 신호를 인가받는 제1 입력 트랜지스터;
    게이트 단자를 통해 제1 국부 발진 신호를 인가받는 제1 스위칭단의 제1 스위칭 트랜지스터;
    상기 제1 스위칭단의 제1 스위칭 트랜지스터의 게이트 단자에 제1 DC 전압을 인가하는 제1 DC 전압부;
    게이트 단자를 통해 제2 국부 발진 신호를 인가받는 제1 스위칭단의 제2 스위칭 트랜지스터;
    상기 제1 스위칭단의 제2 스위칭 트랜지스터의 게이트 단자에 제2 DC 전압을 인가하는 제2 DC 전압부;
    게이트 단자를 통해 AC 그라운드 신호를 인가받는 제2 입력 트랜지스터;
    게이트 단자를 통해 제2 국부 발진 신호를 인가받는 제2 스위칭단의 제1 스위칭 트랜지스터;
    상기 제2 스위칭단의 제1 스위칭 트랜지스터의 게이트 단자에 제3 DC 전압을 인가하는 제3 DC 전압부;
    게이트 단자를 통해 제1 국부 발진 신호를 인가받는 제2 스위칭단의 제2 스위칭 트랜지스터;
    상기 제2 스위칭단의 제2 스위칭 트랜지스터의 게이트 단자에 제4 DC 전압을 인가하는 제4 DC 전압부;
    전원부와 상기 제1 스위칭 트랜지스터 사이에 연결되는 제1 부하저항; 및
    전원부와 상기 제2 스위칭 트랜지스터 사이에 연결되는 제2 부하저항을 포함하는 직접 변환 방식 주파수 혼합기.
  6. 제5항에 있어서,
    2차 왜곡(IM2)은
    Figure 112006017676490-pat00050
    이고, 상기 제1 DC 전압 및 상기 제2 DC 전압은 상기 2차 왜곡을 최소화하는 것을 특징으로 하는 직접 변환 방식 주파수 혼합기
    -여기서, RLP는 제1 부하저항, RLM은 제2 부하저항,
    Figure 112006017676490-pat00051
    은 상기 제1 스위칭단의 제1 스위칭 트랜지스터의 듀티 사이클,
    Figure 112006017676490-pat00052
    은 상기 제1 스위칭단의 제2 스위칭 트랜지스터의 듀티 사이클,
    Figure 112006017676490-pat00053
    는 상기 제1 입력 트랜지스터의 트랜스컨덕턴스(transconductance),
    Figure 112006017676490-pat00054
    는 상기 제1 입력 트랜지스터에서의 전류 iRF(t)(
    Figure 112006017676490-pat00055
    ) 의 2차 성분 상수,
    Figure 112006017676490-pat00056
    는 상기 제1 입력 트랜지스터의 두 주파수 f1과 f2의 차인 2차 성분 주파수(ωimd2= ωf1- ωf2)임.
  7. 제6항에 있어서,
    DC 오프셋은
    Figure 112006017676490-pat00057
    이고, 상기 제3 DC 전압 및 상기 제4 DC 전압은 상기 DC 오프셋을 최소화하는 것을 특징 으로 하는 직접 변환 방식 주파수 혼합기
    -여기서,
    Figure 112006017676490-pat00058
    은 상기 제2 스위칭단의 제1 스위칭 트랜지스터의 듀티 사이클,
    Figure 112006017676490-pat00059
    은 상기 제2 스위칭단의 제2 스위칭 트랜지스터의 듀티 사이클임.-
KR1020060023343A 2006-03-14 2006-03-14 직접 변환 방식 주파수 혼합기 KR100679125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060023343A KR100679125B1 (ko) 2006-03-14 2006-03-14 직접 변환 방식 주파수 혼합기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060023343A KR100679125B1 (ko) 2006-03-14 2006-03-14 직접 변환 방식 주파수 혼합기

Publications (1)

Publication Number Publication Date
KR100679125B1 true KR100679125B1 (ko) 2007-02-06

Family

ID=38105467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023343A KR100679125B1 (ko) 2006-03-14 2006-03-14 직접 변환 방식 주파수 혼합기

Country Status (1)

Country Link
KR (1) KR100679125B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150119761A (ko) * 2014-04-16 2015-10-26 한양대학교 산학협력단 1/ｆ 잡음 및 ＤＣ 오프셋 현상을 감소시킬 수 있는 주파수 혼합기
KR20200002946A (ko) * 2017-05-02 2020-01-08 재리어트 테크놀로지스, 인크. Ｒｆ 직각 위상 혼합 디지털-아날로그 변환

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121124A (ja) * 1995-10-25 1997-05-06 Fujitsu Ltd ダブルバランス型ミキサ回路
JPH1065452A (ja) 1996-04-26 1998-03-06 Murata Mfg Co Ltd ダブルバランスドミキサ
JP2001044767A (ja) 1999-07-28 2001-02-16 Nec Corp ダブルバランスドミキサ集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121124A (ja) * 1995-10-25 1997-05-06 Fujitsu Ltd ダブルバランス型ミキサ回路
JPH1065452A (ja) 1996-04-26 1998-03-06 Murata Mfg Co Ltd ダブルバランスドミキサ
JP2001044767A (ja) 1999-07-28 2001-02-16 Nec Corp ダブルバランスドミキサ集積回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150119761A (ko) * 2014-04-16 2015-10-26 한양대학교 산학협력단 1/ｆ 잡음 및 ＤＣ 오프셋 현상을 감소시킬 수 있는 주파수 혼합기
KR101649401B1 (ko) 2014-04-16 2016-08-19 한양대학교 산학협력단 1/ｆ 잡음 및 ＤＣ 오프셋 현상을 감소시킬 수 있는 주파수 혼합기
KR20200002946A (ko) * 2017-05-02 2020-01-08 재리어트 테크놀로지스, 인크. Ｒｆ 직각 위상 혼합 디지털-아날로그 변환
KR102646128B1 (ko) * 2017-05-02 2024-03-08 재리어트 테크놀로지스, 인크. Ｒｆ 직각 위상 혼합 디지털-아날로그 변환

Similar Documents

Publication Publication Date Title
US7120414B2 (en) Circuit and method for receiving and mixing radio frequencies in a direct conversion receiver
EP1784913B1 (en) Balanced mixer using fits
JP4657839B2 (ja) 適応バイアス型ミクサ
KR920007089B1 (ko) 무선 송.수신기
KR101066054B1 (ko) 주파수 변환을 위한 시스템, 방법 및 장치
US7139543B2 (en) Distortion reduction in a wireless communication device
US7457605B2 (en) Low noise image reject mixer and method therefor
KR100799473B1 (ko) 쵸핑 혼합기 및 직접 변환 무선 수신기
US8169266B2 (en) Mixer circuits and methods
CN103595426A (zh) 阻断耐受型宽频噪声消除接收器
US7554381B2 (en) Mixer amplifier and radiofrequency front-end circuit
GB2341502A (en) Image reject mixer
US7710185B2 (en) Tuneable circuit for canceling third order modulation
US20060091944A1 (en) I/Q quadrature demodulator
US20090315611A1 (en) Quadrature mixer circuit
US7085548B1 (en) Harmonic mixer
KR100687012B1 (ko) 주파수 변환장치와 이를 포함하는 수신기 및 주파수 변환방법
US8723588B2 (en) Mixer circuit and variation suppressing method
KR100679125B1 (ko) 직접 변환 방식 주파수 혼합기
US7424281B1 (en) Image-rejection mixers having high linearity and high gain and RF circuits using the same
US6850752B2 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
JP2008270924A (ja) 周波数変換回路および受信装置
US20030128068A1 (en) Low noise image-reject gm-c filter
GB2423427A (en) Double balanced mixer with improved even-order intercept points
US7395035B2 (en) Up-conversion mixing system with high carrier suppression

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee