JPH04255000A

JPH04255000A - 処理素子およびこの種の処理素子をプログラムする方法

Info

Publication number: JPH04255000A
Application number: JP3172685A
Authority: JP
Inventors: Michael M Ligthart; ミッチェル　マリア　リッヒタルト; Peter G Baltus; ペーテル　ヘラルデュス　バルテュス
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1990-07-16
Filing date: 1991-07-12
Publication date: 1992-09-10
Anticipated expiration: 2015-09-25
Also published as: EP0467448A2; JP3091526B2; DE69126249D1; EP0467448A3; DE69126249T2; US5224103A; EP0467448B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ自己診断機能を
内蔵した処理素子に関する。本発明は、特に：素子を制
御するプログラム命令を含むデータを記憶するプログラ
ム・メモリ；上記のプログラム・メモリから読み取った
命令にしたがって、上記の処理素子の動作を制御する命
令復号手段；メモリ診断シーケンスを実行するメモリ診
断シーケンス手段であって、ここで上記のメモリの診断
されるべき部分の全てのロケーションはシステマチック
にアドレスされ、上記のメモリのその部分に記憶したデ
ータの読取りを行う上記のメモリ診断シーケンス手段；
および上記のメモリ診断シーケンスの期間中、上記のメ
モリから読み取ったデータを結合して符号語を発生する
、符号発生手段；によって構成されるデータ処理素子に
関する。

【０００２】本発明は、このような処理素子をプログラ
ミングする方法およびこのような方法によってプログラ
ムされた場合の処理素子に関する。

【０００３】

【従来の技術】プログラム可能な処理素子は、今日多く
の用途で使用され、これは１つの集積回路チップ上でプ
ログラム・メモリおよび（または）マイクロプログラム
・メモリと集積されたプログラムによって制御される機
能素子（ｆｕｎｃｔｉｏｎａｌｕｎｉｔ）　によって一
般的に構成される。一般的に、チップに記憶したプログ
ラム・データの検証ができることが必要である。しかし
、メモリの内容全体を試験装置に転送し、検証すること
はチップ上で過剰な専用の診断ハードウェアを必要とし
、また高価な診断機器を必要とする。この問題を低減す
るために、内蔵自己診断機能を有する素子が開発され、
この素子内に記憶されるデータは、チップ上にいわゆる
符号語に圧縮され、これを使用して適度な確実性でメモ
リ全体の内容を検証することができる。

【０００４】本明細書の最初のパラグラフで述べた内蔵
型のメモリの自己診断機能を有する処理素子の例は、Ｍ
．　Ｍ．　Ｍ．　Ｍ．　Ｌｉｇｔｈａｒｔ、Ｐ．　Ｂａ
ｌｔｕｓ　およびＭ．　ＦｒｅｅｍａｎによるＩＥＥＥ
の会報ＩＴＣ１９８７年、頁９１５ないし９２２に掲載
の「ＲＰＳＴ：ＡＲＯＭ　　ｂａｓｅｄ　Ｐｓｅｕｄｏ
−ｅｘｈａｕｓｔｉｖｅ　Ｓｅｌｆ　Ｔｅｓｔ　ａｐｐ
ｒｏａｃｈ」に説明されている。他の例は、Ｊ．　Ｋｕ
ｂａｎおよびＨ．　ＢｒｕｃｅによるＩＥＥＥの会報Ｉ
ＴＣ１９８３年、頁２９５ないし３００に掲載の「Ｔｈ
ｅ　ＭＣ６８０４Ｐ２　　ｂｕｉｌｔ−ｉｎ　ｓｅｌｆ
−ｔｅｓｔ」に説明されている。既知の素子では、予期
される符号語と比較するために発生した符号語のみをチ
ップを離れて転送する必要がある。したがって予期され
る符号語に対する外部知識の必要性、およびこの符号語
を伝達する専用データ経路に対する必要性が存在する。

【０００５】本発明の目的は、既知の素子の場合よりも
自己診断機能をより高度に自動化したおよび（または）
素子内により高度に集積化した処理素子を提供すること
である。

【０００６】

【課題を解決する手段】本発明は、本明細書の最初のパ
ラグラフで説明したように、プログラム命令として実行
するために発生した符号語をメモリ・シーケンスの最後
に命令復号手段に供給する手段を有することを特徴とす
る処理素子を提供する。この手段によって、この符号語
は、それ自身が素子の外部に転送される必要なく、この
素子の後続の動作を直接決定することができる。このこ
とは、この素子を集積回路として構成する場合、特に有
利である。

【０００７】予期される符号語は、例えば、外部診断装
置に対する符号語の伝達用専用データ経路を要求するの
ではなく、既の素子内に存在する出力素子によって確認
信号を出力する命令として使用することが可能である。これによって、装置の製造業者は、本素子を自分たちの
機器に組み込む場合、自己診断機能の利点を得ることが
でき、自分自身で高価な診断装置を設ける必要がない。

【０００８】符号発生手段は、メモリ診断シーケンスの
期間に少なくとも命令復号手段の一部として一時的に再
構成することによって形成することができる。一例とし
て、 −　　この命令復号手段は、メモリから読み取ったデー
タを受取り記憶する命令レジスタを有することができ、
一方 −　　符号発生手段を形成する一時的に再構成した命令
復号手段内に、命令レジスタは直線帰還シフト・レジス
タを形成する。この符号手段の一部を符号発生手段とし
て使用することによって、さらに経済的な回路を提供す
ることができる。さらに、符号語をこの復号手段に供給
する手段は、他のハードウェアなしで設けることができ
、回路の機能を符号発生手段から命令復号手段に変更す
る間に、符号値は、レジスタ内に単純に残すことができ
る。

【０００９】このような１実施例では、−　　命令復号
手段は、続いて実行されるプログラム命令のロケーショ
ンを指定するジャンプ命令に応答し、−　　メモリ診断
シーケンス手段は、メモリ診断シーケンスの期間中ジャ
ンプ命令に応答することを禁止する手段を有する。これ
は、通常動作およびメモリ診断シーケンスの両方の期間
、１つのアドレス発生手段を使用することを可能にし、
同時に診断シーケンスの期間、予期できる方法でロケー
ションは全てアドレスされる。

【００１０】メモリ診断シーケンス手段は、外部で発生
しこの素子に加えられた制御信号に応答して診断シーケ
ンスを開始するように構成することができる。または、
診断シーケンスは自動的に、例えば、この素子に新たに
電源を投入した場合、常に開始することができる。本発
明は、さらに処理素子をプログラムする方法を提供し、
この方法は、 −　　与えられたデータを受け取りこの素子のプログラ
ム・メモリに記憶するステップ； −　　この処理素子の動作を制御するプログラム命令と
して実行するのに適した語を、所望の符号語として選択
ステップ； −　　メモリ診断シーケンスの期間中、この素子の符号
発生手段によって与えられたデータと結合する場合、与
えられたデータからシード語（ｓｅｅｄ　ｗｏｒｄ）を
計算し、所望の符号語を発生するステップ； −　　この処置素子のプログラム・メモリに与えられた
データを記憶するステップ；および −　　この処置素子にシード語を記憶してメモリ診断シ
ーケンスの期間中これを符号発生手段に供給するステッ
プ；によって構成される。

【００１１】記号発生にシード語を使用することによっ
て、与えられたデータと独立して、（記憶したデータ中
にエラーが存在しないことをメモリ診断が明らかにする
ものと仮定して）いずれの所望する命令も符号語によっ
て符号化することができ、これは機能上の検討を行うこ
とによって決定される。シード語は、この処置素子のメ
モリ内に与えられたデータと共に記憶することができ、
またはこの素子の他の部分に記憶させることもできる。

【００１２】所望の符号語は、例えば、ジャンプ命令に
よって構成することができ、与えられたデータ内に含ま
れるプログラム命令をこの処理素子に実行させる。これ
らのプログラム命令は、この素子用のメイン・アプリケ
ーション・プログラムによって構成することができ、ま
たはこの素子の他の部分を診断するための、および（ま
たは）メモリ診断シーケンスの結果をこの素子の外部へ
伝達するための別の診断プログラムによって構成するこ
とができる。

【００１３】本発明は、上述した本発明による方法によ
ってプログラムされる場合、処理素子をさらに提供する
。

【００１４】

【実施例】図１は、処理素子を示し、ここでアドレス・
レジスタ１０（ＰＣ）はアドレス語ＡＤＤＲをリード・
オンリ・メモリ１４（ＲＯＭ）のアドレス入力１２に供
給し、このＲＯＭはこの素子の動作を制御するプログラ
ム命令を含むデータを有する。メモリ１４は、ｎビット
のデータ出力１６を有し、このデータ出力１６はアドレ
ス語ＡＤＤＲによってアドレスされたロケーションでメ
モリ１４内に記憶されているｎビットのデータ語〔ＡＤ
ＤＲ〕を再生し、ここでｎは、例えば、８、１６、３２
またはいずれかの他のビット数にすることができる。デ
ータ出力１６は、２重目的命令レジスタ１８（ＩＲ／Ｌ
ＦＳＲ）に接続され、これは命令復号手段２０の第１段
を形成する。この命令レジスタ１８は、図２を参照して
、以下により詳細に説明する。

【００１５】この命令レジスタ１８はｎビットの出力２
２を有し、これはデコーダ２１の入力に接続される。こ
のデコーダ２１は、出力２３を有し、これは制御語ＣＴ
ＲＬをこの処理素子の機能素子２４（ＦＵ）に供給する
。この機能素子２４の内部構造は、この処理素子自体の
目的に応じて決定される。この素子は、例えば、汎用マ
イクロコンピュータを形成することができ、この場合、
機能素子２４は１つ以上の算術論理ユニット（ＡＬＵ）
、記憶レジスタおよび入出力用インタフェース部品を有
することができる。例として、１つの出力ポート２５を
示すが、機能素子２４の内部構造は、本発明を理解する
上で詳細に説明する必要はない。

【００１６】デコーダ２１は、また出力２６を有し、こ
の出力２６はジャンプ制御信号ＪＣＮＴ（１ビット以上
）をジャンプ制御論理回路２８（ＪＣＬ）の第１入力に
供給する。この機能素子２４は、出力３０を有し、これ
はジャンプ条件信号ＣＯＮＤ（１ビット以上）をジャン
プ制御論理回路２８の第２入力に供給する。回路２８の
出力は、第１ジャンプ・イネーブル信号ＪＥＮ１をＡＮ
Ｄゲート３２の第１入力に供給し、このゲートの出力３
４は、ジャンプ信号ＪＭＰをアドレス・マルチプレクサ
３６（ＭＵＸ）の制御入力３５に供給する。デコーダ２
１はさらに出力３８を有し、これはジャンプ・アドレス
語ＪＡＤＤをこのマルチプレクサ３６の第１アドレス入
力４０に供給する。加算器４２は、このアドレス語ＪＡ
ＤＤをアドレス・レジスタ１０の出力から受取り、これ
に１を加算し、その値ＡＤＤＲ＋１をマルチプレクサ３
６の第２アドレス入力４４に供給する。マルチプレクサ
３６の出力４６は、次のアドレス語ＮＡＤＤをアドレス
・レジスタ１０の入力に供給する。

【００１７】この素子は、外部で発生した診断開始信号
ＴＩＮＴＴを受け取るための入力５０を有する。この入
力５０は、Ｓ−Ｒフリップフロップ５２のセット入力（
Ｓ）に接続される。このフリップフロップ５２のリセッ
ト入力（Ｒ）はアドレス・レジスタ１０の出力５４から
ストローブ信号ＳＴＲＢを受け取る。フリップフロップ
５２の非反転出力（Ｑ）は、Ｄ形フリップフロップ５６
のデータ入力（Ｄ）および別のＡＮＤゲート５８の第１
入力に接続される。フリップフロップ５６の非反転出力
（Ｑ）は、モード選択信号ＭＳを命令レジスタ１８のモ
ード選択入力６０に供給する。フリップフロップ５６の
反転出力（Ｑバー）は、第２ジャンプ・イネーブル信号
ＪＥＮ２をＡＮＤゲート３２の第２入力および別のＡＮ
Ｄゲート５８の第２入力に供給する。この信号ＪＥＮ２
は常に、モード選択信号ＭＳの補数（ＪＥＮ２＝Ｍバー
Ｓバー）である。別のＡＮＤゲート５８の出力は、リセ
ット信号ＲＳＴを命令レジスタ１８のリセット入力６２
およびアドレス・レジスタ１０のリセット入力６４に供
給する。図１の素子の種々のフリップフロップとレジス
タは、当業者に周知の方法でクロック信号（図示せず）
によって同期する。

【００１８】図２は、実例として、命令レジスタ１８の
内部構造を示し、ここでｎ＝８である。図２の命令レジ
スタは、ｎ（８）個の双入力ＡＮＤゲート７４、ｎ個の
排他的ＯＲ（ＥＸＯＲ）ゲート７６、およびｎ個の（ク
ロックされた）Ｄ形フリップフロップ７８によって構成
される。データ語（ＡＤＤＲ）を形成する、ｎ個の独立
したビット信号はｎ個の入力７０によって受け取られが
、これらのビット信号は最上位ビット（ｍｓｂ　）から
最下位ビット（ｌｓｂ）までの範囲にある。各ビット入
力７０は、それぞれのＥＸＯＲゲート７６の第１入力に
接続される。各ＥＸＯＲゲート７６の出力は、それぞれ
のフリップフロップ７８のデータ入力（Ｄ）に接続され
る。各々のフリップフロップ７８は、データ出力（Ｑ）
を有し、これは、ｎビット出力２２のそれぞれのビット
を形成する。

【００１９】ｌｓｂフリップフロップを除く各々のフリ
ップフロップ７８の出力は、次の低位ビットに対応する
それぞれのＡＮＤゲート７４の第１入力に接続される。従列接続した、さらに３個のＥＸＯＲゲート８１、８２
および８３は、出力２２のｌｓｂを、出力２２の２位、
４位および７位の最下位ビットと組み合わせ、帰還信号
ＦＢを発生し、これはｍｓｂに対応するＡＮＤゲート７
４の第１入力に供給される。全てのＡＮＤゲート７４の
第２入力は、入力６０からモード選択信号ＭＳを受取り
、全てのフリップフロップ７８は、リセット入力（Ｒ）
を有し、これは、入力６２からリセット信号ＲＳＴを受
け取る。

【００２０】さて、命令レジスタは２つの動作モードを
有する、すなわち、これは信号ＭＳ＝０によって選択さ
れるレジスタ・モードと信号ＭＳ＝１によって選択され
る符号選択モードである。レジスタ・モードの場合、各
ＡＮＤゲート７４の第１入力に加えられる値に関係なく
、このゲートの第２入力で信号ＭＳ＝０であれば、これ
はこのゲートの出力を０に保持する。したがって、ＥＸ
ＯＲゲート７６は、変化しないデータ語〔ＡＤＤＲ〕の
ビットをそれぞれのフリップフロップ７８のデータ入力
に単純に転送する機能を果たす。各クロック・サイクル
において、データ語〔ＡＤＤＲ〕は、検出器２１で使用
するように、出力２２でラッチされ再生される。

【００２１】この符号発生器モードの場合、ＭＳ＝１で
あれば、各ＡＮＤゲート７４はその第１入力の値を対応
するＥＸＯＲゲート７６の第２入力に転送する。これに
よって命令レジスタが変更され、その結果、これは直線
フィードバック・シフト・レジスタ（ＬＦＳＲ）を形成
し、ここで、各クロック・サイクルにおいて、データ語
〔ＡＤＤＲ〕は、フリップフロップ７８内に既に含まれ
ている語と結合されて新しい語を形成する。リセット入
力を介してフリップフロップ７８のリセット入力にリセ
ット信号ＲＳＴ＝１を加えると、全てのフリップフロッ
プが「０」になる。全ての後続のクロック・サイクルに
おいて、命令レジスタ１８に含まれている語は、リセッ
ト以降入力７０に加えられて全てのデータ語〔ＡＤＤＲ
〕の全てのビットの既知の関数であり、したがってこの
語はそれらのデータ語の符号語を構成する。

【００２２】以上説明した処理素子は、動作を行い、Ｌ
ｉｇｈａｒｔ　他とＫｕｂａｎ　他の参考文献で説明さ
れていると同じ方法で、メモリ１４の内容を検証する符
号語を発生する。しかし、この新規な素子では、以下で
説明するように、外部素子に対してこの符号語の通信を
行う必要がない。図３のフローチャートは、図１の素子
の通常モードおよび診断モードの特徴を示すイベントの
シーケンスを示す。クロック・サイクルまたはその他に
おいて、種々のイベントの実際のタイミングは、下記で
明確に説明する以外では表されない。先ず、ブロック３
００はイニシヤライゼーションを示す。次に、各クロッ
ク・サイクルにおいて、素子は、外部で発生された開始
信号ＴＩＮＩＴ（入力５０）を診断し、自己診断を実行
すべきであるか否かを判定する。もしメモリ・診断が必
要でなければ（ＴＩＮＩＴは０のままである）、Ｓ−Ｒ
フリップフロップ５２のＱ出力は０のままであり、フリ
ップフロップ５６は補完信号ＭＳ＝０とＪＥＮ２＝１を
発生する。したがって、素子は「通常」モードで動作す
る。命令レジスタ１８は直線フィードバック・シフト・
レジスタとしてではなく、単純なｎビットのレジスタと
して動作する。（ステップ３０２）。ＡＮＤゲート５８
によって発生されたリセット信号ＲＳＴは０に保持され
る。

【００２３】通常モード（ＴＩＮＩＴ＝０、ＭＳ＝０、
ＪＥＮ２＝１、ＲＳＴ＝０）の場合、素子は従来のプロ
グラムされた処理素子として動作し、アドレス・レジス
タ１０はプログラム・カウンタ（ＰＣ）レジスタとして
動作し、命令とデータの読み出しをメモリ１４から行い
、一方機能素子２４はこれらの命令にしたがって所望の
機能を実行する。

【００２４】ステップ３０３において、アドレスＡＤＤ
Ｒのメモリ１４に記憶されているデータ語〔ＡＤＤＲ〕
は命令レジスタによってラッチされ、したがってレジス
タ１８の出力２２を介してデコーダ２１に対する命令語
として供給される。簡単な素子の場合、デコーダ２１に
よって発生される制御信号は、単に命令語のそれぞれビ
ットであってもよい。ステップ３０４で、デコーダ２１
はデータ語〔ＡＤＤＲ〕から制御語ＣＲＴＬ（出力２３
）を発生し、この制御語によって、機能素子の動作が制
御される。したがって、データ語〔ＡＤＤＲ〕はこの素
子に対するプログラム命令として機能する。デコーダは
、例えば、命令実行の異なった段階を「パイプラインで
つなぐ」ように、複雑な結合形および（または）シーケ
ンスのロジックとしてまた構成されることができる。

【００２５】各クロック・サイクルにおいて、次のアド
レス語ＮＡＤＤはアドレス・レジスタ１２よってラッチ
され（ステップ３０５）、現在メモリ１４のアドレス入
力１２に加えられているアドレス語ＡＤＤＲになる。マ
ルチプレクサ３６で加えられたジャンプ信号ＪＭＰが０
である瞬間を仮定すると、このマルチプレクサ３６は入
力４４からＡＤＤＲ＋１を選択し、次のアドレスＮＡＤ
Ｄを形成する。このようにして、メモリ１４内のロケー
ションは連続したクロック・サイクルで順次アドレスさ
れる。

【００２６】特別の種類のプログラム命令はジャンプ命
令であり、これによってプログラムの実行中にブランチ
を発生する。デコーダ２１はデータ・ワード〔ＡＤＤＲ
〕からジャンプ制御信号ＪＣＮＴ（出力２６）を取り出
し、ジャンプ制御ロジック回路２８にジャンプ命令を実
行すべきであることを伝える。多くのジャンプ命令は、
レジスタの値、算術および論理診断の結果等の種々の変
数によって条件が与えられる。この目的のため、制御語
ＣＴＲＬは機能素子２４に対してジャンプの条件を指定
し、このユニット２４は今度は回路２８に条件信号ＣＯ
ＮＤ（出力３０）を供給し、この条件が満足されている
かどうかを示す。

【００２７】もしジャンプの条件が満足されていれば、
回路２８は正の第１ジャンプ・イネーブル信号ＪＥＮ１
＝１を発生する。通常モードの場合、第２ジャンプ・イ
ネーブル信号ＪＥＮ２もまた１であるため、ＡＮＤゲー
ト３２は正のジャンプ信号ＪＭＰ＝１を発生する。これ
によって、アドレス・マルチプレクサ３６はその第１入
力４０〔ＪＡＤＤ〕に切り替わり、その結果、ジャンプ
・アドレス語ＪＡＤＤがデーコーダ２１の出力３８によ
って供給され、ＡＤＤＲ＋１は供給されない。もし命令
語〔ＡＤＤＲ〕が十分長くなければ、デーコーダ２１は
、ジャンプ命令語〔ＡＤＤＲ〕内のビット・フィールド
から直接ジャンプ・アドレス語ＪＡＤＤを取り出すこと
ができる。そうでなければ、デーコーダ２１内のシーケ
ンス・ロジックは、メモリ１４内に記憶されている１つ
または複数のデータ語からジャンプ・アドレスＪＡＤＤ
を汎用（ｇｅｎｅｒｉｃ）ジャンプ動作コードに続くロ
ケーション内のオペランドとして取り出すことができる
。

【００２８】次のアドレス語ＮＡＤＤ（ＡＤＤＲ＋１ま
たはＪＡＤＤによって定義された）がステップ３０５で
ラッチされて新しいアドレス語ＡＤＤＲになれば、素子
の動作はステップ３０１と３０２を介してステップ３０
３に戻り、ここで次の命令がメモリ１４から読み出され
、ステップ３０４で実行され、この素子が通常モード（
ＴＩＮＩＴ＝０）の状態にある限りこれが継続する。

【００２９】しかし、もし正の診断開始信号ＴＩＮＩＴ
＝１がステップ３０１で検出されれば、次のクロック・
サイクルで、Ｓ−Ｒフリップフロップ５２のＱ出力が１
になる。フリップフロップ５６のＱバー出力における信
号ＡＥＮ２はこの時Ｈのままであるため、別のＡＮＤゲ
ート５８によって発生されるリセット信号ＲＳＴは１に
なる（ステップ３０６）。信号ＲＳＴ＝１によって命令
レジスタ１８は全てゼロにリセットされ、アドレス・レ
ジスタ１０もまたＡＤＤＲのある所定の値、例えば、Ａ
ＤＤＲ０にリセットされ、これによって、診断するべき
メモリ１４内の第１ロケーションが識別される（例えば
、ＡＤＤＲ０＝００００）。

【００３０】開始信号ＴＩＮＩＴ＝０に続く第２クロッ
ク・サイクルにおいて、フリップフロップ５６のＱ出力
は１になり、これによってモード選択信号ＭＳ＝１が命
令レジスタ１８の入力６０に加えられる。（ステップ３
０７）。これによって、上述したように、命令レジスタ
１８はフィードバック・シフト・レジスタ（ＬＦＳＲ）
の形をした符号発生手段に変形される。同時に、第２ジ
ャンプ・イネーブル信号ＧＥＮ２＝０がフリップフロッ
プ５６の出力に発生させる。これによって、リセット信
号ＲＳＴは０に戻り、またＡＮＤゲート３２が正のジャ
ンプ信号ＪＭＰ＝１を発生するのを防止する。したがっ
て、ジャンプ機構はメモリ・診断モードで禁止され、そ
の結果、デコーダ２１に加えられるデータ語〔ＡＤＤＲ
〕に関係なく、次のアドレス語ＮＡＤＤは常にＡＤＤＲ
＋１である。信号ＭＳおよび（または）ＪＥＮ２もまた
機能素子２４に供給して、素子の他の要素を他のディス
エーブルすることも可能である。すなわち、例えば、メ
モリの診断シーケンス中に出力ポート２５によって行わ
れる疑似信号の発生を防止することもできる。

【００３１】上記の第２サイクル中、診断されるべき第
１ロケーションに記憶されているデータ語〔ＡＤＤＲ０
〕は、命令レジスタ１８によってメモリ１４の出力１６
から受け取られ、符号の計算の第１ステップとして既存
の語（全て０）と結合される。次に各サイクルで、次の
アドレス語ＮＡＤＤ＝ＡＤＤＲ＋１は現在のアドレス語
ＡＤＤＲになる（ステップ３０９）。ストローブ信号Ｓ
ＴＲＢが０のままであるとすれば（ステップ３１０）、
ステップ３０８と３０９によって構成されるループが実
行され、その結果、メモリ１４内の全てのロケーション
ＡＤＤＲに記憶されているデータ語〔ＡＤＤＲ〕は次に
命令レジスタ１８に加えられ、ここでこのデータ語はそ
のレジスタの状態によって表される符号語に貢献する。

【００３２】診断するべき最後のアドレスの前の２つの
信号（すなわち、ＡＤＤＲＮ）は、アドレス・レジスタ
１０によって発生され、これは検出され、レジスタ１０
はこれに応答して正のストローブ信号ＳＴＲＢ＝１を発
生する。ストローブ信号ＳＴＲＤ＝１はフリップフロッ
プ５２とフリップフロップ５６を介して作用し、その結
果、ＡＤＤＲ＝ＡＤＤＲＮである場合、信号ＳＧＥＮ２
Ｈこのサイクルでそれぞれ０と１に戻る。したがって、
素子は通常モードに復帰し、ここで命令レジスタ１８は
単純なｎビットのフリップフロップとして機能し（ステ
ップ３１１）、正の第１ジャンプ・イネーブル信号ＧＥ
Ｎ１＝１は、再び次のアドレス語ＮＡＤＤであるＪＡＤ
Ｄを選択するのに十分である。

【００３３】この点で、ＡＤＤＲ０からＡＤＤＲＮを含
むメモリ１４内の全てのローケションは読み出され、も
しメモリ１４の意図する内容が正しく記憶されて取り出
されれば、命令レジスタ１８のフリップフロップ７８に
よって保持されている語は予期した符号語に対応する。従来、メモリ・診断のシーケンスの後、符号語は外部の
診断素子に伝達され、予期した符号との比較が行われる
。このような伝達は、その目的のために特に設けなけれ
ばならないデータ経路によって一般的に行われなければ
ならない。しかし、ここで説明する素子では、この素子
が通常モードに復帰すると、符号語は命令レジスタ１８
内にラッチされたままであり、デコーダ２１によって普
通の命令として復号される（ステップ３０４）。この手
段によって、符号語自身がこの処理素子の後続する動作
を制御する。

【００３４】図４は、新規な周期のメモリ自己診断素子
を利用するためのメモリ１４内の１つの可能なデータの
構成を示す。アドレスＡＤＤＲ０ないしＡＤＤＲＮ＋１
はメモリ・マップの左側に示されている。ユーザ領域Ｕ
ＳＲはロケーションＡＤＤＲ０で始まり、全ての関連す
るデータと共に通常モードで実行するためのアプリケー
ション・プログラムを含んでいる。例示目的のため、ロ
ケーションＡＤＤＲ０はこのアプリケーション・プログ
ラムを実行するための入力点（ｅｎｔｒｙ　ｐｏｉｎｔ
）であると仮定する。

【００３５】小領域ＴＳＴはロケーションＡＤＤＲＴで
始まり、メモリの符号語が発生された後、素子を自己診
断する目的のための診断プログラムを含む。ロケーショ
ンＡＤＤＲＴはこの診断プログラム用の入力点入形成す
る。１つのロケーションＡＤＤＲＮは符号の発生目的の
ために記憶されているシード語（ｓｅｅｄ・ｗｒｏｄ）
　ＳＤを含む。

【００３６】上述したように、信号ＴＩＮＩＴ＝１によ
ってメモリ・診断モードが開始されると、ＡＤＤＲ０な
いしＡＤＤＲＮの全ての内容は命令レジスタ１８内で結
合され（ＩＲ／ＬＦＳＲ）、符号語ＳＩＧを形成する。ロケーションＡＤＤＲＮ−２が図４でマークされ、この
ロケーションでアドレス・レジスタ１０は正のストロー
ブ信号ＳＴＲＢ＝１を発生する。２サイクル遅れて、ア
ドレスＡＤＤＲは正確にＡＤＤＲＮになると、上述した
ように、素子は通常モードに復帰し、この時点でレジス
タ１８に含まれている符号語ＳＩＧ（シード語ＳＤＤＡ
）ではないは通常のプログラム命令として実行される。

【００３７】シード語ＳＤを適当に選択することによっ
て、予期した符号語ＳＩＧはジャンプ命令「ＪＭＰ　　
ＡＤＤＲＴ」を形成し、これによって制御はＡＤＤＲＴ
で診断プログラムの入力点に送られる。１つ以上のオペ
ランドに対して複数のフィールドを含む長い命令語が与
えられると仮定すれば、命令語の例ＳＩＧは条件付きの
ジャンプ命令「ＩＦａ＝＝ｂＪＭＰ　　ＡＤＤＲＴ」に
より、これは２つの即時オペランドａとｂを含む。この
条件付きのジャンプを使用することによって、長い符号
語のできるだけ多くのビットがエラー・チエックの作用
に貢献することを保証する。もし符号語がアドレスＡＤ
ＤＲＴに対するジャンプを表していなければ、またはこ
の語内で表わされている即時オペランドａとｂにエラー
が存在すれば、ＡＤＤＲＴにおける診断プログラムは実
行されない。

【００３８】領域ＴＳＴ内の診断プログラム１つの機能
は、出力ポート２５を介して信号を、例えば、表示装置
またはホスト処理素子に転送し、正しい符号語の発生を
確認することである。例えば、処理素子が装置のある特
別の部分に埋設されているアプリケーションの場合、メ
モリ・診断の結果を既存の出力ポートおよび外部回路を
介して伝達すると、メモリ・診断機能専用の特別の回路
（内部または外部）の必要性がなくなる。診断プログラ
ムＴＳＴは、機能素子２４の種々の機能を診断するマー
チンを更に含むことができる。参照文献で説明したよう
に、このようなプログラムはメモリ１４内で非常に小さ
なスペースを占めるに過ぎない。図４の例の場合、診断
プログラムはロケーションＡＤＤＲＴ＋Ｋで終了し、こ
こでジャンプ命令「ＪＭＰ　　ＡＤＤＲ０」は制御を領
域ＵＳＲに記憶されているメイン・アプリケーション・
プログラムの入口点ＡＤＤＲ０に自動的に転送する。

【００３９】もしメモリの内容が正確でなければ、素子
はある未知の発生された符号語をプログラム命令として
実行しようとすることが分かる。これの結果は予想不可
能であるが、不正確な符号がそれにも拘らず予期した出
力信号になる確率は無視できる程度であるように、デー
タを構成することができる。この目的のための簡単な対
策は、メモリのある点にガード命令を記憶することであ
る。１つのガード命令は、診断プログラムの入力点ＡＤ
ＤＲＴの直前のロケーションＡＤＤＲＴ−１に記憶した
ジャンプ命令「ＪＭＰ　　ＡＤＤＲＴ−１」である。も
し制御がロケーションＡＤＤＲＴ−１まで進めば、素子
はエンドレスのサイレント・ループ内でトラップされる
。これによって、診断プログラムはジャンプによってのみ
直接ＡＤＤＲＴ自身の入力点に入るとができることが保
証される。同様に、通常モードへの転換時にジャンプが
行われない場合、ロケーションＡＤＤＲＮ＋１にはジャ
ンプ命令「ＪＭＰ　　ＡＤＤＲＴ＋１」がロードされ、
素子を同様のエンドレスのサイレント・ループ内でトラ
ップする。ユーザ（または外部回路）は、次に出力信号
が長期に渡って欠如していることを認識することができ
、このことは素子が故障していることを示す。ロケーシ
ョンＡＤＤＲＮ＋１自身は符号診断を受けないことが分
かる。診断結果がこれによって誤った方向に導かれる確
率は、無視できる程度であると判断されている。

【００４０】符号語は領域ＵＳＲとＴＳＴ内の多数のデ
ータ語の複雑な関数であるが、シード語ＳＤを計算し、
予期される符号語を実行のための全ての所望の命令と等
しくすることができる。図５は、この特徴を使用するこ
とのできる処理素子のプログラム方法を示す。ブロック
４００でイニシアライゼーションを行った後、この方法
は、メモリ１４のユーザー領域ＵＳＲに記憶するための
アプリケーション・プログラム・データを定義すること
によって開始される。このデータはランダムなものまた
は固定されたものと見做すことができるが、その理由は
、このメモリ・診断の特徴は、素子の一次的な機能がど
の様なものであろうと、これの変更を意図するものでは
ないからである。次のステップ４０２では、診断プログ
ラム・データＴＳＴが定義され、このプログラム・デー
タもまたランダムなものまたは固定されたものであると
考えることができるが、その理由は、これもまた実行す
るべきそれ自身の機能を有しているからである。診断プ
ログラム・データＴＳＴ（およびしたがってその入力点
ＡＤＤＲＴ）を定義することは、メモリ・診断の終了時
に符号後ＳＩＧが形成されることが望ましい命令の少な
くとも一部を定義する効果をまた有している。データ・
ブロックＵＳＲとＴＳＴが結合され、ステップ４０３で
そのデータに対する符号語が、処理素子内でＬＦＳＲ（
命令レジスタ１８、ＭＳ＝１）によって計算されるのと
同様に、手またはコンピュータによって計算されるが、
これは最後から２番目のロケーション・ＡＤＤＲＮ−１
まで計算される過ぎない。したがって、シード語ＳＤが
最後のロケーションＡＤＤＲＮに記憶することを必要と
しているものを計算し（ステップ４０４）、この最後か
ら２番目の符号語から所望の最後の符号語ＳＩＧを得る
のは、簡単な問題である。

【００４１】例として、図２に示す８ビットのＬＦＳＲ
を考えてみる（ＭＳ＝１）最後の符号語ＳＩＧによって
形成するべき所望の命令語が２進数の１０１０１１１０
（ｍｓｂ・・・ｌｓｂ）であると仮定する。データＵＳ
ＲとＴＳＴからロケーションＡＤＤＲＮ−１に対して発
生される最後から２番目の符号語は２進数の１０１１０
０１０であることが分かる。この最後から２番目の符号
語がＬＦＳＲのフリップフロップ７８に含まれていると
、ＥＸＯＲゲート８１−８３によって発生されるフィー
ドバック信号ＦＢ＝０．ＥＸＯＲ．（１、ＥＸＯＲ、０
））＝０である。要求されるシード語のｍｓｂは、した
がって１である。シード語の残りのビットは所望の最終
符号語ＳＩＧの対応するビットと最後から２番目の符号
語の次の上位ビットとのＥＸＯＲをとることによって決
定される。要求されるシード語は１１１１０１１１（ｍ
ｓｂ・・・ｌｓｂ）になる。

【００４２】ステップ４０５におって、データ・ブロッ
クＵＳＲ、ＴＳＴおよびＳＤの結合は１つ以上の処理素
子のメモリ１４内にプログラムされる。このプログラミ
ングはＰＲＯＭ（プログラム可能読み出し専用メモリ）
に対して電気的に行うか、またはマスク・プログラミン
グによって行うことができる。一度プログラムを行うと
、この素子は、上述のように、通常モードとメモリ・診
断モードで動作することができる。

【００４３】プロセスはステップ４０６で従来の方法で
終了される。通信プロセッサ、表示プロセッサ、信号プ
ロセッサ等を含む一般的な機能または特別の機能を有す
る多くの種類のプログラムされたおよび（または）マイ
クロプログラムされた処理素子に、本発明を適用するこ
とができる。メモリに記憶されたデータがマイクロプロ
グラム・データによって構成される場合、本発明には特
に利点があるが、その理由は、これらのデータは既存の
データ経路によって外部語に殆どアクセスされないから
である。

【００４４】上述の実施例の種々の特徴と要素は必要に
応じて変更することができる。電源を素子に供給する場
合、またはアプリケーション・プログラム内の特別の命
令によってメモリ・診断モードを自動的に開始すること
ができる。このような実施例によって外部診断信号入力
端子５０の必要性を無くすることができる。または、診
断入力端子５０は、メモリ・診断の開始をその端子の異
状信号、例えば、有効処理水準を超える電圧に従属させ
ることによって、またこの素子の通常端子の１つとして
機能することが可能である。しばしば、データ語および
したがって命令レジスタは９ビット幅以上である。例え
ば、上で引用した　Ｌｉｇｈａｒｔ他による論文は３８
ビットの命令語を使用することを述べている。

【００４５】シード語ＳＤはメモリ１４内の全てのロケ
ーションに記憶することができ、またはリセット・ステ
ップ３０６で命令レジスタ１８に直接入力することがで
きる。命令発生手段は直線フィードバック・シフト・レ
ジスタによって構成する必要はない。ＩＥＥＥの　Ｄｅ
ｓｉｇｈ　ａｎｄ　Ｔｅｓｔ　ｏｆ　Ｃｏｍｐｕｔｅｒ
ｓ　、１９８９年２月号、３６−４４ページの　Ｃ．　
Ｓ．　Ｇｌｏｓｔｅｒと　Ｆ．　Ｂｒｇｌｅｚによる論
文「Ｂｏｕｎｄａｒｙ　Ｓｃａｎ　ｗｉｔｈ　Ｂｕｉｌ
ｔ−ｉｎ　Ｓｅｌｆ−ｔｅｓｔ　」は　Ｃｅｌｌｕｌａ
ｒ　Ａｕｔｏｍａｔａ　Ｒｅｇｉｓｔｅｒ　（ＣＡＲ）
と呼ぶ別の符号発生器の説明を行っている。レジスタが
多くのビットを有している場合、ＣＡＲはＬＦＳＲより
も便利であるが、その理由は、ｌｓｂからｍｓｂに対す
るフィードバックが要求されないからである。符号発生
手段が命令として実行するために復号手段に最終符号語
を供給する限り、符号発生手段は変更した命令レジスタ
によって形成する必要はない。異なったアドレス発生手
段を設け、メモリの診断中全てのロケーションをシステ
マチックにアドレスすることが可能である。例えば、疑
似ランダム・アドレス・シーケンスは第２直線フィード
バック・シフト・レジスタによって発生することが可能
である。

【図面の簡単な説明】

【図１】本発明にしたがって構成した処理素子を概略ブ
ロック図で示す。

【図２】図１の素子の一部をより詳細に示す。

【図３】図１と図２の処理素子の動作を示すフロー・チ
ャートである。

【図４】図１の装置のメモリ内のデータの、プログラム
した後の構成を示す。

【図５】本発明による処理素子をプログラムする方法を
示すフロー・チャートである。

【符号の説明】

１０　　アドレス・レジスタ１２　　アドレス入力１４　　リード・オンリ・メモリ１８　　命令レジスタ２０　　命令復号手段２１　　デコーダ２２　　ｎビット２３、２６、３８　　デコーダ２１の出力２４　　機能
素子２８　　飛び越し制御論理回路３２　　ＡＮＤゲート３６　　アドレス・マルチプレクサ４２　　加算器５２　　Ｓ−Ｒフリップフロップ５６、７８　　Ｄ形フリップフロップ５８　　ＡＮＤゲート７４　　双入力ＡＮＤゲート

Claims

【特許請求の範囲】

【請求項１】　　素子を制御するプログラム命令を含む
データを記憶するプログラム・メモリ；上記のプログラ
ム・メモリから読み取った命令にしたがって、上記の処
理素子の動作を制御する命令復号手段；メモリ診断シー
ケンスを実行するメモリ診断シーケンス手段であって、
ここで上記のメモリの診断されるべき部分の全てのロケ
ーションはシステマチックにアドレスされ、上記のメモ
リのその部分に記憶したデータの読取りを行う上記のメ
モリ診断シーケンス手段；および上記のメモリ診断シー
ケンスの期間中、上記のメモリから読み取ったデータを
結合して符号語を発生する符号発生手段；によって構成
されるデータ処理素子において、上記の処理素子は；プ
ログラム命令として実行するために、発生した符号語を
メモリ・シーケンスの最後に命令復号手段に供給する手
段を有することを特徴とする処理素子。
【請求項２】　　上記の符号発生手段は、上記の復号手
段の少なくとも１部を一時的に再構成することによって
上記のメモリ診断シーケンスの期間中に形成されること
を特徴とする請求項１記載の処理素子。
【請求項３】　　上記の命令復号手段は、メモリから読
み取ったデータを受取り記憶する命令レジスタを有し；
上記の符号発生手段を形成する一時的に再構成した命令
復号手段内に、命令レジスタは直線帰還シフト・レジス
タを形成する；ことを特徴とする請求項２記載の処理素
子。
【請求項４】　　上記の命令復号手段は、続いて実行さ
れるプログラム命令のロケーションを指定するジャンプ
命令に応答し、上記のメモリ診断シーケンス手段は、メ
モリ診断シーケンスの期間中ジャンプ命令に応答するこ
とを禁止する手段を有することを特徴とする請求項２ま
たは３記載の処理素子。
【請求項５】　　上記のメモリ診断シーケンス手段は、
外部で発生しこの素子に加えられた制御信号に応答して
上記の診断シーケンスを開始するように構成されること
を特徴とする請求項１ないし４記載の処理素子。
【請求項６】　　処理素子をプログラムする方法におい
て、上記の方法は；与えられたデータを受け取り上記の
素子のプログラム・メモリに記憶するステップ；上記の
処理素子の動作を制御するプログラム命令として実行す
るのに適した語を、所望の符号語として選択するステッ
プ；メモリ診断シーケンスの期間中、上記の素子の符号
発生手段によって与えられたデータと結合する場合、与
えられたデータからシード語を計算し、所望の符号語を
発生するステップ；上記の処理素子のプログラム・メモ
リに与えられたデータを記憶するステップ；および上記
の処置素子にシード語を記憶してメモリ診断シーケンス
の期間中これを上記の符号発生手段に供給するステップ
；によって構成されることを特徴とする方法。
【請求項７】　　上記のシード語は上記の与えられたデ
ータと共に上記の処理素子のプログラム・メモリ内に記
憶されることを特徴とする請求項６記載の方法。
【請求項８】　　上記の所望の符号語はジャンプ命令に
よって構成され、上記の与えられたデータ内に含まれる
命令を上記の処理装置に実行させることを特徴とする請
求項６または７記載の方法。
【請求項９】　　請求項６ないし８のいずれかによる方
法によってプログラムされる場合の処理素子。