JPS6145336A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6145336A JPS6145336A JP59166375A JP16637584A JPS6145336A JP S6145336 A JPS6145336 A JP S6145336A JP 59166375 A JP59166375 A JP 59166375A JP 16637584 A JP16637584 A JP 16637584A JP S6145336 A JPS6145336 A JP S6145336A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- test
- ram
- storage means
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、データ処理技術さらにはマイクロコンピュ
ータシステムに適用して特に有効な技術に関し、例えば
４ビツト・シングルチップ・マイクロコンピュータにお
けるテスティング方式に利用して有効な技術に関する。
ータシステムに適用して特に有効な技術に関し、例えば
４ビツト・シングルチップ・マイクロコンピュータにお
けるテスティング方式に利用して有効な技術に関する。
［背景技術］
ＬＳＩ（大規模集積回路）化されたマイクロコンピュー
タ（以下マイコンと称する）においては、製造後そのＬ
ＳＩが正常に動作するが否が試験することが行なわれる
。このうち、８ビツト・シングルチップ・マイコンのよ
うなＬＳＩにあっては、外部端子からテスト用のプログ
ラム（命令）を順番に入れてやり、テスティングを行な
っている。
タ（以下マイコンと称する）においては、製造後そのＬ
ＳＩが正常に動作するが否が試験することが行なわれる
。このうち、８ビツト・シングルチップ・マイコンのよ
うなＬＳＩにあっては、外部端子からテスト用のプログ
ラム（命令）を順番に入れてやり、テスティングを行な
っている。
それに加え外部端子を使ってテスト用のプログラムを内
部のＲＡＭ （ランダム・アクセス・メモリ）に書き込
んでそれを実行させることで、ユーザーの使用時に近い
状態で所望のテスティング（機能検査等）を行なうこと
ができる。
部のＲＡＭ （ランダム・アクセス・メモリ）に書き込
んでそれを実行させることで、ユーザーの使用時に近い
状態で所望のテスティング（機能検査等）を行なうこと
ができる。
しかるに、４ビツト・シングルチップ・マイコン、特に
プログラムを記憶するＲＯＭ （リード・オンリ・メモ
リ）とデータを記憶するＲＡＭのビット数が異なるよう
にされ、アドレス系とデータ系が別個に構成されている
ものにおいては、内部ＲＡＭにテスト用のプログラムを
書き込んで実行させるようなことができない（昭和５８
年９月に日立製作所が発行した「日立４ビツトｌチツプ
マイクロコンピユータシステム・８ＭＣ８４０シリーズ
・ユーザーズマニュアルノ第３頁等参照）。
プログラムを記憶するＲＯＭ （リード・オンリ・メモ
リ）とデータを記憶するＲＡＭのビット数が異なるよう
にされ、アドレス系とデータ系が別個に構成されている
ものにおいては、内部ＲＡＭにテスト用のプログラムを
書き込んで実行させるようなことができない（昭和５８
年９月に日立製作所が発行した「日立４ビツトｌチツプ
マイクロコンピユータシステム・８ＭＣ８４０シリーズ
・ユーザーズマニュアルノ第３頁等参照）。
そのため、そのようなシングルチップ・マイコンのテス
ティングは、例えば外部からテスト専用の制御端子に適
当な制御信号を印加して、内部のプログラムＲＯＭの出
力を殺し、外部端子からテスト用プログラム（命令）を
順番に入れてやり、それを実行させることにより行なっ
ていた。しかしながら、この方式によると、テスト用の
命令を入力した外部端子の検査は行なうことができない
という不都合がある。
ティングは、例えば外部からテスト専用の制御端子に適
当な制御信号を印加して、内部のプログラムＲＯＭの出
力を殺し、外部端子からテスト用プログラム（命令）を
順番に入れてやり、それを実行させることにより行なっ
ていた。しかしながら、この方式によると、テスト用の
命令を入力した外部端子の検査は行なうことができない
という不都合がある。
［発明の目的］
この発明の目的は、例えば内部データ用ＲＡＭに外部か
らプログラムを書き込んで実行−させることができない
ようなマイクロコンピュータにおいて、外部からテスト
用の命令を入力するための外部端子の検査を簡単に行な
うことができるようにすることにある。
らプログラムを書き込んで実行−させることができない
ようなマイクロコンピュータにおいて、外部からテスト
用の命令を入力するための外部端子の検査を簡単に行な
うことができるようにすることにある。
この発明の他の目的は、マイクロコンピュータ内部の命
令デコーダ等において、故障によって局部的に流れる異
常電流を検出することができるようにすることにある。
令デコーダ等において、故障によって局部的に流れる異
常電流を検出することができるようにすることにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、内部のデータ用ＲＡＭとは別個に外部から命
令を書き込むことのできる比較的容量の小さな命令用Ｒ
ＡＭを設けるとともに、内部に設けたテストモード設定
用のレジスタもしくは外部からの制御信号に基づいて上
記命令用ＲＡＭへの命令の書込み、読出しを制御するこ
とによって、外部から入力された命令を一旦上記命令用
ＲＡＭに取り込めるようにして、その後この命令を読み
出して実行することにより、テスト用命令の入力に使用
した外部端子の検査を行なえるようにする。
令を書き込むことのできる比較的容量の小さな命令用Ｒ
ＡＭを設けるとともに、内部に設けたテストモード設定
用のレジスタもしくは外部からの制御信号に基づいて上
記命令用ＲＡＭへの命令の書込み、読出しを制御するこ
とによって、外部から入力された命令を一旦上記命令用
ＲＡＭに取り込めるようにして、その後この命令を読み
出して実行することにより、テスト用命令の入力に使用
した外部端子の検査を行なえるようにする。
また、上記命令用ＲＡＭに取り込んだ命令を繰り返し実
行させることにより、そのとき命令デコーダ等に局部的
に流れる異常電流を検出できるようにするという上記目
的を達成するものである。
行させることにより、そのとき命令デコーダ等に局部的
に流れる異常電流を検出できるようにするという上記目
的を達成するものである。
［実施例］
第１図は、本発明を４ビツト・シングルチップ・マイク
ロコンピュータに適用した場合の一実施例を示すもので
ある。同図において、一点鎖線Ａで囲まれた各回路ブロ
ックは公知の半導体集積回路の製造技術によって、１個
の半導体基板上に形成される。
ロコンピュータに適用した場合の一実施例を示すもので
ある。同図において、一点鎖線Ａで囲まれた各回路ブロ
ックは公知の半導体集積回路の製造技術によって、１個
の半導体基板上に形成される。
回路符号ＲＯＭで示されているのは、システムを動作さ
せるプログラムが格納されたロム（読出し専用メモリ）
で、このロムＲＯＭは、プログラム・カウンタＰＣによ
ってアクセスされてプログラムを構成する命令コードを
１ワードずつ出力する。特に制限されないが、各命令は
、１ワードが１０ビツトで構成されている。ＤＥＣはロ
ムＲＯＭのアドレス・デコーダである。
せるプログラムが格納されたロム（読出し専用メモリ）
で、このロムＲＯＭは、プログラム・カウンタＰＣによ
ってアクセスされてプログラムを構成する命令コードを
１ワードずつ出力する。特に制限されないが、各命令は
、１ワードが１０ビツトで構成されている。ＤＥＣはロ
ムＲＯＭのアドレス・デコーダである。
上記ロムＲＯＭから読み出された命令コードは、命令デ
コーダＩＤに供給されるようにされている。
コーダＩＤに供給されるようにされている。
命令デコーダＩＤに供給された命令コードはここでデコ
ードされ、上記プログラム・カウンタＰＣおよびＡＬＵ
（演算論理ユニット）や各種レジス夕顔等からなる実
行ユニットＥＸＥＣを制御するための各種コントロール
信号が形成されて出力される。
ードされ、上記プログラム・カウンタＰＣおよびＡＬＵ
（演算論理ユニット）や各種レジス夕顔等からなる実
行ユニットＥＸＥＣを制御するための各種コントロール
信号が形成されて出力される。
回路符号ＲＡＭで示されているのは、プログラムの実行
に必要なデータやプログラムの実行により得られたデー
タが記憶されるデータ・ラム（随時読出し書込み可能な
メモリ）である。このデータ・ラムＲＡＭは、１回のア
クセスで４ビツトのデータの読出し、書込みが行なえる
ようにされ、上記実行ユニットＥＸＥＣとの間でデータ
のやりとりが行なわれる。
に必要なデータやプログラムの実行により得られたデー
タが記憶されるデータ・ラム（随時読出し書込み可能な
メモリ）である。このデータ・ラムＲＡＭは、１回のア
クセスで４ビツトのデータの読出し、書込みが行なえる
ようにされ、上記実行ユニットＥＸＥＣとの間でデータ
のやりとりが行なわれる。
ここまでの構成は、従来の４ビツト・シングルチップ・
マイコンとほぼ同様である。しかして、この実施例では
、チップに設けられた制御用端子としての外部端子ＴＥ
ＳＴやＲＥＳＥＴから入力される制御信号に基づいて、
テスティングの際に内部の制御信号を形成するデス１−
制御回路ＴＣＣと、外部から供給されるテスト用の命令
を、１ワードもしくは数ワード保持可能な命令ラムＩ
−ＲＡＭが設けられている。この命令ラムｌ−ＲＡＭは
テスティングの際に、上記テスト制御回路ＴＣＣから供
給される制御信号によってアクティブ番こされ、外部端
子ｆｌｏ−Ｒｉから入力されるテスト用命令を次々と取
り込んでシフトし、常に最後の１ワードもしくは数ワー
ドを保持するようにされる。
マイコンとほぼ同様である。しかして、この実施例では
、チップに設けられた制御用端子としての外部端子ＴＥ
ＳＴやＲＥＳＥＴから入力される制御信号に基づいて、
テスティングの際に内部の制御信号を形成するデス１−
制御回路ＴＣＣと、外部から供給されるテスト用の命令
を、１ワードもしくは数ワード保持可能な命令ラムＩ
−ＲＡＭが設けられている。この命令ラムｌ−ＲＡＭは
テスティングの際に、上記テスト制御回路ＴＣＣから供
給される制御信号によってアクティブ番こされ、外部端
子ｆｌｏ−Ｒｉから入力されるテスト用命令を次々と取
り込んでシフトし、常に最後の１ワードもしくは数ワー
ドを保持するようにされる。
また、外部端子Ｒ０〜Ｒｉから入力されたテスト用命令
は、切換回路としてのマルチプレクサＭＰＸに入力され
ている。このマルチプレクサＭＰＸは、上記テスト制御
回路ＴＣＣから出力される内部制御信号によって、上記
ロムＲＯＭから読み出された命令または上記外部端子Ｒ
Ｑ”” Ｒｆから入力されたテスト用命令、もしくは上
記命令ラムＩ −ＲＡＭから読み出された命令のうち一
つを、前記命令デコーダＩＤに供給するように制御され
る。
は、切換回路としてのマルチプレクサＭＰＸに入力され
ている。このマルチプレクサＭＰＸは、上記テスト制御
回路ＴＣＣから出力される内部制御信号によって、上記
ロムＲＯＭから読み出された命令または上記外部端子Ｒ
Ｑ”” Ｒｆから入力されたテスト用命令、もしくは上
記命令ラムＩ −ＲＡＭから読み出された命令のうち一
つを、前記命令デコーダＩＤに供給するように制御され
る。
さらに、特に制限されないが、上記テスト制御回路ＴＣ
Ｃには、テスティングの際の種々のモードを設定するた
めのテストモード・レジスタが設けられ、設定されたテ
ストモードに従った内部制御信号を出力する。
Ｃには、テスティングの際の種々のモードを設定するた
めのテストモード・レジスタが設けられ、設定されたテ
ストモードに従った内部制御信号を出力する。
次に、上記のごとく構成されたシングルチップマイコン
のテスティングの際の動作について説明する。
のテスティングの際の動作について説明する。
通常の動作時には、ロムＲＯＭから読み出された命令が
命令デコーダＩＤに供給されるようにされている。しか
して、外部制御用端子ＴＥＳＴにハイレベルのようなテ
スト制御信号が印加されると、テスト制御回路ＴＣＣ内
のテストモード・レジスタが通常のテストモードに設定
される。すると、このテスト制御回路ＴＣＣから出力さ
れる内部制御信号によって、マルチプレクサＭＰＸがロ
ムＲＯＭの出力の代わりに外部端子Ｒ□−Ｒｉから入力
された命令を命令デコーダＩＤに供給するようになる。
命令デコーダＩＤに供給されるようにされている。しか
して、外部制御用端子ＴＥＳＴにハイレベルのようなテ
スト制御信号が印加されると、テスト制御回路ＴＣＣ内
のテストモード・レジスタが通常のテストモードに設定
される。すると、このテスト制御回路ＴＣＣから出力さ
れる内部制御信号によって、マルチプレクサＭＰＸがロ
ムＲＯＭの出力の代わりに外部端子Ｒ□−Ｒｉから入力
された命令を命令デコーダＩＤに供給するようになる。
これによって、シングルチップ・マイコンは、外部端子
ＲＯ〜Ｒｉに入力された命令を順次実行し、所望のテス
ティングを行なって行く。このとき、マルチプレクサＭ
ＰＸは、命令ラムｌ−ＲＡＭの出力も命令デコーダＩＯ
へ通さないようにされる。
ＲＯ〜Ｒｉに入力された命令を順次実行し、所望のテス
ティングを行なって行く。このとき、マルチプレクサＭ
ＰＸは、命令ラムｌ−ＲＡＭの出力も命令デコーダＩＯ
へ通さないようにされる。
そして、上記テスト用命令の入力の途中で、その命令の
入力に使っている外部端子ＲＯ〜Ｒｉのテストを行なう
命令を入れ、それに続いて上記テスト制御回路ＴＣＣ内
のテストモード・レジスタに書込みを行ない、外部端子
のテストモードに設定する。すると、このテスト制御回
路ＴＣＣから出力される内部制御信号によって、その命
令の直前に入力されたｌワードもしくは数ワードの命令
が命令ラムｌ−ＲＡＭに書き込まれて保持されるととも
に、マルチプレクサＭＰＸが切り換えられる。
入力に使っている外部端子ＲＯ〜Ｒｉのテストを行なう
命令を入れ、それに続いて上記テスト制御回路ＴＣＣ内
のテストモード・レジスタに書込みを行ない、外部端子
のテストモードに設定する。すると、このテスト制御回
路ＴＣＣから出力される内部制御信号によって、その命
令の直前に入力されたｌワードもしくは数ワードの命令
が命令ラムｌ−ＲＡＭに書き込まれて保持されるととも
に、マルチプレクサＭＰＸが切り換えられる。
その結果、マルチプレクサＭＰＸに、良って、ロムＲＯ
Ｍおよび外部端子Ｒ□ ” Ｒｉから命令デコーダＩＤ
への命令の供給が遮断され、代わりに命令ラムｌ−ＲＡ
Ｍに保持されているｌワードもしくは数ワードの命令が
繰返し読み出されて命令デコーダＩＤに供給され、実行
されるようになる。
Ｍおよび外部端子Ｒ□ ” Ｒｉから命令デコーダＩＤ
への命令の供給が遮断され、代わりに命令ラムｌ−ＲＡ
Ｍに保持されているｌワードもしくは数ワードの命令が
繰返し読み出されて命令デコーダＩＤに供給され、実行
されるようになる。
これによって、テスト用命令の入力に使用された外部端
子Ｒ□−Ｒｉのテストが行なわれる。
子Ｒ□−Ｒｉのテストが行なわれる。
以上述べたテスティングの際の動作をタイミングも含め
て説明すると次のようになる。
て説明すると次のようになる。
外部端子Ｒ□−Ｒｉから入力されたテスト用命令によっ
て通常のテスティングが行なわれている途中で、特殊な
テストを行なう命令が入力されると、その命令によって
第２図に示すように、先ずサイクルＣ１でテストモード
切換命令が実行され、テスト制御回路ＴＣＣ内のテスト
モード・レジスダが、例えば′そ・の命令のオペランド
の部分によって特殊テストモードに設定される。
て通常のテスティングが行なわれている途中で、特殊な
テストを行なう命令が入力されると、その命令によって
第２図に示すように、先ずサイクルＣ１でテストモード
切換命令が実行され、テスト制御回路ＴＣＣ内のテスト
モード・レジスダが、例えば′そ・の命令のオペランド
の部分によって特殊テストモードに設定される。
それから１次のサイクルＣ２でその命令の入力前に入力
された１ワードもしくは数ワードの命令が、命令ラムｌ
−ＲＡＭに書き込まれ保持される。
された１ワードもしくは数ワードの命令が、命令ラムｌ
−ＲＡＭに書き込まれ保持される。
次に、外部制御用端子ＴＥＳＴに印加されている制御信
号がハイレベルからロウレベルに変化されると、それに
基づいてテスト制御回路ＴＣＣで内部制御信号が形成さ
れ、マルチプレクサＭＰＸに供給される。
号がハイレベルからロウレベルに変化されると、それに
基づいてテスト制御回路ＴＣＣで内部制御信号が形成さ
れ、マルチプレクサＭＰＸに供給される。
その結果、マルチプレクサＭＰＸが切り換えられ（サイ
クルＣ３）、ロムＲＯＭおよび外部端子Ｒ０〜Ｒｉから
命令デコータＩＤへの命令の供給が遮断され、代わりに
命令ラムｌ−ＲＡＭに保持されている命令が次々と読み
出されて命令デコーダＩＤに供給され、その命令が繰り
返し実行されるようになる（サイクルＣ４〜Ｃｎ）。こ
の時、外部端子ＲＯ〜Ｒｉは、シングルチップ動作時と
同じモードになる。
クルＣ３）、ロムＲＯＭおよび外部端子Ｒ０〜Ｒｉから
命令デコータＩＤへの命令の供給が遮断され、代わりに
命令ラムｌ−ＲＡＭに保持されている命令が次々と読み
出されて命令デコーダＩＤに供給され、その命令が繰り
返し実行されるようになる（サイクルＣ４〜Ｃｎ）。こ
の時、外部端子ＲＯ〜Ｒｉは、シングルチップ動作時と
同じモードになる。
これによって、テスト用命令の入力に使用された外部端
子Ｒｏ ” Ｒｉのテストが行なわれる。また、ある命
令を実行したときにのみ、命令デコーダＩＤ内で局部的
に電流が流れ続ける現象を、電流計でその電流を読み取
ることで検出できるようになる。つまり、命令デコーダ
ＩＤは、−ダイナミック型に構成されたり−ＰＬ、Ａ（
プログラマブル・ロジック・アレイ）で構成されること
があるが、その場合、例えばチャージアップ経路の一部
が短絡していると、ある命令をデコードしたときにのみ
チャージダウンの際に異常な貫通電流が流れることにな
る。このような異常電流は、命令を一回だけデコードし
ているときには、極めて瞬間的で微小なため容易に検出
することができない。また、外部端子からテスト用命令
を入力してテストを行なう場合には、その外部端子に電
流が発生するため、このような異常電流を検出しにくい
、しかるに、上記実施例のごとく、シングルチップのモ
ードで同じ命令を繰り返し実行させると、異常電流があ
る時間継続して流れることになるので、検出することが
できるようになる。
子Ｒｏ ” Ｒｉのテストが行なわれる。また、ある命
令を実行したときにのみ、命令デコーダＩＤ内で局部的
に電流が流れ続ける現象を、電流計でその電流を読み取
ることで検出できるようになる。つまり、命令デコーダ
ＩＤは、−ダイナミック型に構成されたり−ＰＬ、Ａ（
プログラマブル・ロジック・アレイ）で構成されること
があるが、その場合、例えばチャージアップ経路の一部
が短絡していると、ある命令をデコードしたときにのみ
チャージダウンの際に異常な貫通電流が流れることにな
る。このような異常電流は、命令を一回だけデコードし
ているときには、極めて瞬間的で微小なため容易に検出
することができない。また、外部端子からテスト用命令
を入力してテストを行なう場合には、その外部端子に電
流が発生するため、このような異常電流を検出しにくい
、しかるに、上記実施例のごとく、シングルチップのモ
ードで同じ命令を繰り返し実行させると、異常電流があ
る時間継続して流れることになるので、検出することが
できるようになる。
なお、上記命令ラムｌ−ＲＡＭ内の同一命令の実行は、
例えば外部制御用端子ＲＥＳＥＴに印加された制御信号
がロウレベルからハイレベルに変化されることにより、
終了させることができる。
例えば外部制御用端子ＲＥＳＥＴに印加された制御信号
がロウレベルからハイレベルに変化されることにより、
終了させることができる。
上記実施例では、テスト制御回路ＴＣＣ内にテストモー
ドを設定するレジスタを設け、このレジスタによってマ
ルチプレクサＭＰＸの切換えや命令ラムニーＲΔ１シ、
へ、のテス：・用命令の書込みを行なう制御信号を形成
するようにされているが、そのようなレジスタを設ける
代わりに、チップ外部に専用の制御用端子を設け、その
制御用端子からの信号によって、マルチプレクサＭＰＸ
の切換えや命令ラムｌ−ＲＡＭへの書込みを制御するよ
うにさせることも可能である。
ドを設定するレジスタを設け、このレジスタによってマ
ルチプレクサＭＰＸの切換えや命令ラムニーＲΔ１シ、
へ、のテス：・用命令の書込みを行なう制御信号を形成
するようにされているが、そのようなレジスタを設ける
代わりに、チップ外部に専用の制御用端子を設け、その
制御用端子からの信号によって、マルチプレクサＭＰＸ
の切換えや命令ラムｌ−ＲＡＭへの書込みを制御するよ
うにさせることも可能である。
また、上記実施例では、テスト制御回路ＴＣＣ内のテス
トモード・レジスタが特殊テストモードに設定されて、
命令ラムｌ−ＲＡＭ内の命令が繰返し実行されていると
きに、その繰返しを外部から供給されるリセット信号で
停止させるようにしているが、テスト制御回路ＴＣＣ内
に繰返し回数を指定するカウンタを設けてそのカウンタ
をテスト開始と同時に起動させ、所定値に達した時点で
命令ラム内の命令の実行を停止させるようにしてもよい
。
トモード・レジスタが特殊テストモードに設定されて、
命令ラムｌ−ＲＡＭ内の命令が繰返し実行されていると
きに、その繰返しを外部から供給されるリセット信号で
停止させるようにしているが、テスト制御回路ＴＣＣ内
に繰返し回数を指定するカウンタを設けてそのカウンタ
をテスト開始と同時に起動させ、所定値に達した時点で
命令ラム内の命令の実行を停止させるようにしてもよい
。
［効果］
（１）内部のデータ用ＲＡＭとは別個に外部から命令を
書き込むことのできる比較的容量の小さな命令用ＲＡＭ
を設けるとともに、内部に設けたテストモード設定用の
レジスタもしくは外部からの制御信号に基づいて上記命
令用ＲＡＭへの命令の書込み、読出しを制御するように
したので、外部から入力された命令を一旦上記命令用Ｒ
ＡＭに取り込めるようになるという作用により、その後
この命令を読み出して実行することにより、テスト用命
令の入力に使用した外部端子の検査を行なえるようにな
るという効果がある。
書き込むことのできる比較的容量の小さな命令用ＲＡＭ
を設けるとともに、内部に設けたテストモード設定用の
レジスタもしくは外部からの制御信号に基づいて上記命
令用ＲＡＭへの命令の書込み、読出しを制御するように
したので、外部から入力された命令を一旦上記命令用Ｒ
ＡＭに取り込めるようになるという作用により、その後
この命令を読み出して実行することにより、テスト用命
令の入力に使用した外部端子の検査を行なえるようにな
るという効果がある。
（２）内部のデータ用ＲＡＭとは別個に外部から命令を
書き込むことのできる比較的容量の小さな命令用ＲＡＭ
を設けるとともに、内部に設けたテストモード設定用の
レジスタもしくは外部からの制御信号に基づいて上記命
令用ＲＡ Ｍへの命令の書込み、読出しを制御するよう
にしたので、上記命令用ＲＡＭに取り込んだ命令を繰り
返し実行させることにより命令デコーダ等に流れる異常
な電流がある時間継続して流れるようになるという作用
により、命令デコーダ等に局部的に流れる異常電流を検
出できるという効果がある。
書き込むことのできる比較的容量の小さな命令用ＲＡＭ
を設けるとともに、内部に設けたテストモード設定用の
レジスタもしくは外部からの制御信号に基づいて上記命
令用ＲＡ Ｍへの命令の書込み、読出しを制御するよう
にしたので、上記命令用ＲＡＭに取り込んだ命令を繰り
返し実行させることにより命令デコーダ等に流れる異常
な電流がある時間継続して流れるようになるという作用
により、命令デコーダ等に局部的に流れる異常電流を検
出できるという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
外部端子から入力されたテスト用命令を保持する記憶手
段をＲＡＭで構成したが、レジスタ等で構成するように
してもよい。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
外部端子から入力されたテスト用命令を保持する記憶手
段をＲＡＭで構成したが、レジスタ等で構成するように
してもよい。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である４ビツト・シングル
チップ・マイクロコンピュータに適用したものについて
説明したが、それに限定されるものでなく、８ビツトマ
イクロコンピユータや１６ビツトマイクロコンピユータ
等にも適用できるものである。
をその背景となった利用分野である４ビツト・シングル
チップ・マイクロコンピュータに適用したものについて
説明したが、それに限定されるものでなく、８ビツトマ
イクロコンピユータや１６ビツトマイクロコンピユータ
等にも適用できるものである。
第１図は、本発明を４ビツト・シングルチップ・マイク
ロコンピュータに適用した場合の一実施例を示すブロッ
ク図、 第２図は、そのテスティングの際の動作タイミングを示
すタイミング図である。 ＲＯＭ・・・・ロム（読出し専用記憶手段）、ＲＡＭ・
・・・ラム（随時読出し書込み可能な記憶手段）ＰＣ・
・・・プログラム・カウンタ、ＩＤ・・・・命令デコー
ダ、ｌ−ＲＡＭ・・・・命令ラム（命令用記憶手段）、
ＭＰＸ・・・・マルチプレクサ（切換回路）、ＴＣＣ・
・・・テスト制御回路。
ロコンピュータに適用した場合の一実施例を示すブロッ
ク図、 第２図は、そのテスティングの際の動作タイミングを示
すタイミング図である。 ＲＯＭ・・・・ロム（読出し専用記憶手段）、ＲＡＭ・
・・・ラム（随時読出し書込み可能な記憶手段）ＰＣ・
・・・プログラム・カウンタ、ＩＤ・・・・命令デコー
ダ、ｌ−ＲＡＭ・・・・命令ラム（命令用記憶手段）、
ＭＰＸ・・・・マルチプレクサ（切換回路）、ＴＣＣ・
・・・テスト制御回路。
Claims (1)
- 【特許請求の範囲】 １、プログラムが格納された読出し専用の記憶手段と、
特定のレジスタの内容に基づいて上記記憶手段に格納さ
れたプログラムを構成する命令を順次取り込んで制御信
号を形成する命令デコーダと、この命令デコーダから出
力される制御信号によって動作される実行ユニットと、
外部端子から入力される命令を１ワードもしくは複数ワ
ード保持可能な命令用記憶手段と、適当な切換信号に基
づいて上記外部端子または上記読出し専用記憶手段もし
くは上記命令用記憶手段のいずれか一つからの命令を上
記命令デコーダへ供給する切換回路とを備えてなること
を特徴とするデータ処理装置。 ２、上記切換回路は、モード設定用のレジスタを有する
制御回路から出力される制御信号によって、上記モード
設定用レジスタの状態に応じて上記外部端子または読出
し専用記憶手段もしくは命令用記憶手段のいずれか一つ
の命令を上記命令デコーダに供給するように切換えが行
なわれるようにされてなることを特徴とする特許請求の
範囲第１項記載のデータ処理装置。 ３、上記読出し専用記憶手段の他に、データの一時的記
憶を行なう随時読出し書込み可能な記憶手段を備え、そ
れらの記憶手段のビット構成が異なるように構成されて
いることを特徴とする特許請求の範囲第１項もしくは第
２項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166375A JPS6145336A (ja) | 1984-08-10 | 1984-08-10 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166375A JPS6145336A (ja) | 1984-08-10 | 1984-08-10 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145336A true JPS6145336A (ja) | 1986-03-05 |
Family
ID=15830242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166375A Pending JPS6145336A (ja) | 1984-08-10 | 1984-08-10 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969087A (en) * | 1986-11-10 | 1990-11-06 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer |
-
1984
- 1984-08-10 JP JP59166375A patent/JPS6145336A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969087A (en) * | 1986-11-10 | 1990-11-06 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer |
| US5088027A (en) * | 1986-11-10 | 1992-02-11 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001948B1 (ko) | 에러 조정 및 테스트 기능을 가진 프로그램 가능 메모리 제어 방법 및 장치 | |
| US5677913A (en) | Method and apparatus for efficient self testing of on-chip memory | |
| US5931956A (en) | Digital circuit using memory for monitoring signals for occurrences of predefined breakpoint conditions | |
| EP0772827B1 (en) | Pipeline microprocessor test apparatus | |
| JPS6211734B2 (ja) | ||
| JPH04238279A (ja) | Ｌｓｉテスト方法 | |
| JPS6145336A (ja) | デ−タ処理装置 | |
| US11521698B2 (en) | Testing read-only memory using memory built-in self-test controller | |
| JP2594130B2 (ja) | 半導体回路 | |
| JP2004079032A (ja) | 半導体装置のテスト方法及び半導体装置 | |
| JPS63108438A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP3093642B2 (ja) | シングルチップマイクロコンピュータおよびそのテスト方法 | |
| JP2694172B2 (ja) | ディジタル処理装置 | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| KR100318315B1 (ko) | 원칩마이크로컴퓨터 | |
| JPS619733A (ja) | テスト装置 | |
| JPS6220960Y2 (ja) | ||
| JPH0226252B2 (ja) | ||
| JPS6011941A (ja) | デ−タ処理装置 | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JP2000181900A (ja) | シングルチップマイクロコンピュータ | |
| JP2004213800A (ja) | データ処理装置 | |
| JPS60233737A (ja) | マイクロプロセツサの内蔵テスト装置 | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JPS59121440A (ja) | 集積回路 |