JPH04254920A - 光ディスク装置 - Google Patents

光ディスク装置

Info

Publication number
JPH04254920A
JPH04254920A JP1520991A JP1520991A JPH04254920A JP H04254920 A JPH04254920 A JP H04254920A JP 1520991 A JP1520991 A JP 1520991A JP 1520991 A JP1520991 A JP 1520991A JP H04254920 A JPH04254920 A JP H04254920A
Authority
JP
Japan
Prior art keywords
counter
output
reset
comparator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1520991A
Other languages
English (en)
Inventor
Akio Fukushima
秋夫 福島
Tadashi Saito
斉藤 規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1520991A priority Critical patent/JPH04254920A/ja
Publication of JPH04254920A publication Critical patent/JPH04254920A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Moving Of Head For Track Selection And Changing (AREA)
  • Moving Of The Head For Recording And Reproducing By Optical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデジタル回路を用いた周
波数−電圧変換回路を検索中のトラック移動速度制御に
用いた光ディスク装置に関する。
【0002】
【従来の技術】従来のデジタル回路を用いた周波数−電
圧(F−V)変換器で入力信号の周波数を計測する回路
は、一般に、周波数計測回路、または、周期測定回路か
ら構成されている。ここでは周波数計測回路および周期
計測回路に用いられているカウンタを総称して計測カウ
ンタと呼ぶことにする。
【0003】F−V変換器に用いられている計測カウン
タは、そのF−V変換器の入力周波数範囲内の信号周波
数、あるいは、信号周期を必要な精度で測定しなければ
ならない。そのため、入力信号の周波数や周期に応じて
計測の際に用いる基準クロック信号、タイムベース信号
、カウンタのビット数などを適切に選択する必要がある
。そのため、しばしば、計測カウンタの前にプリスケー
ラとして分周器を設け計測カウンタに対する入力信号周
波数を変化させたり、計測時間を定めるタイムベースク
ロック信号を変化させたりして、計数可能範囲を変える
ことが行なわれている。これは、一般に、周波数カウン
タ装置などで、計測可能周波数範囲、計測周波数分解能
を変えるためにプリスケーラを使用したり、タイムベー
ス時間を延長することなど、周知の方法となっている。
【0004】
【発明が解決しようとする課題】周波数計測回路では、
周波数測定分解能はタイムベースから出力されるタイム
ベースクロック周波数で定まり、測定可能周波数の上限
はカウンタの最高動作周波数で定まる。従って、周波数
測定を行なう場合、高周波数の信号を高分解能で測定し
ようとすると、カウンタ、タイムベースとして低い周波
数のタイムベースクロック信号を用いかつ、入力にはプ
リスケーラ等の分周器を用いずに高周波数の信号を、直
接、カウンタに入力する必要がある。このため、カウン
タは動作周波数が高いもので、かつ、最大計数値の大き
なものが必要となり、このことは回路の大規模化、消費
電力の増加等の問題を招く。従来技術はこの問題点に対
する考慮がされていなかった。
【0005】本発明の目的は、高周波数の信号を高分解
能で測定することのできるカウンタを提供することにあ
る。
【0006】本発明の他の目的は、F−V変換特性の自
由度を増し、所望の特性を容易に得ることのできるF−
V変換装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
、本発明はカウンタのカウント値が所定の値になったこ
とを検出するとカウンタをリセットする動作を所定の回
数だけ行なうようにした。
【0008】すなわちカウンタをカウント値が所定の値
になったときにカウンタをリセットするため、カウンタ
出力データと所定の値に対応するデータとをカウント値
コンパレータを用いて比較し、両者が一致したときには
カウント値コンパレータ出力によるリセット信号カウン
タをリセットするようにした。ただし、所定の回数だけ
リセットした後は、前記リセット動作を停止するため、
カウンタをリセットした回数をカウントするリセット回
数だけカウンタを設け、リセット回数カウンタ出力デー
タと所定のリセット回数に対応するデータとをリセット
回数コンパレータを用いて比較し、両者が一致した後は
、リセット回数コンパレータ出力によるマスク信号でカ
ウント値コンパレータからのリセット信号をマスクし、
カウンタがリセットされないようにした。
【0009】
【作用】カウント値コンパレータにはカウンタ出力デー
タとカウンタをリセットする値を定めるデータが格納さ
れているデータメモリ1の出力データとが入力され、そ
の出力は両者が一致したことを検出する。カウント値コ
ンパレータ出力はリセット回数カウンタに入力されてい
るため、リセット回数は、リセット回数カウンタによっ
て計数される。リセット回数コンパレータにはリセット
回数カウンタ出力データとカウンタをリセットする回数
を定めるデータが格納されているデータメモリ2の出力
データとが入力され、その出力はリセット回数カウンタ
出力データがデータメモリ2の出力データを越えたこと
を検出する。
【0010】リセット回数コンパレータの出力はインバ
ータによって反転された後、ANDゲートに入力される
。また、ANDゲートのもう一つの入力にはカウント値
コンパレータ出力が入力されている。リセット回数が、
データメモリ2に設定されている回数未満の時には、リ
セット回数コンパレータ出力はLレベルであるため、イ
ンバータ出力はHレベルとなり、カウント値コンパレー
タの出力は、ANDゲートを通ってリセット信号2とし
てカウンタに入力される。また、リセット回数がデータ
メモリ2に設定されている回数以上の時には、リセット
回数コンパレータ出力はHレベルであるため、インバー
タ出力はLレベルとなり、カウント値コンパレータの出
力はANDゲートによってマスクされるため、カウント
値コンパレータの出力がリセット信号2としてカウンタ
に入力されることはない。
【0011】従って、例えば、データメモリ1にNCO
UNT、データメモリ2にNCLRが設定され、リセッ
ト回数コンパレータの出力がHレベルになっている場合
、カウンタに入力されたイベントの数をnINとすると
nIN=NOFFSET+nCOUNT       
 …(数1)ただし、NOFFSET=NCOUNT×
NCLR   …(数2)となる。このことから適当な
NCOUNT、NCLRを選ぶことにより、nCOUN
TからnINを知ることができる。従ってnINをその
ままカウントする従来の方法と比較し、カウンタのビッ
ト数を低減できるため回路規模の縮小化を図ることがで
き、そのため消費電力も低減することができる。
【0012】また、NOFFSETの値を所望の値に設
定することにより、周波数測定データに任意のオフセッ
トをもたせることができ、F−V変換特性で、入力周波
数が0のときに対応する出力電圧を任意の入力周波数の
ときに出力できるようになるため、特性設定の自由度を
増すことができる。
【0013】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図1は本発明のF−V変換器の周波数計測回路に
用いている周波数カウンタのブロック図である。図1に
おいて、1はカウンタ、2はカウンタ制御信号発生回路
、3はクロック信号発生回路である。また、図2は図1
の主要部の動作タイムチャートである。カウンタ1は入
力信号にパルスが入力される毎に出力のカウントデータ
nCOUNTの値を一つずつカウントアップし、リセッ
ト信号が入力されるとカウントデータnCOUNTの値
を0にする。カウンタ制御信号発生回路2は、カウンタ
1に入力されている入力信号と同じ入力信号およびカウ
ンタ1の出力のカウントデータnCOUNTが入力され
、後述する処理の結果に応じてリセット信号を出力する
。クロック信号発生回路3は、カウンタが計数するため
の基準クロック信号を発生し、この基準クロック信号は
入力信号とともにANDゲート13に入力される。AN
Dゲート13はカウンタ入力信号として入力信号がHレ
ベルの時には基準クロック信号をカウンタ1に出力し、
入力信号がLレベルの時にはLレベルに固定された信号
をカウンタ1に出力する。
【0014】従って、カウンタ1は、リセット信号が入
力されていない時は、カウンタ入力信号がHレベルに変
化する毎に、出力のカウントデータnCOUNTの値を
一つずつ大きくしてゆく。
【0015】カウントデータnCOUNTはカウンタ制
御信号発生回路2の内部のコンパレータ4に入力される
。コンパレータ4にはカウントデータnCOUNTの他
にデータメモリ5から出力されているデータNCOUN
Tも入力されており、両者が一致するとコンパレータ4
は、その出力をHレベルとする。コンパレータ4の出力
はANDゲート10およびカウンタ6に入力されており
、カウンタ6はコンパレータ4の出力信号がHレベルに
変化する毎にそのカウント値を一つずつカウントアップ
する。従ってカウンタ6の出力nCLRはカウンタ6が
リセット信号1によってリセットされてからの、コンパ
レータ4の出力がHレベルに変化した回数に対応した値
となる。カウンタ6のカウントデータnCLRはコンパ
レータ8に入力される。コンパレータ8にはカウントデ
ータnCLRの他にデータメモリ7からし出力されてい
るデータNCLRも入力されており、 nCLR≧NCLR                
   …(数3)が成立すると、コンパレータ8はその
出力をHレベルとする。コンパレータ8の出力はインバ
ータ9に入力されているため、インバータ9の出力はコ
ンパレータ8の出力を反転したものとなる。インバータ
9の出力はANDゲート10に入力される。ANDゲー
ト10は、入力がともにHレベルになった時だけHレベ
ルを出力するので、インバータ9の出力がHレベル、す
なわち、nCLR<NCLR            
       …(数4)の時には、コンパレータ4の
出力信号がそのままANDゲート10から出力されリセ
ット信号2となる。また数4以外、すなわち、数3のと
きにはANDゲート10の出力はコンパレータ4の出力
信号によらずLレベルのままとなる。
【0016】また、入力信号はカウンタ制御信号発生回
路2の内部のリセット信号発生回路11にも入力されて
いる。リセット信号発生回路11は、入力信号がLレベ
ルに変化すると、それを検出してリセット信号1を出力
する。
【0017】さらに、ORゲート12にはANDゲート
10から出力されたリセット信号2とリセット信号発生
回路11から出力されたリセット信号1が入力されてお
り、そのどちらかがHレベルになると出力をHレベルと
して、リセット信号を出力する。その結果、カウンタ1
はリセットされnCOUNT=0となる。次に前述の動
作を図2を用いて説明する。入力信号がHレベルになり
、カウントが開始されるとともにカウントデータnCO
UNTの値は増加する。nCOUNT=NCOUNTと
なると、コンパレータ4の出力がHレベルになり、これ
から作られたリセット信号によってリセットがかけられ
nCOUNT=0となる。その後、再び、カウントアッ
プが続けられカウントデータnCOUNTが増加するが
、nCOUNT=NCOUNTとなると、再び、リセッ
トがかけられる。また、この一連のリセット動作を行な
う毎にカウンタ6がカウントアップされるためnCLR
のカウントデータが増加する。リセット動作が繰り返し
行なわれ、 nCLR=NCLR                
   …(数5)となるとコンパレータ8の出力がHレ
ベルになる。すると、インバータ11の出力はLレベル
になり、ANDゲート10はコンパレータ4からのリセ
ット信号2をマスクする。そのため、コンパレータ4の
出力がHレベルに変化しても、リセット信号2は発生せ
ず、そのため、リセットは行なわれず、カウントデータ
nCOUNTは、そのまま増加してゆく。入力信号がL
レベルに変化すると、リセット信号発生回路がそれを検
出し、リセット信号1を発生する。その結果、カウンタ
1はリセットされ、初期状態に戻る。この動作によりラ
ッチ信号によりカウンタに続くラッチ(図示していない
)がとり込むデータnCOUNTとカウンタ入力信号の
パルス数nINとの間にはnIN=NOFFSET+n
COUNT        …(数1)NOFFSET
=NCOUNT×NCLR       …(数2)の
関係が成立する。従って、NOFFSETの間が適当と
なるようNCLR,NCOUNTの値を選ぶことによっ
てnINをそのままカウントする場合と比較してカウン
タの計数値を本発明の方式ではNOFFSETの分だけ
少なくすることができる。そのため、カウンタ1を構成
する回路規模を小さくすることができる。
【0018】また、F−V変換特性で従来のカウントデ
ータnINを用いた場合と、本発明によるnCOUNT
を用いた場合を比較すると、図3に示す通り、前者は特
性が固定されているのに対し(a)、後者はNOFFS
ETの設定値を変えることにより特性を変化させること
が可能となり(b)、F−V変換特性の設定の自由度を
大きくすることができる。
【0019】なお、本発明で述べてきたF−V変換装置
以外の光ディスク装置の再生トラック位置制御装置、移
動速度制御装置、および、それらの方法については既知
のものである。また、実施例ではハードウェアを用いて
説明をしたが、同じ考え方をマイクロコンピュータ等を
用いてソフトウェアとして実施することも、当然、可能
である。
【0020】
【発明の効果】本発明によれば、光ディスク装置の再生
トラック位置制御装置における移動速度検出のためのF
−V変換回路のカウンタ回路の規模を小さくできるため
、コスト、消費電力を低減することが可能となる。また
、F−V変換特性の設定の自由度が増えるため、所望の
特性を容易に作ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例のF−V変換回路のブロック
図。
【図2】図1の動作タイムチャート。
【図3】F−V変換特性の図。
【符号の説明】
1…カウンタ、2…カウンタ制御信号発生回路、3…ク
ロック発生回路、4…コンパレータ、5…データメモリ
、6…カウンタ、7…データメモリ、8…コンパレータ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】第一のカウンタの計数値が第一の設定値に
    なったことを検出する第一の検出手段と、前記第一の検
    出手段が前記第一の設定値を検出した回数を計数する第
    二ののカウンタと、前記第二のカウンタの計数値が第二
    の設定値以上になったことを検出する第二の検出手段と
    、前記第二の検出手段で、前記第二のカウンタの計数値
    が前記第二の設定値以上になったときには前記第一の検
    出手段の出力をマスクし、それ以外の時には、前記第一
    の検出手段の出力をマスクしないようなマスク動作制御
    手段と、前記マスク動作制御手段の出力または前記第一
    のカウンタの入力信号の変化点に対応するタイミングで
    前記第一のカウンタをリセットするカウンタリセット手
    段とからなるカウンタ制御信号発生手段と、クロック信
    号発生手段と入力信号に応じて前記クロック信号発生手
    段から出力される基準クロック信号をゲートするための
    ゲーティング手段と、前記ゲーティング手段の出力信号
    のパルス数を前記第一のカウンタで計数し、前記第一の
    カウンタの計数データをもとにして、電圧を発生する周
    波数−電圧変換装置を検索中の移動速度制御装置に設け
    たことを特徴とする光ディスク装置。
JP1520991A 1991-02-06 1991-02-06 光ディスク装置 Pending JPH04254920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1520991A JPH04254920A (ja) 1991-02-06 1991-02-06 光ディスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1520991A JPH04254920A (ja) 1991-02-06 1991-02-06 光ディスク装置

Publications (1)

Publication Number Publication Date
JPH04254920A true JPH04254920A (ja) 1992-09-10

Family

ID=11882481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1520991A Pending JPH04254920A (ja) 1991-02-06 1991-02-06 光ディスク装置

Country Status (1)

Country Link
JP (1) JPH04254920A (ja)

Similar Documents

Publication Publication Date Title
JPS58117461A (ja) 速度検出装置
US3919634A (en) Current arrangement for correcting the measured voltage of an analog speed transducer
JPH04254920A (ja) 光ディスク装置
US4454470A (en) Method and apparatus for frequency measurement of an alternating current signal
JP3516778B2 (ja) 半導体試験装置における周波数測定方法
US4392749A (en) Instrument for determining coincidence and elapse time between independent sources of random sequential events
US3125750A (en) Clock pulses
SU966660A1 (ru) Устройство дл измерени длительности коротких импульсов
JPH04233467A (ja) モータの速度測定方法及びその装置
JPS5815159A (ja) デイジタル速度検出方式
SU1495774A1 (ru) Устройство дл формировани временных интервалов
RU1795379C (ru) Способ определени разности фаз на высокой частоте
JPH0341772B2 (ja)
SU571828A1 (ru) Устройство дл измерени перекоса движущейс магнитной ленты
JPH0340847B2 (ja)
SU976483A1 (ru) Селектор импульсов по периоду следовани
JP2917278B2 (ja) 位相差検出回路
JP2611099B2 (ja) 変位測定装置
JPH02119592A (ja) モータ速度制御装置
SU655984A1 (ru) Цифровой измеритель низкой частоты
SU838602A1 (ru) Цифровой частотомер
JP3256356B2 (ja) 時間差測定方法
SU746395A1 (ru) Устройство дл контрол частоты
SU888123A1 (ru) Устройство дл контрол цифровых объектов
RU2125736C1 (ru) Нониусный измеритель серии временных интервалов