JPH04254337A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH04254337A JPH04254337A JP1504391A JP1504391A JPH04254337A JP H04254337 A JPH04254337 A JP H04254337A JP 1504391 A JP1504391 A JP 1504391A JP 1504391 A JP1504391 A JP 1504391A JP H04254337 A JPH04254337 A JP H04254337A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- source
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 9
- 238000001039 wet etching Methods 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】高速度の電界効果トランジスタを実現す
るためには、一般にゲート長を短くするのが好ましい。 そこで例えば、０．２μｍ程度のゲート長の電界効果ト
ランジスタが実現されている。このような微細パターニ
ングを行うには、通常の光露光の解像度の限界が０．５
μｍであるため、一般に電子ビーム露光が用いられてい
る。
るためには、一般にゲート長を短くするのが好ましい。 そこで例えば、０．２μｍ程度のゲート長の電界効果ト
ランジスタが実現されている。このような微細パターニ
ングを行うには、通常の光露光の解像度の限界が０．５
μｍであるため、一般に電子ビーム露光が用いられてい
る。
【０００３】しかしながら、電子ビーム露光装置は、一
般に高価であり保守管理がデリケートな上、スループッ
ト性が低いという問題があった。そこで、光露光法を用
いて光解像度限界以下の微細加工法が提案されてきた。 例えば、絶縁膜を開口してゲート電極を形成する電界効
果トランジスタでは、絶縁膜の開口は、ゲート長を光露
光限界以下の寸法にするため、異方性エッチングによっ
て行われている。
般に高価であり保守管理がデリケートな上、スループッ
ト性が低いという問題があった。そこで、光露光法を用
いて光解像度限界以下の微細加工法が提案されてきた。 例えば、絶縁膜を開口してゲート電極を形成する電界効
果トランジスタでは、絶縁膜の開口は、ゲート長を光露
光限界以下の寸法にするため、異方性エッチングによっ
て行われている。
【０００４】図２は従来行われていた異方性エッチング
によるゲート電極作製工程を示す断面図を示す（例えば
、特開平２−２０８９４５号公報）。半導体基板９上に
第１の絶縁被膜（１０）を通常のフォトリソグラフィを
用いて形成し、これら半導体基板（９）、絶縁被膜（１
０）上に絶縁被膜（１０）とは異なる材質であって異方
性エッチングに対して選択比の高い第２の被膜（１１）
を被着する（第２図（ａ））。この第２の被膜を異方性
エッチングによりエッチングするとエッチングは上下方
向だけ進行し、横方向には進行しない。そのため、第１
被膜（１０）の側壁部分だけ、第２被膜（１１）の堆積
膜厚に相当する長さの第２被膜（１１）がサイドウォー
ルとして残る（第２図（ｂ））。
によるゲート電極作製工程を示す断面図を示す（例えば
、特開平２−２０８９４５号公報）。半導体基板９上に
第１の絶縁被膜（１０）を通常のフォトリソグラフィを
用いて形成し、これら半導体基板（９）、絶縁被膜（１
０）上に絶縁被膜（１０）とは異なる材質であって異方
性エッチングに対して選択比の高い第２の被膜（１１）
を被着する（第２図（ａ））。この第２の被膜を異方性
エッチングによりエッチングするとエッチングは上下方
向だけ進行し、横方向には進行しない。そのため、第１
被膜（１０）の側壁部分だけ、第２被膜（１１）の堆積
膜厚に相当する長さの第２被膜（１１）がサイドウォー
ルとして残る（第２図（ｂ））。
【０００５】次に第１被膜（１０）、第２被膜（１１）
、及び半導体基板上に第１被膜と同種の第３の被膜（１
２）を被着する（第２図（ｃ））。次いで、第２被膜（
１１）が露出するまでエッチバックする（第２図（ｄ）
）。続いてウェットエッチング等により第２被膜を除去
し、ゲート電極用開口部を形成する（第２図（ｅ））。 最後に通常のフォトリソグラフィ法を用い、リフトオフ
を経て、第２（ｆ）に示すようにゲート電極が形成され
る。
、及び半導体基板上に第１被膜と同種の第３の被膜（１
２）を被着する（第２図（ｃ））。次いで、第２被膜（
１１）が露出するまでエッチバックする（第２図（ｄ）
）。続いてウェットエッチング等により第２被膜を除去
し、ゲート電極用開口部を形成する（第２図（ｅ））。 最後に通常のフォトリソグラフィ法を用い、リフトオフ
を経て、第２（ｆ）に示すようにゲート電極が形成され
る。
【０００６】しかしながら、従来の方法では、ゲート電
極用開口部の形成に用いられるウェットエッチングが、
エッチャントの拡散律速等のため制御が難しいという問
題があった。特にサブミクロンオーダーの狭さく部のエ
ッチングは困難をきわめる。更にこの方法は、ゲート電
極形成に限定されているため、ソース電極及びドレイン
電極の形成が別途に必要であり、工程が複雑になる。ま
た、ソース電極及びドレイン電極の形成においては、通
常の光露光のマスク合わせ精度の範囲内で行われるため
、ゲート長が堆積膜厚の精度で実施されるのに対して、
ソース電極・ドレイン電極間距離の精度が悪くなるとい
う問題があった。
極用開口部の形成に用いられるウェットエッチングが、
エッチャントの拡散律速等のため制御が難しいという問
題があった。特にサブミクロンオーダーの狭さく部のエ
ッチングは困難をきわめる。更にこの方法は、ゲート電
極形成に限定されているため、ソース電極及びドレイン
電極の形成が別途に必要であり、工程が複雑になる。ま
た、ソース電極及びドレイン電極の形成においては、通
常の光露光のマスク合わせ精度の範囲内で行われるため
、ゲート長が堆積膜厚の精度で実施されるのに対して、
ソース電極・ドレイン電極間距離の精度が悪くなるとい
う問題があった。
【０００７】
【発明が解決しようとする課題】本発明は、従来の技術
に内在する上記の問題点を解消することを可能にし電界
効果トランジスタの新規な製造方法を提供することを目
的とする。
に内在する上記の問題点を解消することを可能にし電界
効果トランジスタの新規な製造方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために、鋭意研究した結果、本発明を完成す
るに至った。すなわち、本発明は、Ａ）半導体基板もし
くは素子分離領域上に第１の絶縁層を形成する工程と、
Ｂ）第１の絶縁膜のゲート形成領域をエッチング除去し
、半導体基板の表面を露出する工程、Ｃ）エッチングさ
れた絶縁膜の少なくとも断面に第２の絶縁膜を被着する
工程、Ｄ）第１の絶縁膜の断面に被着した第２の絶縁膜
を残し、他の部分の第２の絶縁膜を除去する工程、Ｅ）
第２の絶縁膜に挟まれたゲート電極形成領域にゲート電
極用金属を被着する工程、Ｆ）少なくともソース電極及
びドレイン電極形成領域上に存在する第１の絶縁膜を除
去し半導体表面を露出する工程、Ｇ）ソース電極及びド
レイン電極用金属を被着する工程、Ｈ）ゲート電極とソ
ース電極及びドレイン電極間の金属被膜を除却する工程
からなることを特徴とする電界効果トランジスタの製造
方法である。
を達成するために、鋭意研究した結果、本発明を完成す
るに至った。すなわち、本発明は、Ａ）半導体基板もし
くは素子分離領域上に第１の絶縁層を形成する工程と、
Ｂ）第１の絶縁膜のゲート形成領域をエッチング除去し
、半導体基板の表面を露出する工程、Ｃ）エッチングさ
れた絶縁膜の少なくとも断面に第２の絶縁膜を被着する
工程、Ｄ）第１の絶縁膜の断面に被着した第２の絶縁膜
を残し、他の部分の第２の絶縁膜を除去する工程、Ｅ）
第２の絶縁膜に挟まれたゲート電極形成領域にゲート電
極用金属を被着する工程、Ｆ）少なくともソース電極及
びドレイン電極形成領域上に存在する第１の絶縁膜を除
去し半導体表面を露出する工程、Ｇ）ソース電極及びド
レイン電極用金属を被着する工程、Ｈ）ゲート電極とソ
ース電極及びドレイン電極間の金属被膜を除却する工程
からなることを特徴とする電界効果トランジスタの製造
方法である。
【０００９】上記方法によれば、光露光で形成されたゲ
ート電極形成領域を、さらに第二の絶縁膜の厚みの２倍
分だけ減少させることが可能となり、光露光では実現が
困難な微細ゲートを形成することができる。また、絶縁
膜の被着皮膜の厚みをスペーサとして利用しゲート電極
に対してセルフアラインでソース電極やドレイン電極を
形成することができるので、微細ゲートに対するソース
電極及びドレイン電極形成用のマスク合わせ精度の問題
を解消できる。
ート電極形成領域を、さらに第二の絶縁膜の厚みの２倍
分だけ減少させることが可能となり、光露光では実現が
困難な微細ゲートを形成することができる。また、絶縁
膜の被着皮膜の厚みをスペーサとして利用しゲート電極
に対してセルフアラインでソース電極やドレイン電極を
形成することができるので、微細ゲートに対するソース
電極及びドレイン電極形成用のマスク合わせ精度の問題
を解消できる。
【００１０】
【実施例】次に本発明を好ましい実施例について図１を
参照にして具体的に説明する。図１（ａ）〜（ｇ）は本
発明の実施例を説明するための断面図である。図１（ａ
）〜（ｇ）を参照するに、まず、図１（ａ）のように半
導体基板上あるいは素子分離された、電界効果トランジ
スタの動作層を含む半導体基板（１）の上に、通常のフ
ォトリソグラフィにより、ゲート形成領域（２）を除い
てフォトレジスト（３）を形成し、次いで、図１（ｂ）
のように絶縁膜（４）を成長させる。次に異方性エッチ
ングによって図１（ｃ）のように、絶縁膜（４）がフォ
トレジスト（３）の断面に垂直に残るように加工する。 この時、絶縁膜（４）がフォトレジスト（３）に対して
十分高い選択比を有するように異方性エッチングの条件
を選ぶ。これによりフォトリソグラフィの限界寸法より
狭いゲート電極形成領域（５）が形成される。異方性エ
ッチングは、上下方向のエッチングだけが選択的になさ
れるのであれば、ウェットエッチング、ドライエッチン
グのいずれであってもかまわないが、反応性イオンエッ
チング（ＲＩＥ）などのドライエッチングが効果的であ
る。以上の工程により、フォトリソグラフィの最小加工
寸法以下のゲート電極形成領域が開口できたことになる
。ゲート電極の形成は通常のフォトリソグラフィ法を用
い、リフトオフを経て、図１（ｄ）のように示すように
行える。さらに、図１（ｅ）に示すように、アッシング
処理によりフォトレジスト（３）を除去し半導体基板（
１）表面を露出し、次いで図Ｌ（ｆ）に示すようにソー
ス及びドレイン電極金属を被着する。最後に、図１（ｇ
）に示すように絶縁膜（４）のサイド・ウォールに被着
した金属を、ソース及びドレイン電極用金属膜が除去さ
れない程度にウェットエッチングにより除去し、ゲート
とソース及びドレイン間の絶縁をはかる。
参照にして具体的に説明する。図１（ａ）〜（ｇ）は本
発明の実施例を説明するための断面図である。図１（ａ
）〜（ｇ）を参照するに、まず、図１（ａ）のように半
導体基板上あるいは素子分離された、電界効果トランジ
スタの動作層を含む半導体基板（１）の上に、通常のフ
ォトリソグラフィにより、ゲート形成領域（２）を除い
てフォトレジスト（３）を形成し、次いで、図１（ｂ）
のように絶縁膜（４）を成長させる。次に異方性エッチ
ングによって図１（ｃ）のように、絶縁膜（４）がフォ
トレジスト（３）の断面に垂直に残るように加工する。 この時、絶縁膜（４）がフォトレジスト（３）に対して
十分高い選択比を有するように異方性エッチングの条件
を選ぶ。これによりフォトリソグラフィの限界寸法より
狭いゲート電極形成領域（５）が形成される。異方性エ
ッチングは、上下方向のエッチングだけが選択的になさ
れるのであれば、ウェットエッチング、ドライエッチン
グのいずれであってもかまわないが、反応性イオンエッ
チング（ＲＩＥ）などのドライエッチングが効果的であ
る。以上の工程により、フォトリソグラフィの最小加工
寸法以下のゲート電極形成領域が開口できたことになる
。ゲート電極の形成は通常のフォトリソグラフィ法を用
い、リフトオフを経て、図１（ｄ）のように示すように
行える。さらに、図１（ｅ）に示すように、アッシング
処理によりフォトレジスト（３）を除去し半導体基板（
１）表面を露出し、次いで図Ｌ（ｆ）に示すようにソー
ス及びドレイン電極金属を被着する。最後に、図１（ｇ
）に示すように絶縁膜（４）のサイド・ウォールに被着
した金属を、ソース及びドレイン電極用金属膜が除去さ
れない程度にウェットエッチングにより除去し、ゲート
とソース及びドレイン間の絶縁をはかる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
ゲート形成領域内に形成されたゲート電極材料の被膜は
、側壁部に堆積した絶縁膜の膜厚の２倍だけ狭い開口部
に実施できる。これにより、通常のフォトリソグラフィ
では到達しえない０．１μｍ以下の極めて短いゲート長
を形成することができる。この場合、側壁部の絶縁膜の
膜厚は膜厚コントロールの精度で制御できる利点がある
。さらに、ゲート電極は異方性エッチング時に残された
絶縁膜の上面についたＴ字型断面の構造となるので、ゲ
ート抵抗を減少させることができる。
ゲート形成領域内に形成されたゲート電極材料の被膜は
、側壁部に堆積した絶縁膜の膜厚の２倍だけ狭い開口部
に実施できる。これにより、通常のフォトリソグラフィ
では到達しえない０．１μｍ以下の極めて短いゲート長
を形成することができる。この場合、側壁部の絶縁膜の
膜厚は膜厚コントロールの精度で制御できる利点がある
。さらに、ゲート電極は異方性エッチング時に残された
絶縁膜の上面についたＴ字型断面の構造となるので、ゲ
ート抵抗を減少させることができる。
【００１２】また、ソース電極とドレイン電極間距離は
光露光寸法限界まで狭めることができ、かつ、ゲート電
極形成後セルフアラインでソース電極及びドレイン電極
が形成可能となり、工程の簡略化ができる。
光露光寸法限界まで狭めることができ、かつ、ゲート電
極形成後セルフアラインでソース電極及びドレイン電極
が形成可能となり、工程の簡略化ができる。
【図１】（ａ）〜（ｇ）は本発明に関わる電界効果トラ
ンジスタのゲート電極形成方法の実施例を示す断面図で
ある。
ンジスタのゲート電極形成方法の実施例を示す断面図で
ある。
【図２】（ａ）〜（ｆ）は従来の技術に開示したゲート
電極形成の工程順を示す断面図である。
電極形成の工程順を示す断面図である。
１、１０ 半導体基板
２ ゲート形成領域
３ フォトレジスト
４ 絶縁膜
５、１４ ゲート電極用開口部
６、１５ ゲート電極
７ ソース電極及びドレイン電極用金属８ ソース
電極 ９ ドレイン電極 １１ 第１被膜 １２ 第２被膜 １３ 第３被膜
電極 ９ ドレイン電極 １１ 第１被膜 １２ 第２被膜 １３ 第３被膜
Claims (1)
- 【請求項１】 Ａ）半導体基板もしくは素子分離領域
上に第１の絶縁膜を形成する工程、 Ｂ）第１の絶縁膜のゲート形成領域をエッチング除去し
、半導体基板の表面を露出する工程、Ｃ）エッチングさ
れた第１の絶縁膜の少なくとも断面に第２の絶縁膜を被
着する工程、 Ｄ）第１の絶縁膜の断面に被着した第２の絶縁膜を残し
、他の部分の第２の絶縁膜を除去する工程、Ｅ）第２の
絶縁膜に挟まれたゲート電極形成領域にゲート電極用金
属を被着する工程、 Ｆ）少なくともソース電極及びドレイン電極形成領域上
に存在する第１の絶縁膜を除去し、半導体表面を露出す
る工程、 Ｇ）ソース電極及びドレイン電極用金属を被着する工程
、 Ｈ）ゲート電極とソース電極及びドレイン電極間の金属
被膜を除去する工程からなることを特徴とする電界効果
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1504391A JPH04254337A (ja) | 1991-02-06 | 1991-02-06 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1504391A JPH04254337A (ja) | 1991-02-06 | 1991-02-06 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04254337A true JPH04254337A (ja) | 1992-09-09 |
Family
ID=11877811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1504391A Withdrawn JPH04254337A (ja) | 1991-02-06 | 1991-02-06 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04254337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116638A (ja) * | 2006-11-14 | 2014-06-26 | Northrop Grumman Systems Corp | 高電子移動度トランジスタ半導体デバイスおよびその製造方法 |
-
1991
- 1991-02-06 JP JP1504391A patent/JPH04254337A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116638A (ja) * | 2006-11-14 | 2014-06-26 | Northrop Grumman Systems Corp | 高電子移動度トランジスタ半導体デバイスおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4871630A (en) | Mask using lithographic image size reduction | |
| US4707218A (en) | Lithographic image size reduction | |
| KR0130963B1 (ko) | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0543287B2 (ja) | ||
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| JPH04254337A (ja) | 電界効果トランジスタの製造方法 | |
| KR100303767B1 (ko) | 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법 | |
| JP3092370B2 (ja) | 微細ゲート電極の形成方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| US5212117A (en) | Method of manufacturing a semiconductor device contact structure using lift | |
| JP2807122B2 (ja) | 薄膜トランジスタの製造方法 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| JPH01243476A (ja) | 電極形成方法 | |
| JPH08203926A (ja) | 半導体装置の製造方法 | |
| JPH05152294A (ja) | 微細パターンの形成方法と半導体装置の製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JPH06196691A (ja) | ゲート電極の形成方法及びゲート電極 | |
| JP2626238B2 (ja) | 半導体装置の製造方法 | |
| JPH0766277A (ja) | 素子分離方法及び半導体装置 | |
| JP2003031594A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |