JPH04250673A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JPH04250673A JPH04250673A JP3003433A JP343391A JPH04250673A JP H04250673 A JPH04250673 A JP H04250673A JP 3003433 A JP3003433 A JP 3003433A JP 343391 A JP343391 A JP 343391A JP H04250673 A JPH04250673 A JP H04250673A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- film
- semiconductor light
- insulating film
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000005253 cladding Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000000605 extraction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、例えばカメラ用オー
トフォーカス光源に使用して好適な電流狭搾型の半導体
発光素子及びその製造方法に関する。
トフォーカス光源に使用して好適な電流狭搾型の半導体
発光素子及びその製造方法に関する。
【0002】
【従来の技術】最近、カメラはオートフォーカス機能の
装備が主流となっているが、被写体との測距には光を用
いた3角測量の原理等が使用されている。その光源とし
て半導体発光素子であるLEDが用いられているが、L
EDに要求される特性としては、非常に指向性の鋭いこ
とが挙げられる。普通のLEDでこれを満たすことは困
難であり、電流狭搾型のLEDチップとうまく光学設計
されたレンズを持つ外囲器を組み合わせる必要がある。
装備が主流となっているが、被写体との測距には光を用
いた3角測量の原理等が使用されている。その光源とし
て半導体発光素子であるLEDが用いられているが、L
EDに要求される特性としては、非常に指向性の鋭いこ
とが挙げられる。普通のLEDでこれを満たすことは困
難であり、電流狭搾型のLEDチップとうまく光学設計
されたレンズを持つ外囲器を組み合わせる必要がある。
【0003】この電流狭搾型のLEDチップの代表的な
例を示すと図3のようになり、P型GaAs基板21の
表面に、n型GaAs電流ブロック層22、P型GaA
l0.25As0.75クラッド層23、P型GaAs
活性層24、n型GaAl0.25As0.75クラッ
ド層25、n型オーミック電極26が順次形成され、更
にP型GaAs基板21の裏面に、P型オーミック電極
27が形成されている。
例を示すと図3のようになり、P型GaAs基板21の
表面に、n型GaAs電流ブロック層22、P型GaA
l0.25As0.75クラッド層23、P型GaAs
活性層24、n型GaAl0.25As0.75クラッ
ド層25、n型オーミック電極26が順次形成され、更
にP型GaAs基板21の裏面に、P型オーミック電極
27が形成されている。
【0004】動作時には、電流ブロック層22により電
流が狭搾され、活性層24の中央部に集中する。ここで
再結合発光した光はクラッド層25を通過し、オーミッ
ク電極26の開孔部からチップ外に放射される。このチ
ップの正面図は図4に示す通りである。
流が狭搾され、活性層24の中央部に集中する。ここで
再結合発光した光はクラッド層25を通過し、オーミッ
ク電極26の開孔部からチップ外に放射される。このチ
ップの正面図は図4に示す通りである。
【0005】通常、このチップは基板21側を導電性樹
脂によりフレーム或いはステムに固着し、クラッド層2
5上のオーミック電極26を細いAu線によりフレーム
やステムのリードポストにボンディング接続する。従っ
て、図4に示す点線で囲まれたボンディング領域28は
、そのボンディング技術に応じた面積が最低限必要とな
る。
脂によりフレーム或いはステムに固着し、クラッド層2
5上のオーミック電極26を細いAu線によりフレーム
やステムのリードポストにボンディング接続する。従っ
て、図4に示す点線で囲まれたボンディング領域28は
、そのボンディング技術に応じた面積が最低限必要とな
る。
【0006】GaAlAs系赤外線LEDに用いるいわ
ゆるIII−V 族化合物半導体は、Siに比べると、
非常に値段の高い材料であるため、出来るだけチップを
小さくすることにより、低価格化を達成している。
ゆるIII−V 族化合物半導体は、Siに比べると、
非常に値段の高い材料であるため、出来るだけチップを
小さくすることにより、低価格化を達成している。
【0007】ところが、普通のチップよりも構造が複雑
であり、ただでさえ高価格であるから、チップの小形化
がより一層必要となる。光取出しの開孔部29は、要求
される電気的・光学的特性を満たすための一定面積が必
要である。又、従来技術でも述べたように、最低限のボ
ンディング領域28が必要である。従って、これ以外の
部分、即ち図4で示した一点破線で囲まれた部分30は
、無くても済みそうである。
であり、ただでさえ高価格であるから、チップの小形化
がより一層必要となる。光取出しの開孔部29は、要求
される電気的・光学的特性を満たすための一定面積が必
要である。又、従来技術でも述べたように、最低限のボ
ンディング領域28が必要である。従って、これ以外の
部分、即ち図4で示した一点破線で囲まれた部分30は
、無くても済みそうである。
【0008】しかし、図3に示すように、活性層24の
一部(電流集中部)で放出された光の一部31は、横方
向にも進みチップ側面から漏れることになる。これを「
光漏れ」と称し、カメラ用オートフォーカス光源に用い
た場合の特性を悪化させる原因となる。又、クラッド層
25が厚くなる程、電流集中が甘くなり、チップ端に近
い活性層24でも発光が生じることになって、更に光漏
れが増大することになる。これを避けるため、発光部か
らチップ端までの距離をある程度設けておくが、発明者
の実験によれば、〜130μmは最低限必要であった。
一部(電流集中部)で放出された光の一部31は、横方
向にも進みチップ側面から漏れることになる。これを「
光漏れ」と称し、カメラ用オートフォーカス光源に用い
た場合の特性を悪化させる原因となる。又、クラッド層
25が厚くなる程、電流集中が甘くなり、チップ端に近
い活性層24でも発光が生じることになって、更に光漏
れが増大することになる。これを避けるため、発光部か
らチップ端までの距離をある程度設けておくが、発明者
の実験によれば、〜130μmは最低限必要であった。
【0009】従って、上述した光取出しの開孔部29(
=発光部)、ボンディング領域28の他に光漏れ防止の
ための面積も必要となり、上記の一点破線で囲まれた部
分30が光漏れ防止用となっている。この結果、チップ
の縮小・小形化には制約が多かった。
=発光部)、ボンディング領域28の他に光漏れ防止の
ための面積も必要となり、上記の一点破線で囲まれた部
分30が光漏れ防止用となっている。この結果、チップ
の縮小・小形化には制約が多かった。
【0010】
【発明が解決しようとする課題】この発明は、光漏れを
防止して従来設けていた防止用の面積を不要とし、チッ
プの小形化を図ると共に低価格化を達成した半導体発光
素子を提供することを目的とする。
防止して従来設けていた防止用の面積を不要とし、チッ
プの小形化を図ると共に低価格化を達成した半導体発光
素子を提供することを目的とする。
【0011】
【課題を解決するための手段】この発明は、発光素子本
体の側面の一部又は全部に、電気的に絶縁されて光遮蔽
膜が被着さた半導体発光素子である。
体の側面の一部又は全部に、電気的に絶縁されて光遮蔽
膜が被着さた半導体発光素子である。
【0012】又、この発明は、基板の一面に電流ブロッ
ク層、第1のクラッド層、活性層、第2のクラッド層、
第1のオーミック電極を順次積層して形成し、更に上記
基板の他面に第2のオーミック電極を形成してウェーハ
を得る工程と、次に上記ウェーハの主面上にレジスト膜
を形成する工程と、次に上記レジスト膜上の所定位置に
少なくとも上記第1のクラッド層に達する複数の溝を形
成する工程と、次に上記溝を含む上記レジスト膜上に電
気的絶縁膜を被着し、更に、この電気的絶縁膜上に光遮
蔽膜を被着する工程と、次に上記溝の部分にのみ上記電
気的絶縁膜と光遮蔽膜を残し、他の電気的絶縁膜、光遮
蔽膜、及びレジスト膜を除去する工程と、次に上記溝の
部分で切断する工程とを具備する半導体発光素子の製造
方法である。
ク層、第1のクラッド層、活性層、第2のクラッド層、
第1のオーミック電極を順次積層して形成し、更に上記
基板の他面に第2のオーミック電極を形成してウェーハ
を得る工程と、次に上記ウェーハの主面上にレジスト膜
を形成する工程と、次に上記レジスト膜上の所定位置に
少なくとも上記第1のクラッド層に達する複数の溝を形
成する工程と、次に上記溝を含む上記レジスト膜上に電
気的絶縁膜を被着し、更に、この電気的絶縁膜上に光遮
蔽膜を被着する工程と、次に上記溝の部分にのみ上記電
気的絶縁膜と光遮蔽膜を残し、他の電気的絶縁膜、光遮
蔽膜、及びレジスト膜を除去する工程と、次に上記溝の
部分で切断する工程とを具備する半導体発光素子の製造
方法である。
【0013】
【作用】この発明によれば、素子本体の側面に光遮蔽膜
が被着されているため、光洩れが未然に防止され、光洩
れ防止のために設けられていた部分が不要となる。
が被着されているため、光洩れが未然に防止され、光洩
れ防止のために設けられていた部分が不要となる。
【0014】
【実施例】以下、図面を参照して、この発明の一実施例
を詳細に説明する。
を詳細に説明する。
【0015】この発明の半導体発光素子は図1に示すよ
うに構成され、P型GaAs基板1の表面には、所定位
置にn型GaAs電流ブロック層2が形成されている。 このn型GaAs電流ブロック層2を覆うように、P型
GaAl0.25As0.75クラッド層3が形成され
、このP型GaAl0.25As0.75クラッド層3
上にはP型GaAs活性層4が形成されている。このP
型GaAs活性層4は発光層となるもので、この上には
n型GaAl0.25As0.75クラッド層5が形成
されている。
うに構成され、P型GaAs基板1の表面には、所定位
置にn型GaAs電流ブロック層2が形成されている。 このn型GaAs電流ブロック層2を覆うように、P型
GaAl0.25As0.75クラッド層3が形成され
、このP型GaAl0.25As0.75クラッド層3
上にはP型GaAs活性層4が形成されている。このP
型GaAs活性層4は発光層となるもので、この上には
n型GaAl0.25As0.75クラッド層5が形成
されている。
【0016】又、このn型GaAl0.25As0.7
5クラッド層5上の所定位置には、n型オーミック電極
6が形成されている。そして、P型GaAs基板1の裏
面には、P型オーミック電極7が形成されている。
5クラッド層5上の所定位置には、n型オーミック電極
6が形成されている。そして、P型GaAs基板1の裏
面には、P型オーミック電極7が形成されている。
【0017】更に、この発明では、上記の半導体発光素
子の側面の一部が斜めに切り欠かれ、この斜面に例えば
SiO2 からなる電気的絶縁膜8を介して、光を通さ
ない光遮蔽膜9が被着されている。この実施例では、電
気的絶縁膜8として例えばSiO2 が使用され、光遮
蔽膜9として例えばAlが使用されている。次に、この
発明の半導体発光素子の製造方法について、図2(a)
〜(d)を参照して述べることにする。
子の側面の一部が斜めに切り欠かれ、この斜面に例えば
SiO2 からなる電気的絶縁膜8を介して、光を通さ
ない光遮蔽膜9が被着されている。この実施例では、電
気的絶縁膜8として例えばSiO2 が使用され、光遮
蔽膜9として例えばAlが使用されている。次に、この
発明の半導体発光素子の製造方法について、図2(a)
〜(d)を参照して述べることにする。
【0018】先ず、同図(a)に示すように、P型Ga
As基板1の表面に上記のn型GaAs電流ブロック層
2、P型GaAl0.25As0.75クラッド層3、
P型GaAs活性層4、n型GaAl0.25As0.
75クラッド層5、及びn型オーミック電極6が形成さ
れ、P型GaAs基板1の裏面にP型オーミック電極7
が形成されたウェーハ10を用意する。
As基板1の表面に上記のn型GaAs電流ブロック層
2、P型GaAl0.25As0.75クラッド層3、
P型GaAs活性層4、n型GaAl0.25As0.
75クラッド層5、及びn型オーミック電極6が形成さ
れ、P型GaAs基板1の裏面にP型オーミック電極7
が形成されたウェーハ10を用意する。
【0019】そして、このウェーハ10の主面上に、レ
ジスト膜11を形成する。この場合、レジスト膜11は
約1μmの厚さに形成すると、後の工程において都合が
良い。 次に、同図(b)に示すように、所定位置に
ダイシングにより断面三角形の溝12を複数形成する。 この場合、溝12は少なくともP型GaAl0.25A
s0.75クラッド層3に達する必要があり、角度θは
60°〜20°位が良い。60°より大きいと、溝12
がP型GaAl0.25As0.75クラッド層3に達
するためには、チップ面積が大きくなければならず、こ
の発明の目的には不適当である。20°より小さいと、
電気的絶縁膜8及び光遮蔽膜9の形成が困難になる。従
って、45°位が好適である。
ジスト膜11を形成する。この場合、レジスト膜11は
約1μmの厚さに形成すると、後の工程において都合が
良い。 次に、同図(b)に示すように、所定位置に
ダイシングにより断面三角形の溝12を複数形成する。 この場合、溝12は少なくともP型GaAl0.25A
s0.75クラッド層3に達する必要があり、角度θは
60°〜20°位が良い。60°より大きいと、溝12
がP型GaAl0.25As0.75クラッド層3に達
するためには、チップ面積が大きくなければならず、こ
の発明の目的には不適当である。20°より小さいと、
電気的絶縁膜8及び光遮蔽膜9の形成が困難になる。従
って、45°位が好適である。
【0020】次に、同図(c)に示すように、溝12を
含むレジスト膜11上に電気的絶縁膜8となるSiO2
13をCVD等で〜5000オングストローム程度の
厚さ被着する。更に、このSiO2 13の上に光遮蔽
膜9となるAl14をスパッタにより2000オングス
トローム程度の厚さ被着する。
含むレジスト膜11上に電気的絶縁膜8となるSiO2
13をCVD等で〜5000オングストローム程度の
厚さ被着する。更に、このSiO2 13の上に光遮蔽
膜9となるAl14をスパッタにより2000オングス
トローム程度の厚さ被着する。
【0021】最後に、同図(d)に示すように、レジス
ト膜11上のSiO2 13とAl14をリフトオフ法
により除去し、溝12の部分にのみSiO2 13とA
l14を残すと、これが電気的絶縁膜8及び光遮蔽膜9
となり、この溝12の部分で切断すれば、図1に示した
半導体発光素子が完成する。上記実施例では、素子の側
面の一部に絶縁膜8及び光遮蔽膜9が被着されていたが
、必要に応じ側面の全部に被着しても良い。
ト膜11上のSiO2 13とAl14をリフトオフ法
により除去し、溝12の部分にのみSiO2 13とA
l14を残すと、これが電気的絶縁膜8及び光遮蔽膜9
となり、この溝12の部分で切断すれば、図1に示した
半導体発光素子が完成する。上記実施例では、素子の側
面の一部に絶縁膜8及び光遮蔽膜9が被着されていたが
、必要に応じ側面の全部に被着しても良い。
【0022】又、上記実施例では、絶縁膜8を介して光
遮蔽膜9が被着され2層構造になっていたが、電気的絶
縁性を有する光遮蔽膜であれば、絶縁膜8を省略してこ
の電気的絶縁性を有する光遮蔽膜を被着すれば良く、こ
の時は1層構造となる。
遮蔽膜9が被着され2層構造になっていたが、電気的絶
縁性を有する光遮蔽膜であれば、絶縁膜8を省略してこ
の電気的絶縁性を有する光遮蔽膜を被着すれば良く、こ
の時は1層構造となる。
【0023】更に、上記実施例では、電気的絶縁膜8と
して例えばSiO2が使用され、光遮蔽膜9として例え
ばAlが使用されていたが、これらに限定されないこと
は言うまでもない。又、光遮蔽膜を垂直側面に被着して
も良く、プラズマCVD等の手段を用いれば可能である
。こうすれば、素子の小形化により友好である。
して例えばSiO2が使用され、光遮蔽膜9として例え
ばAlが使用されていたが、これらに限定されないこと
は言うまでもない。又、光遮蔽膜を垂直側面に被着して
も良く、プラズマCVD等の手段を用いれば可能である
。こうすれば、素子の小形化により友好である。
【0024】
【発明の効果】この発明によれば、素子の側面に光遮蔽
膜が被着されているので、光洩れが未然に防止される。 この結果、従来、光洩れ防止のために設けられていた部
分(図4の一点鎖線で囲まれている部分30)が不要と
なり、素子の小形化が図れ、原価低減を達成することが
出来る。
膜が被着されているので、光洩れが未然に防止される。 この結果、従来、光洩れ防止のために設けられていた部
分(図4の一点鎖線で囲まれている部分30)が不要と
なり、素子の小形化が図れ、原価低減を達成することが
出来る。
【図1】この発明の一実施例に係る半導体発光素子を示
す断面図。
す断面図。
【図2】(a)〜(d)はこの発明の半導体発光素子の
製造工程を示す断面図。
製造工程を示す断面図。
【図3】従来の半導体発光素子を示す断面図。
【図4】同じく平面図。
1…P型GaAs基板、2…n型GaAs電流ブロック
層、3…P型GaAl0.25As0.75クラッド層
、4…P型GaAs活性層、5…n型GaAl0.25
As0.75クラッド層、6…n型オーミック電極、7
…P型オーミック電極、8…電気的絶縁膜、9…光遮蔽
膜、10…ウェーハ、11…レジスト膜、12…溝。
層、3…P型GaAl0.25As0.75クラッド層
、4…P型GaAs活性層、5…n型GaAl0.25
As0.75クラッド層、6…n型オーミック電極、7
…P型オーミック電極、8…電気的絶縁膜、9…光遮蔽
膜、10…ウェーハ、11…レジスト膜、12…溝。
Claims (3)
- 【請求項1】 発光層に平行な表面から光を取り出し
利用する電流狭搾型の半導体発光素子本体と、この半導
体発光素子本体の側面の一部又は全部に、電気的に絶縁
されて被着された光遮蔽膜とを具備することを特徴とす
る半導体発光素子。 - 【請求項2】 半導体発光素子本体は、基板の一面上
の所定位置に形成された電流ブロック層と、この電流ブ
ロック層を覆って形成された第1のクラッド層と、この
第1のクラッド層上に形成された活性層と、この活性層
上に形成された第2のクラッド層と、この第2のクラッ
ド層上の所定位置に形成された第1のオーミック電極と
、上記基板の他面上に形成された第2のオーミック電極
とを具備することを特徴とする請求項1記載の半導体発
光素子。 - 【請求項3】 基板の一面に電流ブロック層、第1の
クラッド層、活性層、第2のクラッド層、第1のオーミ
ック電極を順次積層して形成し、更に上記基板の他面に
第2のオーミック電極を形成してウェーハを得る工程と
、次に上記ウェーハの主面上にレジスト膜を形成する工
程と、次に上記レジスト膜上の所定位置に少なくとも上
記第1のクラッド層に達する複数の溝を形成する工程と
、次に上記溝を含む上記レジスト膜上に電気的絶縁膜を
被着し、更に、この電気的絶縁膜上に光遮蔽膜を被着す
る工程と、次に上記溝の部分にのみ上記電気的絶縁膜と
光遮蔽膜を残し、他の電気的絶縁膜、光遮蔽膜、及びレ
ジスト膜を除去する工程と、次に上記溝の部分で切断す
る工程とを具備することを特徴とする半導体発光素子の
製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003433A JP2744143B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体発光素子及びその製造方法 |
US07/819,858 US5192985A (en) | 1991-01-16 | 1992-01-13 | Semiconductor light-emitting element with light-shielding film |
KR1019920000467A KR950006986B1 (ko) | 1991-01-16 | 1992-01-15 | 반도체 발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003433A JP2744143B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体発光素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04250673A true JPH04250673A (ja) | 1992-09-07 |
JP2744143B2 JP2744143B2 (ja) | 1998-04-28 |
Family
ID=11557233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3003433A Expired - Fee Related JP2744143B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体発光素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5192985A (ja) |
JP (1) | JP2744143B2 (ja) |
KR (1) | KR950006986B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129143A (ja) * | 2005-11-07 | 2007-05-24 | Nichia Chem Ind Ltd | 半導体素子の製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832110A (ja) * | 1994-07-19 | 1996-02-02 | Oki Electric Ind Co Ltd | 端面発光型led、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法 |
AU6071501A (en) * | 2000-06-08 | 2001-12-17 | Showa Denko Kabushiki Kaisha | Semiconductor light-emitting device |
US6420732B1 (en) | 2000-06-26 | 2002-07-16 | Luxnet Corporation | Light emitting diode of improved current blocking and light extraction structure |
KR100616679B1 (ko) * | 2005-05-11 | 2006-08-28 | 삼성전기주식회사 | 측면 발광다이오드 패키지 |
US7564070B2 (en) * | 2005-11-23 | 2009-07-21 | Visteon Global Technologies, Inc. | Light emitting diode device having a shield and/or filter |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5790984A (en) * | 1980-11-27 | 1982-06-05 | Ricoh Co Ltd | Optical information transfer device and fabrication thereof |
JPS6186155A (ja) * | 1984-10-03 | 1986-05-01 | Niigata Eng Co Ltd | 自動工具交換装置 |
JPS6267887A (ja) * | 1985-09-20 | 1987-03-27 | Toshiba Corp | 半導体発光装置 |
JPS62168735A (ja) * | 1986-01-22 | 1987-07-25 | Yamaha Motor Co Ltd | エンジン点火装置 |
JPS62197871U (ja) * | 1986-06-06 | 1987-12-16 | ||
JPS6364294A (ja) * | 1986-09-05 | 1988-03-22 | 株式会社日立製作所 | 薄膜エレクトロルミネセンス素子 |
JPH0172348U (ja) * | 1987-11-04 | 1989-05-16 | ||
JPH02187023A (ja) * | 1989-01-13 | 1990-07-23 | Mitsubishi Electric Corp | 電極パターン形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4100508A (en) * | 1977-02-22 | 1978-07-11 | Rca Corporation | Semiconductor laser having fundamental lateral mode selectivity |
JPS5826676B2 (ja) * | 1977-06-17 | 1983-06-04 | 松下電器産業株式会社 | 発光ダイオ−ド |
JPS59121989A (ja) * | 1982-12-28 | 1984-07-14 | Nec Corp | 半導体レ−ザ |
JPH0766995B2 (ja) * | 1985-06-14 | 1995-07-19 | シャープ株式会社 | 半導体レーザ装置 |
JPS6373572A (ja) * | 1986-09-16 | 1988-04-04 | Nec Corp | 端面発光ダイオ−ド |
JPS6471187A (en) * | 1987-09-11 | 1989-03-16 | Stanley Electric Co Ltd | Light emitting diode array |
-
1991
- 1991-01-16 JP JP3003433A patent/JP2744143B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-13 US US07/819,858 patent/US5192985A/en not_active Expired - Fee Related
- 1992-01-15 KR KR1019920000467A patent/KR950006986B1/ko not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5790984A (en) * | 1980-11-27 | 1982-06-05 | Ricoh Co Ltd | Optical information transfer device and fabrication thereof |
JPS6186155A (ja) * | 1984-10-03 | 1986-05-01 | Niigata Eng Co Ltd | 自動工具交換装置 |
JPS6267887A (ja) * | 1985-09-20 | 1987-03-27 | Toshiba Corp | 半導体発光装置 |
JPS62168735A (ja) * | 1986-01-22 | 1987-07-25 | Yamaha Motor Co Ltd | エンジン点火装置 |
JPS62197871U (ja) * | 1986-06-06 | 1987-12-16 | ||
JPS6364294A (ja) * | 1986-09-05 | 1988-03-22 | 株式会社日立製作所 | 薄膜エレクトロルミネセンス素子 |
JPH0172348U (ja) * | 1987-11-04 | 1989-05-16 | ||
JPH02187023A (ja) * | 1989-01-13 | 1990-07-23 | Mitsubishi Electric Corp | 電極パターン形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129143A (ja) * | 2005-11-07 | 2007-05-24 | Nichia Chem Ind Ltd | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5192985A (en) | 1993-03-09 |
KR950006986B1 (ko) | 1995-06-26 |
JP2744143B2 (ja) | 1998-04-28 |
KR920015650A (ko) | 1992-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100434242B1 (ko) | 반도체 발광 소자 | |
US5977566A (en) | Compound semiconductor light emitter | |
KR100876737B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
JP5883118B2 (ja) | オプトエレクトロニクス半導体チップ | |
TW531902B (en) | Light emitting device, its manufacturing method, and semiconductor light emitting apparatus | |
KR100887139B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
US11404606B2 (en) | Semiconductor light-emitting element | |
JP2004095944A (ja) | 発光ダイオードおよびその製造方法 | |
US20030047741A1 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JPH11330559A (ja) | 発光素子 | |
US9691944B2 (en) | Semiconductor light-emitting device and method for manufacturing the same | |
US7148521B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
US20030010989A1 (en) | Light-emitting diode array | |
JP4507489B2 (ja) | 面発光型半導体レーザ及びその製造方法 | |
JP2003086838A (ja) | 発光素子 | |
JP2002324919A (ja) | 発光ダイオードおよびその製造方法 | |
EP1983571B1 (en) | Light emission device | |
JP2744143B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2000091638A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
US9691953B2 (en) | Light emitting element and light emitting device | |
JP5586860B2 (ja) | 半導体発光素子及び半導体発光装置 | |
US20100237358A1 (en) | Light-emitting device and light-emitting module | |
JP2006269807A (ja) | 半導体発光ダイオード | |
CN109686829B (zh) | 半导体发光器件 | |
JP2000124502A (ja) | 半導体発光素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |