JPH04250586A - 辞書検索ｌｓｉの構成方法 - Google Patents
辞書検索ｌｓｉの構成方法Info
- Publication number
- JPH04250586A JPH04250586A JP3008169A JP816991A JPH04250586A JP H04250586 A JPH04250586 A JP H04250586A JP 3008169 A JP3008169 A JP 3008169A JP 816991 A JP816991 A JP 816991A JP H04250586 A JPH04250586 A JP H04250586A
- Authority
- JP
- Japan
- Prior art keywords
- distance calculation
- external
- lsi
- distance
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004364 calculation method Methods 0.000 claims abstract description 78
- 230000001174 ascending effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は文字認識等の辞書検索処
理をＬＳＩで行う場合の構成方法に関する。辞書検索処
理は、通常、辞書となる文字の特徴量と認識しようとし
ている文字の特徴量との距離を算出することにより行う
が、距離計算の手法には様々なものが考えられている。 これらをＬＳＩで行う場合、その様々な距離計算手法に
対応できる構成であることが望まれる。また、処理の高
速化を図るため様々な拡張の方法が考えされるが、それ
らの拡張にも対応可能な構成である事が必要である。
理をＬＳＩで行う場合の構成方法に関する。辞書検索処
理は、通常、辞書となる文字の特徴量と認識しようとし
ている文字の特徴量との距離を算出することにより行う
が、距離計算の手法には様々なものが考えられている。 これらをＬＳＩで行う場合、その様々な距離計算手法に
対応できる構成であることが望まれる。また、処理の高
速化を図るため様々な拡張の方法が考えされるが、それ
らの拡張にも対応可能な構成である事が必要である。
【０００２】
【従来の技術】図４に従来の一般の辞書検索ＬＳＩの構
成を示す。図中、１１は辞書となる各文字の特徴量を格
納する辞書メモリ、１２は認識対象となる文字の特徴量
を格納した特徴量メモリ、１８は辞書検索処理の起動／
停止やソーティング結果で候補となった文字を読み出す
為のＣＰＵ、１３〜１７は辞書検索ＬＳＩの各部である
。１３は辞書メモリ１１のアドレス，書込イネーブルＷ
Ｅ等の制御を行う辞書メモリ制御部であり、１４は特徴
量メモリ１２の制御を行う特徴量メモリ制御部、１５は
辞書メモリの辞書データと特徴量メモリの特徴量データ
との距離を計算して１文字分の累積を行う距離計算部で
ある。１６は距離計算の結果を小さい順序又は大きい順
序に並べ換えるソーティング部、１７は上記各部の制御
を行うシーケンサ部である。 従来は第６図に示す如く距離計算部１５の計算結果を直
接， ソーティング部１６へ出力する構成をとっていた
。
成を示す。図中、１１は辞書となる各文字の特徴量を格
納する辞書メモリ、１２は認識対象となる文字の特徴量
を格納した特徴量メモリ、１８は辞書検索処理の起動／
停止やソーティング結果で候補となった文字を読み出す
為のＣＰＵ、１３〜１７は辞書検索ＬＳＩの各部である
。１３は辞書メモリ１１のアドレス，書込イネーブルＷ
Ｅ等の制御を行う辞書メモリ制御部であり、１４は特徴
量メモリ１２の制御を行う特徴量メモリ制御部、１５は
辞書メモリの辞書データと特徴量メモリの特徴量データ
との距離を計算して１文字分の累積を行う距離計算部で
ある。１６は距離計算の結果を小さい順序又は大きい順
序に並べ換えるソーティング部、１７は上記各部の制御
を行うシーケンサ部である。 従来は第６図に示す如く距離計算部１５の計算結果を直
接， ソーティング部１６へ出力する構成をとっていた
。
【０００３】
【発明が解決しようとする課題】従来の辞書検索ＬＳＩ
の構成では、距離計算部１５の計算結果を直接， ソー
ティング部１６へ出力していた為、距離計算部１５で用
いている距離計算手法以外の手法を用い度い場合には対
応することが出来なかった。また、図５のタイムチャー
トに示す如く、距離計算とソーティングを並行的に処理
している場合で，距離計算がソーティングと比べて処理
が遅い場合に、距離計算の高速化を図るための拡張にも
対応することが出来ないという問題点があった。本発明
の目的は、従来の距離計算部で用いている距離計算手法
以外の手法を用い度い場合にも対応することが出来て、
距離計算とソーティングを並行処理し距離計算がソーテ
ィングと比べて処理が遅い場合には、距離計算の高速化
を図るための拡張にも対応することが出来る辞書検索Ｌ
ＳＩの構成方法を提供することにある。
の構成では、距離計算部１５の計算結果を直接， ソー
ティング部１６へ出力していた為、距離計算部１５で用
いている距離計算手法以外の手法を用い度い場合には対
応することが出来なかった。また、図５のタイムチャー
トに示す如く、距離計算とソーティングを並行的に処理
している場合で，距離計算がソーティングと比べて処理
が遅い場合に、距離計算の高速化を図るための拡張にも
対応することが出来ないという問題点があった。本発明
の目的は、従来の距離計算部で用いている距離計算手法
以外の手法を用い度い場合にも対応することが出来て、
距離計算とソーティングを並行処理し距離計算がソーテ
ィングと比べて処理が遅い場合には、距離計算の高速化
を図るための拡張にも対応することが出来る辞書検索Ｌ
ＳＩの構成方法を提供することにある。
【０００４】
【課題を解決するための手段】この目的は、本発明の基
本構成を示す図１の原理図を参照し、上記の従来の構成
において、外部から別の距離データを入力し計算する外
部距離計算時に高レベルＨ に設定される外部設定信号
（ＥＸＴ）４により， 内部の距離計算部１５からの距
離データで外部からの切換信号（Ｍ／Ｓ）５が高レベル
（Ｈ） の時のマスターＬＳＩ 出力のデータと該切換
信号（Ｍ／Ｓ） が低レベル（Ｌ） の時のスレーブＬ
ＳＩ 出力のデータとを加算する加算器６ の一方の入
力端（Ａ） への入力をマスクするアンド回路１ と、
前記の外部距離計算時又は計算の高速化の為の拡張時で
外部切換信号（Ｍ／Ｓ）５ が高レベルＨ に設定さ
れた時のみ， 前記の加算器６ の他方の入力端（Ｂ）
への入力を有効とするゲート２ とを設け、前記の外部
距離計算時の外部設定信号（ＥＸＴ）４と拡張時のマス
ターＬＳＩ（Ｈ）とスレーブＬＳＩ（Ｌ）の切換信号（
Ｍ／Ｓ）５とにより、外部距離計算又は計算の高速化の
拡張と内部の距離計算とを切り換えて行うことを特徴と
した本発明によって達成される。
本構成を示す図１の原理図を参照し、上記の従来の構成
において、外部から別の距離データを入力し計算する外
部距離計算時に高レベルＨ に設定される外部設定信号
（ＥＸＴ）４により， 内部の距離計算部１５からの距
離データで外部からの切換信号（Ｍ／Ｓ）５が高レベル
（Ｈ） の時のマスターＬＳＩ 出力のデータと該切換
信号（Ｍ／Ｓ） が低レベル（Ｌ） の時のスレーブＬ
ＳＩ 出力のデータとを加算する加算器６ の一方の入
力端（Ａ） への入力をマスクするアンド回路１ と、
前記の外部距離計算時又は計算の高速化の為の拡張時で
外部切換信号（Ｍ／Ｓ）５ が高レベルＨ に設定さ
れた時のみ， 前記の加算器６ の他方の入力端（Ｂ）
への入力を有効とするゲート２ とを設け、前記の外部
距離計算時の外部設定信号（ＥＸＴ）４と拡張時のマス
ターＬＳＩ（Ｈ）とスレーブＬＳＩ（Ｌ）の切換信号（
Ｍ／Ｓ）５とにより、外部距離計算又は計算の高速化の
拡張と内部の距離計算とを切り換えて行うことを特徴と
した本発明によって達成される。
【０００５】
【作用】本発明によれば、外部距離計算時の外部入力信
号（ＥＸＴ）４ と拡張時のマスター（Ｈ）／スレー
ブ（Ｌ） の切換信号（Ｍ／Ｓ）１３ とを共に高レベ
ルＨ に設定した場合は、内部の距離計算部１５の出力
結果の加算器６ の一方の入力端 Ａへの入力はアンド
回路１ によってマスクされ、外部からの拡張用入出力
端子３ より入力しゲート２ を通って， 加算器６
の他方の入力端Ｂ へ入力する外部距離計算回路からの
データのみがソーティング部１６へ出力される。
号（ＥＸＴ）４ と拡張時のマスター（Ｈ）／スレー
ブ（Ｌ） の切換信号（Ｍ／Ｓ）１３ とを共に高レベ
ルＨ に設定した場合は、内部の距離計算部１５の出力
結果の加算器６ の一方の入力端 Ａへの入力はアンド
回路１ によってマスクされ、外部からの拡張用入出力
端子３ より入力しゲート２ を通って， 加算器６
の他方の入力端Ｂ へ入力する外部距離計算回路からの
データのみがソーティング部１６へ出力される。
【０００６】又、計算の高速化の為の拡張時は、スレー
ブ設定（Ｍ／Ｓ＝Ｌ）の ＬＳＩは、内部の距離計算部
１５の計算結果を外部データ入出力端子３ より外部へ
出力し、マスタ設定（Ｍ／Ｓ＝ Ｈ）のＬＳＩ は、自
分の距離計算部１５の計算結果であるアンド回路９ の
出力と， スレーブ設定のＬＳＩ より入力される距離
計算結果である拡張用入力端子３ の入力データとを、
加算器６ により加算してソーティング部１６へ出力す
る。以上により、前記の従来の問題点が解決する。
ブ設定（Ｍ／Ｓ＝Ｌ）の ＬＳＩは、内部の距離計算部
１５の計算結果を外部データ入出力端子３ より外部へ
出力し、マスタ設定（Ｍ／Ｓ＝ Ｈ）のＬＳＩ は、自
分の距離計算部１５の計算結果であるアンド回路９ の
出力と， スレーブ設定のＬＳＩ より入力される距離
計算結果である拡張用入力端子３ の入力データとを、
加算器６ により加算してソーティング部１６へ出力す
る。以上により、前記の従来の問題点が解決する。
【０００７】
【実施例】図２と図３は本発明の実施例の辞書検索ＬＳ
Ｉの構成方法のブロック図である。図２の実施例は、Ｌ
ＳＩ内部の距離計算手法を用いず， 他の外部距離計算
回路の計算手法を用いる場合の例であり、図３の実施例
は距離計算の高速化を図るために文字の特徴量を２分割
して計算を行う拡張の場合の例である。
Ｉの構成方法のブロック図である。図２の実施例は、Ｌ
ＳＩ内部の距離計算手法を用いず， 他の外部距離計算
回路の計算手法を用いる場合の例であり、図３の実施例
は距離計算の高速化を図るために文字の特徴量を２分割
して計算を行う拡張の場合の例である。
【０００８】図２の実施例では、外部距離計算時の外部
入力信号４ の高レベルＨ の１に設定された ＥＸＴ
が， 符号反転されてアンド回路１ の一方に入力され
るので、アンド回路１ の出力は低レベルの０となる。 そしてアンド回路１ の他方に入力する距離計算部１５
の出力結果はアンド回路１ によってマスクされ、外部
からの拡張用入出力端子３ より入力して加算器６ の
他方の入力端へ入力する外部距離計算回路からのデータ
のみがソーティング部１６へ出力される。
入力信号４ の高レベルＨ の１に設定された ＥＸＴ
が， 符号反転されてアンド回路１ の一方に入力され
るので、アンド回路１ の出力は低レベルの０となる。 そしてアンド回路１ の他方に入力する距離計算部１５
の出力結果はアンド回路１ によってマスクされ、外部
からの拡張用入出力端子３ より入力して加算器６ の
他方の入力端へ入力する外部距離計算回路からのデータ
のみがソーティング部１６へ出力される。
【０００９】図３の実施例は、計算の高速化の為の拡張
時に用いられ、スレーブ設定（Ｍ／Ｓ＝ ”０”）の
ＬＳＩは、内部の距離計算部１５の計算結果を外部デー
タ入出力端子３ より外部へ出力し、マスタ設定（Ｍ／
Ｓ＝ １）のＬＳＩ は、自分の距離計算部１５の計算
結果である出力と， スレーブ設定のＬＳＩ より入力
される距離計算結果である拡張用入力端子３ の入力デ
ータとを、加算器６ のＡＤＤ 回路により加算し、そ
の結果をソーティング部１６へ出力する。従って距離計
算速度を２倍に高速化できる。
時に用いられ、スレーブ設定（Ｍ／Ｓ＝ ”０”）の
ＬＳＩは、内部の距離計算部１５の計算結果を外部デー
タ入出力端子３ より外部へ出力し、マスタ設定（Ｍ／
Ｓ＝ １）のＬＳＩ は、自分の距離計算部１５の計算
結果である出力と， スレーブ設定のＬＳＩ より入力
される距離計算結果である拡張用入力端子３ の入力デ
ータとを、加算器６ のＡＤＤ 回路により加算し、そ
の結果をソーティング部１６へ出力する。従って距離計
算速度を２倍に高速化できる。
【００１０】
【発明の効果】以上説明した如く、本発明によれば、距
離計算手法を限定すること無く，外付け回路により容易
に、他の計算手法に変更することが出来るし、また、辞
書メモリ及び特徴メモリを其の容量を変えること無く分
割して、ＬＳＩをマスターとスレーブの２個を使用する
だけで、距離計算速度を２倍に高速化する拡張も行うこ
とが出来る効果が得られる。
離計算手法を限定すること無く，外付け回路により容易
に、他の計算手法に変更することが出来るし、また、辞
書メモリ及び特徴メモリを其の容量を変えること無く分
割して、ＬＳＩをマスターとスレーブの２個を使用する
だけで、距離計算速度を２倍に高速化する拡張も行うこ
とが出来る効果が得られる。
【図１】 本発明の辞書検索ＬＳＩの構成方法の基本
構成を示す原理図、
構成を示す原理図、
【図２】 本発明の実施例の辞書検索ＬＳＩの構成方
法の外部距離計算回路使用の場合のブロック図、
法の外部距離計算回路使用の場合のブロック図、
【図３
】 本発明の実施例の辞書検索ＬＳＩの構成方法の距
離計算の処理速度向上の為の拡張の場合のブロック図、
】 本発明の実施例の辞書検索ＬＳＩの構成方法の距
離計算の処理速度向上の為の拡張の場合のブロック図、
【図４】 従来の一般の辞書検索ＬＳＩの構成方法の
ブロック図、
ブロック図、
【図５】 従来の一般の辞書検索処理の距離計算とソ
ーティングの並行処理のタイムチャートである。
ーティングの並行処理のタイムチャートである。
１はアンド回路、２はゲート、３は拡張用の外部データ
入出力端子、４は外部距離計算用の設定信号、５は拡張
時のマスターＬＳＩ とスレーブＬＳＩ の切換信号、
６は加算器、１１は辞書メモリ、１２は特徴量メモリ、
１３は辞書メモリ制御部、１４は特徴量メモリ制御部、
１５は距離計算部、１６はソーティング部、１７はシー
ケンサ部、１８はＣＰＵである。
入出力端子、４は外部距離計算用の設定信号、５は拡張
時のマスターＬＳＩ とスレーブＬＳＩ の切換信号、
６は加算器、１１は辞書メモリ、１２は特徴量メモリ、
１３は辞書メモリ制御部、１４は特徴量メモリ制御部、
１５は距離計算部、１６はソーティング部、１７はシー
ケンサ部、１８はＣＰＵである。
Claims (1)
- 【請求項１】 辞書となる文字の特徴量と認識しよう
としている文字の特徴量との距離を算出する辞書検索処
理のＬＳＩ構成方法のうち， 辞書メモリの辞書データ
と特徴量メモリの特徴量データとの距離を計算して１文
字分の累積を行う距離計算部（１５）から該距離計算の
結果を小さい順序又は大きい順序に並べ換えるソーティ
ング部（１６）へ出力する構成において、外部から別の
距離データを入力し計算する外部距離計算時に高レベル
（Ｈ）に設定される外部設定信号（ＥＸＴ）（４）によ
り， 内部の距離計算部（１５）からの距離データで外
部からの切換信号（Ｍ／Ｓ）（５）が高レベル（Ｈ）
の時のマスターＬＳＩ 出力のデータと該切換信号（Ｍ
／Ｓ） が低レベル（Ｌ） の時のスレーブＬＳＩ 出
力のデータとを加算する加算器（６） の一方の入力端
（Ａ） への入力をマスクするアンド回路（１） と、
前記の外部距離計算時又は計算の高速化の為の拡張時で
外部切換信号（Ｍ／Ｓ）が高レベル（Ｈ） に設定され
た時のみ， 前記の加算器（６） の他方の入力端（Ｂ
）への入力を有効とするゲート（２） とを設け、前記
外部距離計算時の外部設定信号（ＥＸＴ） と拡張時の
マスターＬＳＩ（Ｈ）とスレーブＬＳＩ（Ｌ）の切換信
号（Ｍ／Ｓ） とにより、外部距離計算又は計算の高速
化の拡張と内部の距離計算とを切り換えて行うことを特
徴とした辞書検索ＬＳＩの構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008169A JPH04250586A (ja) | 1991-01-28 | 1991-01-28 | 辞書検索ｌｓｉの構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008169A JPH04250586A (ja) | 1991-01-28 | 1991-01-28 | 辞書検索ｌｓｉの構成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250586A true JPH04250586A (ja) | 1992-09-07 |
Family
ID=11685834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008169A Withdrawn JPH04250586A (ja) | 1991-01-28 | 1991-01-28 | 辞書検索ｌｓｉの構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223801A (ja) * | 2008-03-18 | 2009-10-01 | Ricoh Co Ltd | 文字認識装置 |
-
1991
- 1991-01-28 JP JP3008169A patent/JPH04250586A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223801A (ja) * | 2008-03-18 | 2009-10-01 | Ricoh Co Ltd | 文字認識装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04250586A (ja) | 辞書検索ｌｓｉの構成方法 | |
| JPH0430068B2 (ja) | ||
| Lin et al. | A design framework for hardware approximation of deep neural networks | |
| JPS63116262A (ja) | デ−タ処理装置 | |
| JPH06124207A (ja) | サブルーチン分岐命令実行方法 | |
| JP2714015B2 (ja) | 論理回路合成装置 | |
| JPH0321948B2 (ja) | ||
| JP2518871B2 (ja) | パタン比較器 | |
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JPH01271876A (ja) | 比較演算処理装置 | |
| JPS5960647A (ja) | メモリアクセス制御方式 | |
| JP2975718B2 (ja) | パターン認識装置及びパターン認識方法 | |
| JP3191183B2 (ja) | スキャンテスト制御ゲート挿入方式 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPH07117991B2 (ja) | 文字認識装置の辞書検索方式 | |
| JPH0298787A (ja) | 画像処理装置 | |
| JPH04248675A (ja) | Ｌｓｉ設計支援装置 | |
| JPH038044A (ja) | マルチプロセッサ・システムにおける時計制御方式 | |
| JPS6031663A (ja) | メモリ切換装置 | |
| JPH05242190A (ja) | 論理回路設計支援装置 | |
| JPS58109932A (ja) | 電子計算機の比較演算器 | |
| JPS62182931A (ja) | デ−タ分離方式 | |
| JPS6461883A (en) | Clipping processor | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPH0457120A (ja) | ファジィ・プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |