JPH04250549A - チャネル装置 - Google Patents
チャネル装置Info
- Publication number
- JPH04250549A JPH04250549A JP87991A JP87991A JPH04250549A JP H04250549 A JPH04250549 A JP H04250549A JP 87991 A JP87991 A JP 87991A JP 87991 A JP87991 A JP 87991A JP H04250549 A JPH04250549 A JP H04250549A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- channel
- data buffer
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 58
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はチャネル装置に関する。
【０００２】
【従来の技術】従来のチャネル装置は、ＣＰＵと周辺装
置間の転送を平準化するためデータバッファを有してい
る。このバッファの容量は周辺装置の転送能力とＣＰＵ
の処理能力により定まるものである。
置間の転送を平準化するためデータバッファを有してい
る。このバッファの容量は周辺装置の転送能力とＣＰＵ
の処理能力により定まるものである。
【０００３】
【発明が解決しようとする課題】上述した従来のチャネ
ル装置では、周辺装置の転送能力が上るにつれてバッフ
ァ容量を増す必要があるので、転送速度に従って個別の
装置を設計する必要があった。
ル装置では、周辺装置の転送能力が上るにつれてバッフ
ァ容量を増す必要があるので、転送速度に従って個別の
装置を設計する必要があった。
【０００４】又、高速なチャネル装置に低速な周辺装置
を接続した場合に大容量バッファは必要なし、ハードウ
ェアの無駄が生じていた。
を接続した場合に大容量バッファは必要なし、ハードウ
ェアの無駄が生じていた。
【０００５】
【課題を解決するための手段】本発明の装置は、転送デ
ータを一時保持するデータバッファと、データバッファ
を制御するバス制御回路を有するチャネル回路を複数有
するチャネル装置において、各チャネル回路のバッファ
制御回路の制御信号を選択出力する制御信号選択手段と
、選択手段に基づき制御される共通データバッファと、
共通データバッファに各チャネルの入力データを選択出
力する第１データ選択手段と、共通データバッファの出
力とチャネル回路への入力データを選択しデータバッフ
ァに供給する第２データ選択手段とを有している。
ータを一時保持するデータバッファと、データバッファ
を制御するバス制御回路を有するチャネル回路を複数有
するチャネル装置において、各チャネル回路のバッファ
制御回路の制御信号を選択出力する制御信号選択手段と
、選択手段に基づき制御される共通データバッファと、
共通データバッファに各チャネルの入力データを選択出
力する第１データ選択手段と、共通データバッファの出
力とチャネル回路への入力データを選択しデータバッフ
ァに供給する第２データ選択手段とを有している。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】図１は本発明の一実施例のブロック図であ
る。本チャネル装置は、４つのチャネル回路１，２，３
および４を有し、各チャネル回路はそれぞれ独立にデー
タ転送を司ることが出来る。
る。本チャネル装置は、４つのチャネル回路１，２，３
および４を有し、各チャネル回路はそれぞれ独立にデー
タ転送を司ることが出来る。
【０００８】次に各構成要素を説明する。
【０００９】データバッファ１ａ，２ａ，３ａ，４ａは
ＣＰＵと周辺装置間のデータを一時保持するバッファで
ある。
ＣＰＵと周辺装置間のデータを一時保持するバッファで
ある。
【００１０】セレクタ１ｂ，２ｂ，３ｂ，４ｂは各チャ
ネル回路１〜４の入力データと共通データバッファ６の
出力を選択出力する第２データ選択回路である。
ネル回路１〜４の入力データと共通データバッファ６の
出力を選択出力する第２データ選択回路である。
【００１１】バッファ制御回路１ｃ，２ｃ，３ｃ，４ｃ
はデータバッファ１ａ，２ａ，３ａ，４ｂを制御するだ
けでなく、共通バッファ６をも制御出来るバッファ制御
回路である。
はデータバッファ１ａ，２ａ，３ａ，４ｂを制御するだ
けでなく、共通バッファ６をも制御出来るバッファ制御
回路である。
【００１２】セレクタ５は各チャネルのデータ入力を外
部の指示に基づき切替え選択出力する第１データ選択回
路である。
部の指示に基づき切替え選択出力する第１データ選択回
路である。
【００１３】共通データバッファ６はセレクタ５の出力
を入力とするデータバッファであり、データバッファ１
ａ，２ａ，３ａ，４ａと同様にバス制御回路１ｃ，２ｃ
，３ｃ，４ｃのいずれかの制御で動作する。
を入力とするデータバッファであり、データバッファ１
ａ，２ａ，３ａ，４ａと同様にバス制御回路１ｃ，２ｃ
，３ｃ，４ｃのいずれかの制御で動作する。
【００１４】セレクタ７はデコーダ８の指示に基づきバ
ッファ制御回路１ｃ〜４ｃからのバッファ制御信号を共
通データバッファ６へ選択出力する制御信号選択回路で
ある。
ッファ制御回路１ｃ〜４ｃからのバッファ制御信号を共
通データバッファ６へ選択出力する制御信号選択回路で
ある。
【００１５】デコーダ８は、どのチャネルに共通バッフ
ァを制御させるかを外部指示信号からデコードしセレク
タ５，７やバッファ制御回路１ｃ，２ｃ，３ｃ，４ｃに
通知するデコーダである。
ァを制御させるかを外部指示信号からデコードしセレク
タ５，７やバッファ制御回路１ｃ，２ｃ，３ｃ，４ｃに
通知するデコーダである。
【００１６】次に本チャネル装置の動作を説明する。
【００１７】接続するインターフェースの転送速度が遅
い場合、バッファ容量は小さくてすむため各チャネルは
チャネル内のデータバッファを用い、バッファ制御回路
１ｃ〜４ｃの指示に従いデータ転送を行う。
い場合、バッファ容量は小さくてすむため各チャネルは
チャネル内のデータバッファを用い、バッファ制御回路
１ｃ〜４ｃの指示に従いデータ転送を行う。
【００１８】高速インターフェースがチャネル１に接続
される場合、外部よりデコーダ８に対しチャネル１が共
通バッファ６を使用可能とするよう指示を与える。
される場合、外部よりデコーダ８に対しチャネル１が共
通バッファ６を使用可能とするよう指示を与える。
【００１９】デコーダ８は外部指示信号により、セレク
タ５にチャネル回路１の入力データをセレクタ７に対し
、バッファ制御回路１ｃの制御信号を選択するよう指示
する。又バッファ制御回路１ｃに対し共通データバッフ
ァ６とデータバッファ１ａを共に制御するよう指示する
。
タ５にチャネル回路１の入力データをセレクタ７に対し
、バッファ制御回路１ｃの制御信号を選択するよう指示
する。又バッファ制御回路１ｃに対し共通データバッフ
ァ６とデータバッファ１ａを共に制御するよう指示する
。
【００２０】バッファ制御回路１ｃはセレクタ１ｂを共
通バッファ６の出力を選択するよう切替える。これによ
り共通データバッファ６とデータバッファ１ａを用いた
データ転送が可能となる。
通バッファ６の出力を選択するよう切替える。これによ
り共通データバッファ６とデータバッファ１ａを用いた
データ転送が可能となる。
【００２１】
【発明の効果】以上説明したように本発明のチャネル装
置は、各チャネルで共有できるデータバッファを有し、
その転送速度に合わせ共通データバッファを使用してデ
ータ転送行えることにしたことにより接続されるチャネ
ルが限定されることなく少ないハードウェア量で低速イ
ンターフェースから高速インターフェースまでサポート
出来るという効果がある。
置は、各チャネルで共有できるデータバッファを有し、
その転送速度に合わせ共通データバッファを使用してデ
ータ転送行えることにしたことにより接続されるチャネ
ルが限定されることなく少ないハードウェア量で低速イ
ンターフェースから高速インターフェースまでサポート
出来るという効果がある。
【図１】本発明の一実施例のブロック図である。
１，２，３，４ チャネル回路
１ａ，２ａ，３ａ，４ａ データバッファ１ｂ，
２ｂ，３ｂ，４ｂ，５，７ セレクタ１ｃ，２ｃ
，３ｃ，４ｃ バッファ制御回路６ 共通
データバッファ ８ デコーダ
２ｂ，３ｂ，４ｂ，５，７ セレクタ１ｃ，２ｃ
，３ｃ，４ｃ バッファ制御回路６ 共通
データバッファ ８ デコーダ
Claims (1)
- 【請求項１】 転送データを一時保持するデータバッ
ファと前記データバッファを制御するバッファ制御回路
を有するチャネル回路を複数有するチャネル装置におい
て、前記各チャネル回路のバッファ制御回路の制御信号
を選択出力する制御信号選択手段と、前記制御信号選択
手段に基づき制御される共通データバッファと、前記共
通データバッファに各チャネル回路の入力データを選択
出力する第１入力データ選択手段と、前記共通データバ
ッファの出力と前記チャネル回路への入力データを選択
し前記データバッファに供給する第２入力データ選択手
段を有するチャネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP87991A JPH04250549A (ja) | 1991-01-09 | 1991-01-09 | チャネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP87991A JPH04250549A (ja) | 1991-01-09 | 1991-01-09 | チャネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250549A true JPH04250549A (ja) | 1992-09-07 |
Family
ID=11485961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP87991A Pending JPH04250549A (ja) | 1991-01-09 | 1991-01-09 | チャネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250549A (ja) |
-
1991
- 1991-01-09 JP JP87991A patent/JPH04250549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0367353A (ja) | データ入出力装置 | |
| US5481678A (en) | Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers | |
| JPH08329001A (ja) | バスインターフェース装置 | |
| JPH05134973A (ja) | データ転送装置 | |
| JPS63213014A (ja) | デ−タ処理装置 | |
| KR100229897B1 (ko) | 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치 | |
| JPH04250549A (ja) | チャネル装置 | |
| JPS61156363A (ja) | デ−タ処理装置 | |
| JP3119618B2 (ja) | データ処理装置 | |
| JPH03282663A (ja) | チャネル装置 | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JPH11306074A (ja) | 情報処理装置 | |
| JPH11306073A (ja) | 情報処理装置 | |
| KR100528443B1 (ko) | 디지털 신호 처리기의 데이터 전송 회로 | |
| JPS61138352A (ja) | デ−タ転送制御方式 | |
| KR19980083459A (ko) | 데이터버스 사이즈 조정 장치 | |
| JPS62232053A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPS63118854A (ja) | デ−タ転送制御方式 | |
| JPH03116350A (ja) | データ転送のバス構造 | |
| JPS62182883A (ja) | 画像処理装置 | |
| JPS60142768A (ja) | デ−タ転送装置 | |
| JPH02101559A (ja) | プロセッサ回路 | |
| JPH05150944A (ja) | デイジタル信号プロセツサ | |
| JPS61120258A (ja) | デ−タ転送装置 |