JPH042504Y2

JPH042504Y2 -

Info

Publication number: JPH042504Y2
Application number: JP1982109044U
Authority: JP
Priority date: 1982-07-17
Filing date: 1982-07-17
Publication date: 1992-01-28
Also published as: JPS5914428U

Description

【考案の詳細な説明】

本考案は、電子時計に適用される歩度修正が可
能な分周回路に関する。基準周波数を発振する水晶振動子を用いた電子
時計においては、分周回路や駆動回路を構成する
個々の部品の特性の如何により、その歩度が設計
公差から外れることにもなる。このため、従来
は、水晶振動子にトリマー・コンデンサを付設
し、その調整ネジの回動で微調整する手法を採つ
ていたが、機械的なアナログ要素を含むので、経
時変化が生じるという問題がある。また、このよ
うな問題を解消すべく、分周フリツプ・フロツプ
回路に付加回路を設け、この付加回路に歩度に応
じた信号を入力し、この信号により定まる論理に
基づいて分周比を制御し、歩度を修正する手法も
提案されているが、この手法においては、回路を
駆動するのに余分な電力が必要となり、特に電池
容量の小さい腕時計においては、電池を頻繁に交
換しなければならないという問題がある。本考案は、このような事情に鑑み、正規分周を
担う読出専用記憶素子（以下、ROMと呼ぶ）内
に正規分周よりも大きい分周比、及び小さい分周
比を持つ分周比増減領域を形成し、この領域での
動作周期を設定することにより歩度の修正を行な
わしめ、もつて歩度の経時変化が生ぜず、しかも
電力消費の少ない分周回路を提供することを目的
とする。そこで、まず、本考案の理解を助けるために、
分周信号の形成される原理について第１図に示す
ブロツク図を使つて説明する。図中、基準発振器
１と第３段目の分周器D₃との間に配置、接続さ
れている点線で囲んだ部分Ａは、分周信号を形成
するブロツクで、基準発振器１からの源振パルス
のアクテイブ・トランジエントで読出され、選択
可能な正規分周領域、高分周領域、低分周領域の
３つの領域を有し、それぞれの領域には、読出し
順に〔０，１，１，０，０，１，１……〕、〔０，
１，１，１，０，０，０……〕、〔０，１，０，
１，０，１，０……〕が格納され、その読出され
た信号が次段の分周器D₃に出力する読出専用記
憶部２と、上記３つの領域の内の一つを指定して
読出しを行なわせる読出領域選択部３とからなつ
ている。そこで、今、読出領域選択部３により正
規分周領域を選択すると、源振パルスの入力につ
れて、その１番地、２番地……８番地……が順番
に読出され、それぞれの番地に格納されている
０，１，……０……が出力し、これらが第２図ａ
に示すマーク・スペース信号の形態を採り、源振
パルスを1/4分周した信号を分周器D₃に出力す
る。また読出領域選択部３により高分周領域及び
低分周領域を選択すると、第２図ｂ及びｃに示す
１／６分周及び1/2分周信号を出力する。本考案は、上述したような原理、つまり源振パ
ルスによつて順次、同期して読出される読出専用
記憶部２からの出力をマーク信号及びスペース信
号とし、これらの信号の連続数が分周比に関係す
ることを利用するものである。そこで、以下に本考案の詳細を図示した実施例
に基づいて説明する。第３図は、本考案の一実施例を示す回路のブロ
ツク図であつて、基準発振器１と第３段目の分周
器D₃との間に配置、接続された点線で囲まれた
ブロツクＢは、本考案の特徴をなす部分であつ
て、図中符号４は、基準発振器１からの源振パル
スがクロツク端子CKに入力する３ビツト構成の
レジスタ５を介して源振パルスのアクテイブ・ト
ランジエントで読出される第１の読出専用記憶素
子（以下、ROMと呼ぶ）で、自己の出力に基づ
いて下位３ビツトのアドレスA₀〜A₂を順次指定
して、上位アドレスA₃〜A₅により選定される正
規分周領域、遅れ歩度修正領域及び進み歩度修正
領域の内の一つの領域を循環し、レジスタ５を介
した出力の第２ビツトL₁の信号を分周信号とす
るように、第１表に示したように、０番地（以
下、単に｛０｝と記す）〜｛３｝、｛30｝〜｛33｝
を正規分周領域、｛４｝〜｛７｝を緩急周期解除
時退避領域、｛18｝〜｛1F｝を遅れ歩度修正領
域、｛28｝〜｛2F｝を進み歩度修正領域として、
それぞれ下記の内容が予じめ格納されている。す
なわち上記の正規分周領域と緩急周期解除時退避
領域には、アドレス順に〔０，０，１〕、〔０，
１，０〕、〔０，１，１〕、〔０，０，０〕が、遅れ
歩度修正領域には〔０，０，１〕、〔０，１，１〕、
〔ｄ，ｄ，ｄ〕、〔１，０，０〕、〔１，０，１〕、
〔１，１，０〕、〔１，１，１〕、〔１，０，０〕が、
進み歩度修正領域には〔０，０，１〕、〔１，０，
１〕、〔ｄ，ｄ，ｄ〕、〔ｄ，ｄ，ｄ〕、〔１，１，
０〕、〔１，１，１〕、

【表】

【表】〔１，０，０〕、〔０，０，１〕が予じめ格納さ
れている。なお、残りの番地は、不要領域とする
が、これらが誤まつて指定された場合、又は、未
緩急時、第２のROM６に書込みを行なうのに先
立つて、対象の時計の進み、遅れを測定するため
に正規分周が可能なるように、連続する４番地毎
を１つのグループとして正規分周領域と同一の内
容が格納してある。また、〔ｄ，ｄ，ｄ〕はその
内容を問わない部分を示している。また、第１のROM４の上位アドレスA₅〜A₃に
は、後述するカウンタ７によつて循環的にアドレ
スされる第２のROM６よりなる領域選択部から
の信号が入力しており、この出力信号が〔０，
０，０〕のときには第１のROM４の｛０｝〜
｛７｝の正規分周領域と緩急周期解除時退避領域
を、〔０，１，１〕のときには｛18｝〜｛1F｝の
遅れ歩度修正領域を、〔１，０，１〕のときには
｛28｝〜｛2F｝の進み歩度修正領域を、〔１，１，
０〕のときには｛30｝〜｛33｝の正規分周領域が
それぞれ選択されるように構成されている。な
お、カウンタ７は、分周器の第14段目からの２Hz
の信号を計数し、16になると零復帰するものであ
り、また第２のROM６の端子Ｍは、これをＬレ
ベルに保持することにより書込み可能とするため
の書込制御端子である。次に、このように構成した回路の動作について
説明する。正規分周動作今、第２のROM６の書込用端子ＭをＬレベル
として｛０｝〜｛Ｆ｝に〔０，０，０〕を書込ん
でクリアな状態に設定する。これにより分周器
D₃〜D₅からの２Hz信号を計数するカウンタ７の
出力に関係なく第２のROM６から〔０，０，
０〕が出力し、第１のROM４の｛０｝〜｛７｝
を循環領域として選択する。この状態において源
振パルスがレジスタ５に入力すると、｛０｝〜
〔０，０，１〕が読出されて下位アドレスA₂〜A₀
に出力し、これと同時に、その第２ビツトL₁が
次段の分周器D₃に出力する。また、次の源振パ
ルスが入力すると前回の読出で指定された｛１｝
から〔０，１，０〕が読出され、この信号に基づ
いて次のアドレスが指令される。このような過程
を経て次に｛３｝が指定されると、〔０，０，０〕
が読出されるため、次の源振パルスで再び｛０｝
に戻り、以降、上記の行程を繰り返す。この行程
における読出内容の第２ビツトL₁の信号列は、
第４図ａに示した様に０，１，１，０，０……と
なり、周期T₀の源振パルスを1/4分周した周期T₁
＝4T₀の信号となつている。なお、第２のROM
６の全てのアドレスに〔１，１，０〕を書込んだ
場合には、上述と全く同一の行程により｛30｝〜
｛33｝を循環して、第２図ａに示した信号、つま
り1/4分周信号をレジスタ５の第２ビツトL₁から
出力する。この正規分周領域内の循環では、源振パルスを
正規比率である1/4で分周するので、分周器の最
終段D₁₅の出力信号、つまり秒信号が予じめ決め
られた範囲内に収まつている場合には、第２の
ROMの全アドレスに〔０，０，０〕又は〔１，
１，０〕を書込み、これによつて第１のROM４
の循環領域を｛０｝〜｛３｝又は｛30｝〜｛33｝
に限定して規定の秒信号を出力させる。緩急分周動作（）遅れ歩度修正領域領域選択部をなす第２のROM６の１つのアド
レス、たとえばアドレス｛８｝にデータ〔０，
１，１〕を他のアドレスに〔０，０，０〕を書込
むと、カウンタ７の内容が「７」までは、領域選
択部をなす第２のROM６から〔０，０，０〕が
出力するので、前述した正規分周が行われるが、
正規分周領域のアドレス｛３｝のデータ〔０，
０，０〕が読み出されてカウンタ７の内容が
「８」になると、次に源振パルスの入力により領
域選択部をなす第２のROM６のアドレス｛８｝
が指定されて、ここのデータ〔０，１，１〕が読
み出され、これが第１のROM４の上位アドレス
A₅〜A₃として出力する。他方、カウンタ７の計数内容が「８」に変化し
た時点において第１のROM４から読み出されて
いたアドレスが｛３｝であつたので、この時点で
源振パルスが入力すると、第１のROM４の上位
アドレスA₅〜A₃と下位アドレスA₅₂〜A₀はそれ
ぞれ〔０，１，１〕と〔０，０，０〕が指定され
ることになる。この結果、第１のROM４からの
読み出しアドレスが第１表の遅れ歩度修正領域に
示すように｛３｝から｛18｝に変更されることに
なる。そして、このアドレス｛18｝のデータ
〔０，０，１〕を読み出して、これの第２ビツト
目の信号L₁

〔０〕を分周器D₃に出力する。同時に
今読み出したデータ〔０，０，１〕を同一上位ア
ドレス内の下位アドレスとして｛19｝を指定す
る。次の源振パルスが出力してアドレス｛19｝が読
み出されると、ここに格納されているデータ
〔０，１，１〕が出力する。これによりアドレス
｛1B｝が指定されることになる。この過程において読み出されるアドレス｛18｝、
｛19｝、｛1B｝のデータの第２ビツト目の信号L₁
は、第４図ｂに示したように正規分周領域からの
最後に読み出したもの（アドレス｛３｝のデータ
の第２ビツト目）をも含めると、０，０，１、
（０）となつて、これら信号により１サイクルを
形成するから、前述した正規分周時に比較してマ
ーク信号「１」が１つ少ない状態、つまり源振パ
ルス３つで１サイクルを形成した1/3分周信号と
なる。同時にこのアドレス｛1B｝のデータ〔１，
０，０〕の第２ビツト目の信号L₂「０」が出力し
て１サイクルが終了した時点でカウンタ７がイン
クリメントするから、第１のROM４の上位アド
レスを指定する領域選択部をなす第２のROM６
からデータ〔０，０，０〕が読み出される。これ
により第１のROM４の読み出し対象となる上位
アドレスA₅〜A₃が〔０，０，０〕に変更され、
またカウンタ７がインクリメントされた時点のア
ドレスが｛1B｝で、そのデータが〔１，０，０〕
であるから、緩急周期解除時退避領域であるアド
レス｛４｝にジヤンプする。このアドレス｛４｝
のデータが〔０，０，１〕であるから、次の源振
パルスによつて正規分周領域であるアドレス
｛０｝にジヤンプし、次にカウンタ７の計数内容
「８」になるまでこの正規分周領域を循環して1/4
分周信号を出力する。すなわち、カウンタ７の内容が「８」になる度
に正規分周領域から遅れ歩度修正領域にジヤンプ
して源振パルスの周期T0だけ歩度を進め、その
後正規分周に戻るという過程を繰り返すことにな
る。（）進み歩度修正領域領域選択部をなす第２のROM６の１つのアド
レス、たとえばアドレス｛８｝に〔１，０，１〕
を書込み、他のアドレス全てに〔０，０，０〕を
書込んだ状態にすると、正規分周のアドレス
｛３｝の領域が読み出されて１サイクルが終了し
て、カウンタ７の計数内容が「８」になると、次
の源振パルスにより領域選択部をなす第２の
ROM６のアドレス｛８｝のデータ〔１，０，
１〕が読み出される。これにより第１表の進み歩
度修正領域に示すように読み出しアドレスが正規
分周領域のアドレス｛３｝から上位アドレスA₅
〜A₃｛１，０，１｝、下位アドレスA₂〜A₀｛０，
０，０｝に変更されてアドレス｛28｝にジヤンプ
する。以下前述したように各アドレスに格納され
ているデータを下位アドレスとして｛29｝、
｛2D｝、｛2E｝，｛2f｝と進む。これらアドレス
｛28｝、｛29｝、｛2D｝、｛2E｝、｛2F｝を指定したこ
とにより読み出されるデータの第２ビツト目の信
号L₁は、正規分周領域での最後の読み出しアド
レス｛０，１，１｝のデータをも含めると０，
０，０，１，１、（０）となり、第４図ｃに示し
たように正規分周に比べてスペース信号を１つ追
加、つまり時間T₀だけ延長された源振パルス５
つで１サイクルとなる1/5分周の進み歩度修正信
号を発生することになる。この過程でアドレス
｛2D｝が読み出されてデータ〔１，１，０〕の第
２ビツト目の信号「１」が出力された段階で、カ
ウンタ７の内容が「９」となるから、領域選択部
をなす第２のROM６のデータ〔０，０，０〕が
読み出されて上位アドレスA₅〜A₃が〔０，０，
０〕に変更され、またカウンタ７がインクリメン
トされる直前のアドレスが｛2D｝であるから、
ここのデータ〔１，１，０〕を下位アドレスA₂
〜A₀として緩急周期解除時退避領域のアドレス
｛６｝にジヤンプすることになる。次の源振パル
スが出力されると、正規分周領域のアドレス
｛３｝にジヤンプし、以下カウンタ７の計数内容
が再び「８」となるまでこの正規分周領域を循環
して正規分周の信号を出力する。すなわち、カウンタ７の内容が「８」になる度
に正規分周領域から進み歩度修正領域にジヤンプ
して源振パルスの周期T0だけ歩度を遅らせ、そ
の後正規分周に戻るという過程を繰り返すことに
なる。そこで、上記構成よりなる分周器の歩度修正の
方法を、源振パルスの基準周波数が32768Hzで、
第２のROM６として16アドレスのものを使用す
る場合に例を採つて説明する。まず、第２のROM６に何も書込まないで歩度
を測定する。このときの歩度が遅れの0.66（秒／
日）であつたとすると、第２のROM６のアドレ
スを一循する間、つまり16／２（秒）に２回づつ
１／３分周を行なえば良いので、例えば第２表に示
したように｛８｝及び｛Ｆ｝に〔０，１，１〕を
書込み、また、測定した歩度が進みの0.33（秒／
日）であれば、８秒間に１回だけ1/5分周を行な
ればよいので、例えば第３表に示したように
｛８｝に〔１，０，１〕を書込むことにより歩度
をほぼ零に修正することができる。

【表】

【表】上述した実施例は、緩急分周動作を１回する毎
に源振パルスの１周期T₀分だけの緩急を行なう
ものであるが、第４表に示した内容を第１の
ROM４に書込んだ本考案の第２の実施例は、源
振パルスの２周期分の緩急が行なえるもので、遅
れ歩度修正領域の｛18｝〜｛1B｝は、それぞれ
〔１，１，１〕、〔ｄ，ｄ，ｄ〕、〔ｄ，ｄ，ｄ〕、
〔ｄ，ｄ，ｄ〕とし、この領域への移行時の出力
信号を０，１，０，として1/2分周信号を形成し
（第５図ａ）、また進み歩度修正領域の｛28｝〜
｛2B｝はそれぞれ〔０，０，１〕、〔０，１，０〕、
〔０，１，１〕、〔１，１，０〕とし、1/6分周信号
を形成（第５図ｂ）するものである。なお、上述の各実施例では、緩急周期を定める
カウンタへ２Hzの信号を入力しているが、他の分
周段からの信号を入力することにより緩急周期を
所要の値に選ぶことができる。また上述の実施例
では、第１のROM４のアドレス端子数を６とし
てアドレス数を64としているが、上位アドレス端
子を３以上に、下位アドレス端子数をＮとし、第

【表】

【表】Ｎ−Ｍ（Ｍ≦Ｎ−１）ビツト目の出力を分周信号
として採用すると、１／2^N-Mの正規分周信号及び
１／２〜１／３・2^N-M-1の範囲内で分周比が変更で
きる。さらに、上述の実施例では、第１のROM
と第２のROMにそれぞれ単体のものを用いてい
るが、小容量のROMを多数個用いて所要の容量
を得ることができる。以上説明したように、本願考案においては上位
アドレスにより正規分周領域、遅れ歩度修正領
域、及び進み歩度修正領域に区分されたデータ領
域を有し、各データ領域は下位アドレスにより指
定され、その格納データは読み出し順に次の下位
アドレスとなるとともに、その指定桁のビツトが
次段の分周器の入力信号となるように構成され、
源振パルスの到来毎に読み出される第１のROM
と、分周器の任意の段からの出力信号により歩進
するカウンタと、カウンタの出力によりアクセス
され、データ領域を指定するためのデータの書込
が可能な上位アドレス選択手段とを備えたので、
正規分周ばりでなく、遅れ、または進み歩度修正
用の機能をも合せて持たせることができて歩度修
正のための特別な回路の付加が不要となつて、消
費電力の節減と、組み立て時における歩度修正作
業の自動化を図ることができる。

【図面の簡単な説明】

第１図は、本考案の原理を示す回路のブロツク
図、第２図は、上記回路の動作を説明する波形
図、第３図は、本考案の一実施例を示すブロツク
図、第４図、及び第５図は、上記回路の動作を説
明する波形図である。１……基準発振器、４……第１のROM、５…
…レジスタ、６……第２のROM、７……カウン
タ、D₃〜D₁₅……分周器。

Claims

【実用新案登録請求の範囲】

上位アドレスにより正規分周領域、遅れ歩度修
正領域、及び進み歩度修正領域に区分されたデー
タ領域を有し、各データ領域は下位アドレスによ
り指定され、その格納データは読み出し順に次の
下位アドレスとなり、また指定桁のビツトが次段
の分周器の入力信号となるように構成され、源振
パルスの到来毎に読み出される第１のROMと、
前記分周器の任意の段からの出力信号により歩進
するカウンタと、該カウンタの出力によりアクセ
スされ、上記データ領域を指定するためのデータ
の書込が可能な前記上位アドレスを出力する上位
アドレス選択手段とを備えた分周回路。