JPH0424963A - マスクｒｏｍの製造方法 - Google Patents
マスクｒｏｍの製造方法Info
- Publication number
- JPH0424963A JPH0424963A JP2125788A JP12578890A JPH0424963A JP H0424963 A JPH0424963 A JP H0424963A JP 2125788 A JP2125788 A JP 2125788A JP 12578890 A JP12578890 A JP 12578890A JP H0424963 A JPH0424963 A JP H0424963A
- Authority
- JP
- Japan
- Prior art keywords
- implanting
- phosphorus
- boron
- memory cell
- channel memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 229920005591 polysilicon Polymers 0.000 abstract description 14
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 13
- 239000011574 phosphorus Substances 0.000 abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- -1 phosphorus ions Chemical class 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 2
- 230000004044 response Effects 0.000 abstract description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マスクＲＯＭの製造方法に関し、特に、複数
のＲＯＭコードを存する場合に、マスクＲＯＭユーザー
の要求に対して、迅速に品物の供給を行える様にする為
に有効である。
のＲＯＭコードを存する場合に、マスクＲＯＭユーザー
の要求に対して、迅速に品物の供給を行える様にする為
に有効である。
第２図（ａｌ〜（ｅ）は、従来方法でＲＯＭコードイン
プラした場合のＮチャネルメモリのセルＴｒの製造工程
順縦断面図である。第２図（ａｌは、半導体基板１にフ
ィールド酸化膜２及びゲート酸化膜３を成長させた後の
Ｎチャネルメモリセルトランジスタ部の縦断面図である
。その後、第２図（ｂ）の様に、トランジスタのしきい
値電圧を調整するために、イオン注入機によりホウ素を
１０の１１乗から１２乗程度注入し、半導体基板１にホ
ウ素拡散領域９を形成する。第２図（Ｃ１では、ＲＯＭ
コードにより選択されたＮチャネルメモリセルＴｒのし
きい値電圧をデイブレジョンにするために、選択された
以外の領域をレジスト６によりマスクした後、イオン注
入機を用いて、燐を１０の１３乗から１４乗程度注入し
、半導体基板１に燐濃度がホウ素濃度を越えるホウ素、
燐拡散領域１０を形成している。第２図＋ｄ＋は、ゲー
ト電極用のポリシリコンをＣＶＤ装置により堆積した後
、写真食刻法によりゲート電極頭載上にレジストパター
ンを残して、ケミカルエツチングにより、ゲート電極ポ
リシリコン５を形成している。その後、第２図ｔｅｌの
様に、被注入部を除いた領域にレジスト６を塗布した後
、イオン注入機を用いて、１０の１５乗程度の燐を注入
して、ＮチャネルメモリセルＴｒのソース・ドレイン７
を形成していた。
プラした場合のＮチャネルメモリのセルＴｒの製造工程
順縦断面図である。第２図（ａｌは、半導体基板１にフ
ィールド酸化膜２及びゲート酸化膜３を成長させた後の
Ｎチャネルメモリセルトランジスタ部の縦断面図である
。その後、第２図（ｂ）の様に、トランジスタのしきい
値電圧を調整するために、イオン注入機によりホウ素を
１０の１１乗から１２乗程度注入し、半導体基板１にホ
ウ素拡散領域９を形成する。第２図（Ｃ１では、ＲＯＭ
コードにより選択されたＮチャネルメモリセルＴｒのし
きい値電圧をデイブレジョンにするために、選択された
以外の領域をレジスト６によりマスクした後、イオン注
入機を用いて、燐を１０の１３乗から１４乗程度注入し
、半導体基板１に燐濃度がホウ素濃度を越えるホウ素、
燐拡散領域１０を形成している。第２図＋ｄ＋は、ゲー
ト電極用のポリシリコンをＣＶＤ装置により堆積した後
、写真食刻法によりゲート電極頭載上にレジストパター
ンを残して、ケミカルエツチングにより、ゲート電極ポ
リシリコン５を形成している。その後、第２図ｔｅｌの
様に、被注入部を除いた領域にレジスト６を塗布した後
、イオン注入機を用いて、１０の１５乗程度の燐を注入
して、ＮチャネルメモリセルＴｒのソース・ドレイン７
を形成していた。
しかし、従来の製造方法では、ＲＯＭコードのイオン注
入を、ゲート電極ポリシリコンの形成前に行っているた
め、マスクＲＯＭユーザーがＲＯＭコードを要求してか
ら品物が供給されるまでの日程が長くかかるという問題
があった。
入を、ゲート電極ポリシリコンの形成前に行っているた
め、マスクＲＯＭユーザーがＲＯＭコードを要求してか
ら品物が供給されるまでの日程が長くかかるという問題
があった。
そこで本発明は、従来のこの様な問題点を解決するため
に、ゲート電極ポリシリコンを形成した後にＲＯＭコー
ドインプラ工程を行えることを目的としている。
に、ゲート電極ポリシリコンを形成した後にＲＯＭコー
ドインプラ工程を行えることを目的としている。
上記の様な問題を解決するために本発明では、ホウ素を
イオン注入する場合、ポリシリコンを洞貫するという性
質を利用して、最初に全ＮチャネルメモリセルＴｒをデ
イブレジョンにしておき、ゲート電極ポリシリコンを形
成した後で、ホウ素をイオン注入し、エンハンスメント
化させるという工程を用いた。
イオン注入する場合、ポリシリコンを洞貫するという性
質を利用して、最初に全ＮチャネルメモリセルＴｒをデ
イブレジョンにしておき、ゲート電極ポリシリコンを形
成した後で、ホウ素をイオン注入し、エンハンスメント
化させるという工程を用いた。
上記の様な製造方法を用いると、ＲＯＭコードインプラ
工程をゲート電極ポリシリコンの形成後に行える為に、
マスクＲＯＭユーザーのＲＯＭコト要求に対して迅速に
品物の供給を行えるのである。
工程をゲート電極ポリシリコンの形成後に行える為に、
マスクＲＯＭユーザーのＲＯＭコト要求に対して迅速に
品物の供給を行えるのである。
以下に本発明の実施例を図面を基づいて説明する。第１
図ｔａ）〜ｔｅｌは、ＲＯＭコードインプラをゲート電
極ポリシリコンの形成後にした場合のセルＴｒの製造工
程順縦断面図である。第１図ｆａ＋は、半導体基［１に
、フィールド酸化膜２及びゲート酸化膜３を成長させた
後のＮチャネルメモリセルＴｒ部の縦断面図である。第
１図（ｂｌでは、ＮチャネルメモリセルＴｒをデイブレ
ジョンにするために、イオン注入機により燐を１０の１
３乗から１４乗程度注入し、燐拡散領域４を形成してい
る。その後、第１図（Ｃ１の様にトランジスタのゲート
電極ポリシリコン５を形成する。第１図（ｄ）では、被
注入部を診いたｗＩ域にレジスト６を塗布した後、イオ
ン注入機により燐を１０の１５乗程度注入し、Ｎチャネ
ルメモリセルＴｒのソース・ドレイン７を形成している
。そして、第１図（ｅｌに示す様に、被選択Ｎチャネル
メモリセルＴｒ以外の領域に、写真食刻法によりレジス
ト６を塗布した後、イオン注入機により高エネルギーで
ホウ素を１０の１４乗から１５乗注入し、ホウ素濃度の
高い燐、ホウ素拡散領域を形成し、エンハンスメント化
する。
図ｔａ）〜ｔｅｌは、ＲＯＭコードインプラをゲート電
極ポリシリコンの形成後にした場合のセルＴｒの製造工
程順縦断面図である。第１図ｆａ＋は、半導体基［１に
、フィールド酸化膜２及びゲート酸化膜３を成長させた
後のＮチャネルメモリセルＴｒ部の縦断面図である。第
１図（ｂｌでは、ＮチャネルメモリセルＴｒをデイブレ
ジョンにするために、イオン注入機により燐を１０の１
３乗から１４乗程度注入し、燐拡散領域４を形成してい
る。その後、第１図（Ｃ１の様にトランジスタのゲート
電極ポリシリコン５を形成する。第１図（ｄ）では、被
注入部を診いたｗＩ域にレジスト６を塗布した後、イオ
ン注入機により燐を１０の１５乗程度注入し、Ｎチャネ
ルメモリセルＴｒのソース・ドレイン７を形成している
。そして、第１図（ｅｌに示す様に、被選択Ｎチャネル
メモリセルＴｒ以外の領域に、写真食刻法によりレジス
ト６を塗布した後、イオン注入機により高エネルギーで
ホウ素を１０の１４乗から１５乗注入し、ホウ素濃度の
高い燐、ホウ素拡散領域を形成し、エンハンスメント化
する。
本発明は以上説明した様に、ＲＯＭコードのインプラを
ゲート電極ポリシリコンの形成後に行うことができ、マ
スクＲＯＭをユーザーに供給するＴＡＴを短縮できると
いう効果がある。
ゲート電極ポリシリコンの形成後に行うことができ、マ
スクＲＯＭをユーザーに供給するＴＡＴを短縮できると
いう効果がある。
第１図（ａｌ〜（ｅ）は、本発明にかかるＲＯＭコード
インプラをゲー）を極ポリシリコンの形成後にした場合
のセルＴｒの製造工程順縦断面図である。 第２図（ａｌ〜ｆｅ）は従来方法でＲＯＭコードインプ
ラした場合のセルＴｒの製造工程順縦断面図である。 ・半導体機 ・フィールド酸化膜 ・ゲート酸化膜 ・燐拡散領域 ・ゲート電極ポリシリコン ・レジスト ・セルＴｒソース・ドレイン ・燐・ホウ素拡散領域 ・ホウ素拡散領域 ・ホウ素 燐拡散領域
インプラをゲー）を極ポリシリコンの形成後にした場合
のセルＴｒの製造工程順縦断面図である。 第２図（ａｌ〜ｆｅ）は従来方法でＲＯＭコードインプ
ラした場合のセルＴｒの製造工程順縦断面図である。 ・半導体機 ・フィールド酸化膜 ・ゲート酸化膜 ・燐拡散領域 ・ゲート電極ポリシリコン ・レジスト ・セルＴｒソース・ドレイン ・燐・ホウ素拡散領域 ・ホウ素拡散領域 ・ホウ素 燐拡散領域
Claims (1)
- マスクＲＯＭの製造方法において、セルトランジスタの
ソース・ドレインを形成した後に、ＲＯＭコードのイオ
ン注入を行うことを特徴とするマスクＲＯＭの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125788A JPH0424963A (ja) | 1990-05-16 | 1990-05-16 | マスクｒｏｍの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125788A JPH0424963A (ja) | 1990-05-16 | 1990-05-16 | マスクｒｏｍの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0424963A true JPH0424963A (ja) | 1992-01-28 |
Family
ID=14918881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2125788A Pending JPH0424963A (ja) | 1990-05-16 | 1990-05-16 | マスクｒｏｍの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424963A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI415985B (zh) * | 2006-12-15 | 2013-11-21 | Groz Beckert Kg | 具有冷卻通道的針床 |
| KR20230161512A (ko) | 2021-06-30 | 2023-11-27 | 니혼 주샤죠 메인터넌스 가부시키가이샤 | 주차 관리 시스템, 주차 관리 방법, 및 주차 관리 프로그램 |
-
1990
- 1990-05-16 JP JP2125788A patent/JPH0424963A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI415985B (zh) * | 2006-12-15 | 2013-11-21 | Groz Beckert Kg | 具有冷卻通道的針床 |
| KR20230161512A (ko) | 2021-06-30 | 2023-11-27 | 니혼 주샤죠 메인터넌스 가부시키가이샤 | 주차 관리 시스템, 주차 관리 방법, 및 주차 관리 프로그램 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013402A (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| KR970052131A (ko) | 셀 플러그 이온주입을 이용한 반도체 메모리장치의 제조방법 | |
| JPH0424963A (ja) | マスクｒｏｍの製造方法 | |
| JPH0342868A (ja) | Ｃ―ｍｏｓ薄膜トランジスタ装置とその製造方法 | |
| GB2087646A (en) | Semiconductor memory manufacture | |
| JP2830366B2 (ja) | 半導体装置の製造方法 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPS57136358A (en) | Integrated circuit device and manufacture thereof | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JPS63144573A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH04146668A (ja) | 半導体装置の製造方法 | |
| JPH03155156A (ja) | 半導体装置の製造方法 | |
| KR100370118B1 (ko) | 반도체소자의웰제조방법 | |
| KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH0478167A (ja) | 半導体記憶装置の製造方法 | |
| JPS63164313A (ja) | 半導体装置の製造方法 | |
| KR970072206A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH0316232A (ja) | 電荷結合素子の製造方法 | |
| JPS60245281A (ja) | 半導体装置の製造方法 | |
| JPS60116161A (ja) | 半導体装置の製造方法 | |
| JPS5864063A (ja) | 半導体記憶装置の製造方法 | |
| JPS5891630A (ja) | 半導体装置の製造方法 | |
| KR960026554A (ko) | 반도체소자 제조방법 | |
| JP2000323686A (ja) | 低下した転送デバイスの漏れを有するｄｒａｍセルおよびその製造方法 |