JPH04248473A - 容量測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は容量測定回路に関し、特
に容量検出型の位置センサに用いられる容量測定回路に
関する。

【０００２】

【従来の技術】この種の容量検出型の位置センサは、加
工対象物や、制御対象物の位置の変化を容量の変化によ
り検出するものであり、従来より広く用いられてきた。

【０００３】従来の容量測定回路は、図３に示すように
、センサ４と、発振器８，９と、周波数測定回路１０と
から構成されていた。

【０００４】センサ４は、固定電極Ｐ１，Ｐ２と、可動
電極Ｐ３とから構成されている。

【０００５】可動電極Ｐ３は、固定電極Ｐ１，Ｐ２の中
間に配置されて制御対象物と連動し、電気的には接地さ
れている。

【０００６】固定電極Ｐ１と可動電極Ｐ３との間の容量
をＣ１、固定電極Ｐ２と可動電極Ｐ３との間の容量をＣ
２とする。

【０００７】制御対象物の位置がずれると、これに連動
して可動電極Ｐ３の位置がずれる。このとき、可動電極
Ｐ３が固定電極Ｐ１の方にずれると容量Ｃ１が増加し、
容量Ｃ２は減少する。反対に、可動電極Ｐ３が固定電極
Ｐ２の方にずれると容量Ｃ２が増加し、容量Ｃ１は減少
する。

【０００８】容量Ｃ１は発振周波数ｆ１の発振器８に、
また、容量Ｃ２は発振周波数ｆ２の発振器９にそれぞれ
接続されている。それぞれの発振周波数は、容量の値に
より定まるので、この周波数ｆ１，ｆ２を周波数比較回
路１０により比較し、容量Ｃ１，Ｃ２の変化、すなわち
、可動電極Ｐ３の位置の変化を検出するというものであ
った。

【０００９】

【発明が解決しようとする課題】上述した従来の容量測
定回路は、可動電極Ｐ３を小さくすると、容量Ｃ１，Ｃ
２も小さくなり、発振周波数が上昇するので、浮遊容量
等により動作が不安定になるためセンサの小型化は困難
であるという欠点があった。

【００１０】また、検出は高周波信号で行なうので、信
号処理回路の設計製造に高度の技術を必要とするという
問題点があった。

【００１１】

【課題を解決するための手段】第１の発明の容量測定回
路は、予め定められた周期の測定用パルスを発生し、前
記測定用パルスの一方のレベルのときそれぞれ第一およ
び第二の被測定容量に充電電流を供給し、前記測定パル
スの他方のレベルのとき前記第一および第二の被測定容
量の電荷を放電する第一および第二の測定パルス供給回
路と、前記第一および第二の測定パルス供給回路のそれ
ぞれの負荷電流を検出する第一および第二の電流検出回
路とを備えて構成されている。

【００１２】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１３】図１は本発明の容量測定回路の一実施例を
示すブロック図である。

【００１４】本実施例の容量測定回路は、図１に示すよ
うに、同一の構成の駆動回路１，２と、パルス発生器３
と、センサ４と、電流検出回路５，６と、電流比較回路
７とから構成されている。

【００１５】駆動回路１は、遅延回路Ｄ１１と、２入力
のＮＯＲゲートＧ１１と、２入力のＮＡＮＤゲートＧ１
２と、インバータＥ１１，Ｅ１２と、トランジスタＱ１
１，Ｑ１２と、コンデンサＣ１１とから構成されている
。

【００１６】遅延回路Ｄ１１は、縦続接続された偶数段
のインバータからなる。

【００１７】駆動回路２は、構成要素の番号が２０番台
となる他は駆動回路１と同様である。

【００１８】トランジスタＱ１１はＰチャンネルＭＯＳ
トランジスタであり、トランジスタＱ１２はＮチャンネ
ルＭＯＳトランジスタである。

【００１９】センサ４は、従来例と同様、固定電極Ｐ１
，Ｐ２と、可動電極Ｐ３とから構成されている。

【００２０】電流検出回路５，６はカレントミラー回路
であり、それぞれの入力端子は駆動回路１，２の電源端
子ＶＤ１，ＶＤ２にそれぞれ接続されている。電流検出
回路６の出力端子は同様なカレントミラー回路である電
流比較回路７の入力端子に接続されている。

【００２１】電流比較回路７の出力端子と電流検出回路
５の出力端子は共通接続され、出力端子Ｏと、負荷抵抗
Ｒに接続され、負荷抵抗Ｒの多端は、バイアス電源Ｂに
接続されている。

【００２２】次に、本実施例の動作について説明する。

【００２３】まず、パルス発生器３からのパルスは、駆
動回路１，２に印加される。駆動回路１に入力したパル
スは、ＮＯＲゲートＧ１１と、遅延回路Ｄ１１と、ＮＡ
ＮＤゲートＧ１２とに並列に印加されている。遅延回路
Ｄ１１の出力は、ＮＯＲゲートＧ１１と、ＮＡＮＤゲー
トＧ１２とのそれぞれ他の一方の入力に印加されている
。

【００２４】ＮＯＲゲートＧ１１の出力は、インバータ
Ｅ１１で反転され、ＰチャンネルＭＯＳ形のトランジス
タＱ１１のゲートに印加されている。

【００２５】ＮＡＮＤゲートＧ１２の出力は、インバー
タＥ１２で反転され、ＮチャンネルＭＯＳ形のトランジ
スタＱ１２のゲートに印加されている。

【００２６】トランジスタＱ１１，Ｑ１２のドレンイン
は共通接続され、出力端子Ｔ１を介してセンサ４の固定
電極Ｐ１に接続されている。また、トランジスタＱ１１
のソースは、コンデンサＣ１によりパルス成分をバイパ
スされるとともに、電流検出回路５を介して電源ＶＤに
接続されている。トランジスタＱ１２のソースは接地さ
れている。

【００２７】駆動回路２は、出力が出力端子Ｔ２を介し
てセンサ４の固定電極Ｐ２に接続されている他は駆動回
路１と同様である。

【００２８】図２に、駆動回路１，２の各部の動作信号
波形を示す。

【００２９】図２（ａ）は、入力パルスの波形である。

【００３０】図２（ｂ）は、駆動回路１の遅延回路Ｄ１
の出力Ａ点のパルスの波形である。

【００３１】図２（ｃ）は、トランジスタＱ１１のゲー
ト入力波形である。

【００３２】図２（ｄ）は、トランジスタＱ１２のゲー
ト入力波形である。

【００３３】ＰチャンネルＭＯＳトランジスタであるト
ランジスタＱ１１は、ゲート入力電圧がローレベルのと
きオンとなり、ハイレベルのときはオフとなる。

【００３４】一方、ＮチャンネルＭＯＳトランジスタで
あるトランジスタＱ１２は、ゲート入力電圧がハイレベ
ルのときオンとなり、ローレベルのときはオフとなる。

【００３５】したがって、パルス繰返し周波数ｆにてト
ランジスタＱ１１，Ｑ１２は、交互にオンオフを繰返し
ている。

【００３６】また、オンオフの切換時には、遅延回路Ｄ
１による遅延時間ｄの間はトランジスタＱ１１，Ｑ１２
の両方ともオフとなり、したがって、負荷と無関係に両
方のトランジスタを突き抜けるいわゆる貫通電流は発生
しない。

【００３７】トランジスタＱ１１のソース電流のうち、
パルス成分は、コンデンサＣ１１によりバイパスされ、
直流成分が電流検出回路５に流れる。

【００３８】ここで、ＰチャンネルＭＯＳ形のトランジ
スタＱ１１がオンのときの電流は、センサ４の固定電極
Ｐ１の容量Ｃ１と、トランジスタＱ１１，Ｑ１２のドレ
イン出力容量や配線等の容量からなる浮遊容量や寄生容
量の合計ＣＳ１を充電する過渡電流である。また、流れ
る電荷量は、ＮチャンネルＭＯＳ形のトランジスタＱ１
２がオンして、センサ４の固定電極Ｐ１の容量Ｃ１と浮
遊容量や寄生容量の合計ＣＳ１から放電させる電荷量に
等しい。

【００３９】また、入力パルスの極性が反転してからさ
らに反転するまでの時間、すなわち、持続時間は、トラ
ンジスタＱ１１，Ｑ１２のそれぞれのオン抵抗と容量Ｃ
１＋ＣＳ１とで形成する充電および放電時定数に対して
十分長く、たとえば、１０倍以上に設定される。したが
って、１パルスで充放電される電荷ｑ１は次式で示され
る。

【００４０】ｑ１＝（Ｃ１＋ＣＳ１）×ＶＤただし、Ｖ
Ｄは電源電圧。

【００４１】電流検出回路５に流れる平均電流、すなわ
ち、駆動回路５の平均電流Ｉ１は次式で示される。

【００４２】 Ｉ１＝ｆ×ｑ１＝ｆ（Ｃ１＋ＣＳ１）×ＶＤただし、ｆ
はパルス繰返し周波数。

【００４３】以上は、駆動回路１の動作についての説明
であるが、駆動回路２もセンサ４の容量Ｃ２の固定電極
Ｐ２に接続されている他は全く同一の構成であるので、
電流検出回路６に流れる平均電流、すなわち、駆動回路
６の平均電流Ｉ２は次式で示される。

【００４４】Ｉ２＝ｆ（Ｃ２＋ＣＳ２）×ＶＤただし、
ＣＳ２はトランジスタＱ２１，Ｑ２２のドレイン出力容
量や配線等の容量からなる浮遊容量や寄生容量の合計で
ある。

【００４５】ここで、センサ４に直接接続される回路素
子はトランジスタＱ１１，Ｑ１２およびＱ２１，Ｑ２２
だけであるから、浮遊容量等のＣＳ１，ＣＳ２は小さく
、しかも、両方の固定電極Ｐ１，Ｐ２の対称性が良いた
め、駆動回路１，２の平均電流の差は、ほぼ、次式で表
される。

【００４６】Ｉ１−Ｉ２＝ｆ（Ｃ１−Ｃ２）×ＶＤした
がって、電流検出回路５，６の平均電流の差を比較する
ことにより容量Ｃ１，Ｃ２の差を検出できることになる
。

【００４７】ここで、可動電極Ｐ３の変位量をｘとし、
また、中心位置での電極間距離をＤとすると、容量Ｃ１
，Ｃ２はそれぞれ次式で示される。

【００４８】Ｃ１＝εＳ／（Ｄ−ｘ） Ｃ２＝εＳ／（Ｄ＋ｘ） ここで、εはセンサ電極間の誘電率、Ｓはセンサ電極の
対向面積をそれぞれ示す。

【００４９】したがって、容量Ｃ１，Ｃ２の差は次式で
示される。

【００５０】Ｃ１−Ｃ２＝｛εＳ／（Ｄ−ｘ）｝−｛ε
Ｓ／（Ｄ＋ｘ）｝ ＝（Ｉ１−Ｉ２）／ｆＶＤ ＝ΔＩ／ｆＶＤ ただし、−Ｄ＜ｘ＜Ｄ、ΔＩ＝Ｉ１−Ｉ２である。

【００５１】これより、変位量ｘは次式で示され可動電
極Ｐ３の変位量が検出できる。

【００５２】

【００５３】次に、電流検出回路５，６および電流比較
回路７の動作について説明する。

【００５４】動回路１の電源端子ＶＤ１の電流と等しい
電流がカレントミラー回路である電流検出回路５から出
力され、同時に、駆動回路２の電源端子ＶＤ２の電流と
等しい電流が電流検出回路６から電流比較回路７に出力
される。したがって、駆動回路１，２の差電流が負荷抵
抗Ｒに流れる。

【００５５】このため、出力端子Ｏとバイアス電源Ｂと
の間に、差電流に対応した電圧が発生している。この電
圧を測定することにより差電流を知ることができる。

【００５６】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。

【００５７】たとえば、容量の測定対象は、変位センサ
だけでなく、容量値そのものを測定する構成とすること
もできることは明らかである。

【００５８】たとえば、一方の駆動回路の出力端子に一
端が接地された未知の容量を接続し、他方の駆動回路の
出力端子は開放状態とすればよく、この場合、容量Ｃｘ
は次式で示される。

【００５９】Ｃｘ＝ΔＩ／ｆＶＤ

【発明の効果】以上説明したように、本発明の容量測定
回路は、センサを小型化しても安定に動作するという効
果がある。

【００６０】また、検出は直流電流の値の差として得ら
れるので信号処理が容易であるという効果がある。

【図面の簡単な説明】

【図１】本発明の容量測定回路の一実施例を示すブロッ
ク図である。

【図２】本実施例の容量測定回路における動作の波形を
示す説明図である。

【図３】従来の容量測定回路の一例を示すブロック図で
ある。

【符号の説明】

１，２　　　　駆動回路 ３　　　　パルス発生器 ４　　　　センサ ５，６　　　　電流検出回路 ７　　　　電流比較回路 ８，９　　　　発振器 １０　　周波数比較回路 Ｃ１１，Ｃ２１　　　　コンデンサ Ｄ１１，Ｄ２１　　　　遅延回路 Ｅ１１，Ｅ１２，Ｅ２１，Ｅ２２　　　　インバータＧ
１１，Ｇ２１　　　　ＮＯＲゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　予め定められた周期の測定用パルスを
   発生し、前記測定用パルスの一方のレベルのときそれぞ
   れ第一および第二の被測定容量に充電電流を供給し、前
   記測定パルスの他方のレベルのとき前記第一および第二
   の被測定容量の電荷を放電する第一および第二の測定パ
   ルス供給回路と、前記第一および第二の測定パルス供給
   回路のそれぞれの負荷電流を検出する第一および第二の
   電流検出回路とを備えることを特徴とする容量測定回路
   。
2. 【請求項２】　　前記測定パルス供給回路は、前記測定
   用パルスを遅延し遅延パルスを出力する遅延回路と、前
   記測定用パルスと前記遅延パルスとの否定論理和を取る
   ノアゲートと、前記測定用パルスと前記遅延パルスとの
   否定論理積を取るナンドゲートと、前記ノアゲートの出
   力を反転する第一のインバータと、前記ナンドゲートの
   出力を反転する第二のインバータと、前記第一のインバ
   ータの出力をゲートに入力しソースに電源が接続するＰ
   チャンネルＭＯＳトランジスタと、前記第二のインバー
   タの出力をゲートに入力しソースを接地し前記Ｐチャン
   ネルＭＯＳトランジスタのドレインにドレンインを共通
   接続したＮチャンネルＭＯＳトランジスタとを有し前記
   被測定容量に前記共通接続した前記ドレインより前記測
   定パルスを供給することを特徴とする請求項１記載の容
   量測定回路。