JPH04246753A - 制御システムの基板アドレス自動設定装置 - Google Patents

制御システムの基板アドレス自動設定装置

Info

Publication number
JPH04246753A
JPH04246753A JP1230391A JP1230391A JPH04246753A JP H04246753 A JPH04246753 A JP H04246753A JP 1230391 A JP1230391 A JP 1230391A JP 1230391 A JP1230391 A JP 1230391A JP H04246753 A JPH04246753 A JP H04246753A
Authority
JP
Japan
Prior art keywords
board
voltage
address
section
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1230391A
Other languages
English (en)
Inventor
Atsushi Atake
厚 阿竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okuma Corp
Original Assignee
Okuma Machinery Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okuma Machinery Works Ltd filed Critical Okuma Machinery Works Ltd
Priority to JP1230391A priority Critical patent/JPH04246753A/ja
Publication of JPH04246753A publication Critical patent/JPH04246753A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、1つのバス上に基板を
接続する複数のスロットを設け、複数のスロットの内の
所定のスロットに接続される基板がシステムコントロー
ラを有する制御システムの基板アドレス自動設定装置に
関するものである。
【0002】
【従来の技術】従来、1つのバス上に基板を接続する複
数のスロットを設け、複数のスロットの内の所定のスロ
ットに接続される基板がシステムコントローラを有する
制御システムが知られているが、このものにあっては、
1つのバス上に接続される複数の基板の内に同一の基板
が存在する場合、同一の基板のそれぞれ異なるアドレス
を設定して区別を行っている。
【0003】図5は、従来の制御システムの構成を示す
概略構成図である。制御システムは、バス1を有してお
り、バス1には、基板2、3、4を接続する複数のスロ
ットとしての接続部5、6、7が設けられている。そし
て、接続部5には基板2が接続されており、基板2には
、基板アドレスを設定するアドレススイッチ8および主
機能部9が設けられている。同様に、接続部6には基板
3が接続されており、基板3には、基板アドレスを設定
するアドレススイッチ10および主機能部11が設けら
れている。また、接続部7には基板4が接続されており
、基板4にはシステムコントロール部12が設けられて
いる。
【0004】次に動作について説明する。基板実装時に
、アドレススイッチ8および10により基板2と基板3
とでは基板アドレスが異なるように設定しておく。そし
て、主機能部9または主機能部11はシステムコントロ
ール部12からの指令が自己宛てか否か、すなわち主機
能部9または主機能部11はシステムコントロール部1
2からの基板アドレスとアドレススイッチ8またはアド
レススイッチ10により設定した基板アドレスとが一致
する場合、自己宛ての指令であると判断して作動を開始
する。
【0005】
【発明が解決しようとする課題】従来の制御システムは
、以上のように構成されているので、予め基板実装時に
アドレススイッチ8、10を設定する必要があり、アド
レススイッチ8、10の設定が誤っていると、システム
の動作不良が発生する虞があった。
【0006】発明の目的 この発明は、上記のような課題を解消するためになされ
たもので、その目的は、アドレススイッチを必要とせず
、基板アドレスを自動的に設定する制御システムの基板
アドレス自動設定装置を提供することにある。
【0007】
【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであり、この発明に係わる制御システム
の基板アドレス自動設定装置は、1つのバス上に基板を
接続する複数のスロットと、コントローラからの指令に
よる指令値に対応した電圧を発生する電圧発生部と、そ
れぞれのスロットに対応した異なる電圧を分配する電圧
分配手段と、電圧発生部が発生する電圧と電圧分配手段
が分配する電圧とを比較する比較部と、比較された比較
結果によりON/OFF制御されるゲート部と、ゲート
部によりバスに接続・切断されかつスロットに接続され
た基板の機能および種類を記憶すると共にシステムコン
トローラからの読み出しに対してコード化されたデータ
を出力する基板データ記憶手段と、ゲート部によりバス
に接続・切断されかつシステムコントローラにより設定
される基板アドレスの設定アドレスを記憶する設定アド
レス記憶手段と、を備え、基板アドレスを自動的に設定
することを特徴とする。
【0008】
【作用】上述構成において、この発明における制御シス
テムの基板アドレス自動設定装置は、1つのバス上の複
数のスロットに基板を接続し、コントローラからの指令
による指令値に対応した電圧を電圧発生部より発生し、
それぞれのスロットに対応した異なる電圧を電圧分配手
段により分配し、電圧発生部が発生する電圧と電圧分配
手段が分配する電圧とを比較部により比較し、比較され
た比較結果によりゲート部をON/OFF制御し、ゲー
ト部によりバスに接続・切断されかつ基板データ記憶手
段によりスロットに接続された基板の機能および種類を
記憶すると共にシステムコントローラからの読み出しに
対してコード化されたデータを出力し、ゲート部により
バスに接続・切断されかつシステムコントローラにより
設定される基板アドレスの設定アドレスを設定アドレス
記憶手段に記憶し、基板アドレスを自動的に設定する。
【0009】
【実施例】以下、この発明の一実施例を図に基づいて説
明する。
【0010】図1は、本発明の制御システムの構成を示
す概略構成図である。制御システムは、バス1を有して
おり、バス1には、基板2a、3a、4を接続する複数
のスロットとしての接続部5、6、7およびスロットを
指定するスロット指定部13が接続されている。そして
、接続部5には基板2aが接続されており、基板2aに
は、基板アドレスを設定するアドレス設定部14および
主機能部9が設けられている。同様に、接続部6には基
板3aが接続されており、基板3aには、基板アドレス
を設定するアドレス設定部14および主機能部11が設
けられている。また、接続部7には基板4が接続されて
おり、基板4にはシステムコントロール部12が設けら
れている。
【0011】更に、スロット指定部13は、システムコ
ントロール部12からの指令による指令値に対応した電
圧を発生する電圧発生部15を有しており、電圧発生部
15には、発生した電圧をそのまま送る電力線16が接
続されている。また、スロット指定部13は、図示しな
い電圧源から所定電圧が供給される端子17を有してお
り、端子17には、それぞれのスロットに対応した異な
る電圧に分圧する電圧分配手段としての分圧抵抗18が
各スロットに対応して接続されている。
【0012】そして、1番目の分圧抵抗18の上流側に
は電力線19が接続されており、電力線19は接続部5
を介して基板2aのアドレス設定部14に接続されてい
る。また、2番目の分圧抵抗18の上流側には電力線2
0が接続されており、電力線20は接続部6を介して基
板3aのアドレス設定部14に接続されている。そして
、アドレス設定部14は、電圧発生部15が発生する電
圧と電圧分配手段が分配する電圧とを比較する比較部2
1を有しており、比較部21には比較された比較結果に
よりON/OFF制御されるゲート部22が接続されて
いる。更に、ゲート部22にはアドレス記憶部23が接
続されており、アドレス記憶部23には主機能部9が接
続されている。また、前記電圧発生部15は、図2に詳
示するように、システムコントロール部12からの指令
より指令値に対応した信号を選択出力するデコーダ24
を有しており、デコーダ24には、デコーダ24の出力
をD/A変換するD/A変換部25が接続されている。
【0013】そして、前記比較部21は、図3に詳示す
るように、電圧発生部15が発生する電圧と電圧分配手
段が分配する電圧とを比較するコンパレータ26を有し
ており、コンパレータ26には、コンパレータ26の出
力がマイナス入力に入力されるコンパレータ27とプラ
ス入力に入力されるコンパレータ28とが並列に接続さ
れている。更に、コンパレータ27のプラス入力には基
準電圧が入力されるようになっており、かつコンパレー
タ28のマイナス入力には基準電圧が入力されるように
なっており、コンパレータ27、28の出力側にはAN
D回路29が接続されている。
【0014】また、前記アドレス記憶部23は、図4に
詳示するように、システムコントロール部12からの指
令より所定の信号を選択出力するデコーダ30を有して
おり、デコーダ30には、スロットに接続された基板の
機能および種類を記憶すると共にシステムコントロール
部12からの読み出しに対してコード化されたデータを
出力する基板データ記憶手段としての基板ステータスレ
ジスタ31と、システムコントロール部12により設定
される基板アドレスの設定アドレスを記憶する設定アド
レス記憶手段としてのアドレス設定レジスタ32とが並
列に接続されている。
【0015】ついで、本実施例の作用について説明する
。なお、基板2aにアドレスを設定する場合に付いて説
明する。電源投入時の初期状態において、基板2a上お
よび基板3a上にはデフォルト値が設定されているため
、システムコントロール部12は電圧発生部15に対し
て基板2aが接続されている第1スロットに割り当てら
れた電圧aに相当する電圧bを発生させる指令を送る。
【0016】そして、電圧発生部15が電圧bを発生す
ると、比較部21は、電圧aと電圧bとを比較し、比較
した結果が予め設定されている値の範囲内であるときの
みゲート部22に対してゲート22を開く信号を出力す
る。それから、システムコントロール部12は、アドレ
ス記憶部23の基板ステータスレジスタ31からスロッ
トに接続された基板の機能および種類を読み出して基板
の機能および種類を知り、予めシステム上で基板2aに
割り当てられたアドレスをアドレス設定レジスタ32に
書き込み、これにより、基板2aは設定されたアドレス
によって動作を行うようになる。そして、主機能部9は
システムコントロール部12からの指令が自己宛てか否
か、すなわち主機能部9はシステムコントロール部12
からのアドレスとアドレス設定レジスタ32に設定され
たアドレスとが一致する場合、自己宛ての指令であると
判断して作動を開始する。
【0017】同様の動作にて、基板3aにアドレスを設
定することにより、同一構成の基板であっても異なるア
ドレスを設定し得る。また、電圧発生部15が発生する
電圧および電圧分配手段が分配する電圧をディジタル値
に変換する変換手段と、変換手段によって得られたディ
ジタル値によりそれぞれのスロット特有のスロットアド
レスを生成するスロットアドレス生成手段とを備えるよ
うに構成すると、比較部21およびゲート部22を省略
することが可能である。
【0018】
【発明の効果】以上説明したように、本発明によれば、
コントローラからの指令による指令値に対応した電圧を
電圧発生部より発生し、それぞれのスロットに対応した
異なる電圧を電圧分配手段により分配し、電圧発生部が
発生する電圧と電圧分配手段が分配する電圧とを比較部
により比較し、比較された比較結果によりゲート部をO
N/OFF制御し、ゲート部によりバスに接続された場
合に基板データ記憶手段によりスロットに接続された基
板の機能及び種類を記憶すると共にシステムコントロー
ラからの読み出しに対してコード化されたデータを出力
し、ゲート部によりバスに接続された場合にシステムコ
ントローラにより設定される基板アドレスの設定アドレ
スを設定アドレス記憶手段に記憶し、基板アドレスを自
動的に設定するように構成したので、アドレススイッチ
を必要とせず、基板アドレスを自動的に設定して、制御
システムの動作不良が発生するのを防止することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例による制御システムの基板ア
ドレス自動設定装置の構成を示すブロック図。
【図2】本発明の一実施例による電圧発生部の構成を示
すブロック図。
【図3】本発明の一実施例による比較部の構成を示す論
理回路図。
【図4】本発明の一実施例によるアドレス記憶部の構成
を示すブロック図。
【図5】従来の制御システムの構成を示すブロック図で
ある。
【符号の説明】
1  バス 2a,3a,4  基板 15  電圧発生部 18  分圧抵抗 21  比較部 22  ゲート部 31  基板ステータスレジスタ 32  アドレス設定レジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】1つのバス上にそれぞれ基板を接続する複
    数のスロットを設け、複数のスロットの内の所定のスロ
    ットに接続される基板がシステムコントローラを有する
    制御システムの基板アドレス自動設定装置において、前
    記コントローラからの指令による指令値に対応した電圧
    を発生する電圧発生部と、前記複数のスロット毎にそれ
    ぞれのスロットに対応した異なる電圧を分配する電圧分
    配手段と、電圧発生部が発生する電圧と電圧分配手段が
    分配する電圧とを比較する比較部と、比較された比較結
    果によりON/OFF制御されるゲート部と、ゲート部
    によりバスに接続・切断されかつスロットに接続された
    基板の機能および種類を記憶すると共にシステムコント
    ローラからの読み出しに対してコード化されたデータを
    出力する基板データ記憶手段と、ゲート部によりバスに
    接続・切断されかつシステムコントローラにより設定さ
    れる基板アドレスの設定アドレスを記憶する設定アドレ
    ス記憶手段と、を備え、基板アドレスを自動的に設定す
    ることを特徴とする制御システムの基板アドレス自動設
    定装置。
JP1230391A 1991-02-01 1991-02-01 制御システムの基板アドレス自動設定装置 Pending JPH04246753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1230391A JPH04246753A (ja) 1991-02-01 1991-02-01 制御システムの基板アドレス自動設定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1230391A JPH04246753A (ja) 1991-02-01 1991-02-01 制御システムの基板アドレス自動設定装置

Publications (1)

Publication Number Publication Date
JPH04246753A true JPH04246753A (ja) 1992-09-02

Family

ID=11801558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1230391A Pending JPH04246753A (ja) 1991-02-01 1991-02-01 制御システムの基板アドレス自動設定装置

Country Status (1)

Country Link
JP (1) JPH04246753A (ja)

Similar Documents

Publication Publication Date Title
US5519636A (en) Electronic control device for a valve range of modular design
US5382839A (en) Power supply control circuit for use in IC memory card
US5218679A (en) Programmable controller with input/output signal converting circuit for variably setting a number of inputs and/or outputs
JPH0114739B2 (ja)
JPH04246753A (ja) 制御システムの基板アドレス自動設定装置
US5027354A (en) Electronic memory testing device
KR0135054B1 (ko) 병렬데이타 인터페이스의 제어방법 및 장치
JPH0346637Y2 (ja)
JPS6220586B2 (ja)
KR100207328B1 (ko) 원격조정기 및 원격조정기의 옵션체킹방법
JPS635834B2 (ja)
JPH06259369A (ja) 情報処理装置
JP2638019B2 (ja) 記憶調光装置
KR960001268B1 (ko) 플래그(flag) 방식에 의한 버스(Bus)간의 데이타 제어장치
JP2867480B2 (ja) メモリ切替回路
JPS5940661Y2 (ja) デイジタル出力回路
EP0678873A1 (en) Load signal generating method and circuit for non-volatile memories
JP2503299Y2 (ja) 電源盤起動制御回路
JPS63227261A (ja) ホ−ムコントロ−ルシステム
KR0158839B1 (ko) 직렬 통신 라인의 셧 다운 방지 회로
JPH036037Y2 (ja)
KR930017452A (ko) 색신호 촛점조정회로
JPS62213519A (ja) スイッチ制御回路
JPH03201148A (ja) メモリカード
JPH01194713A (ja) 半導体集積回路装置