JPS5940661Y2 - デイジタル出力回路 - Google Patents

Description

【考案の詳細な説明】 本考案はフォトカプラを用いたディジタル出力回路に関
するものである。

従来、第１図に示すように雑音を防止するためにフォト
カプラを用いた出力回路が使われていた。

この動作を説明すると。中央演算処理装置（図示省略以
下ＣＰＵと略称する）から端子ＤＡ１〜ＤＡｎに出力信
号が印加され、メモリ・トリガーが端子ＭＴに印加する
ことにより出力信号をメモリＭ１〜Ｍｎに記憶する。

記憶された各メモリＭ１〜Ｍｎより夫々フォトカプラＰ
Ｈ１〜ＰＨｎを介してリレーＲＹ１〜ＲＹｎに出力する
ことにより、出力接点Ｒ８Ｉ〜Ｒ８ｎが動作して、外部
装置である表示パネル及びリレー盤のリレーＲＹやラン
プＬＰを動作させていた。

しかしこの場合、ｎ個のリレーＲＹやランプＬＰを動作
させるのに、ｎ個のメモリとｎ個のフォトカプラが必要
となって、実装スペースが大きくなり、しかもコストが
高くなる等の問題があった。

最近制御システムの規模が大きくなり、出力点数が多く
なるにつれ、この問題は是非とも解決しなげればならな
かった。

本考案は上記事情に鑑みなされたもので、その目的とす
るところはメモリを必要とせず、またフォトカプラの数
を少なくしたディジタル出力回路を提供しようとするも
のである。

以下本考案を。第２図、第３図に基づき詳述する。

第２図において、第１図と同一符号のものは同−名称若
しくは相当部分を示す。

第２図において２点鎖線で示すＣは共通部分で、このＣ
はグループ別に分けられた各グループＧ１、グループＧ
２゜・・・に共通に使用される１、すなわちＰＨＩ〜Ｐ
Ｈ４は各グループに対して共通のフォトカプラで、端子
ＤＡＩ〜ＤＡ４より信号を入力する。

ＣＰＵ（図示省略）は、その出力信号を端子ＤＡＩ〜Ｄ
Ａ４に対して印加すると同時に、各グループのチャンネ
ルＣＨＩ 、ＣＨ２、・・・に対して時分割で走査しそ
の何れか１つを選択し、選択されたチャンネルに接続さ
れるフォトカプラｐｃＨ１、ＰＣＨ２。

・・・のうちの１つが通電することにより各グループの
うちの１つが動作をする。

グループＧ１の構成を示すと、グループ選択用のフォト
カプラＰＣＨＩのコレクタは電源Ｅの正極側に接続され
、またその工Ｓンタは各出力リレーＲＹＩ １〜ＲＹＩ
４に接続されている。

各出力リレーＲＹ１１〜ＲＹ１４は、ダイオードＤＹＩ
Ｉ〜ＤＹ１２を通して共通のフォトカプラＰＨ１〜ＰＨ
４に夫々接続されている。

Ｃ１１〜Ｃ１４はコンデンサで、出力リレーＲＹＩＩ〜
ＲＹ１４を充電するためのものである。

Ｒ８１１〜Ｒ８１４は夫々出力リレーＲＹ１１〜ＲＹ１
４の各出力接点で、出力リレーＲＹ１１〜ＲＹ１４が動
作することにより動作し、各接点には夫々表示用のラン
プＬＰ又はリレーＲＹの負荷が接続されている。

上記第１グループＧ１以外の各グループの構成も同様で
ある。

以上のように構成されたものにおいて、次に動作を説明
する。

ＣＰＵからグループ１に対し出力信号を送出する場合、
ＣＰＵはチャンネルＣＨＩを選択し、その選択信号をチ
ャンネルＣＨ１に印加してフォトカプラＰＣＨ１を導通
状態とすると共に、任意の端子ＤＡｌ〜ＤＡ４に出力信
号を印加する。

今。端子ＤＡ１に１０１を印加したとすると、インバー
ト回路１を介して”１″の信号を７オトカプラＰＨ１に
印加して、フォトカプラＰＨ１を導通状態とする。

したがってこの埒の電流の流れは、フォトカプラＰＣＨ
１→リレーＲＹｉ トコンデンサＣ１１→ダイオードＤ
Ｙ１１→フォトカプラＰＨＩ→電源Ｅの負極へと流れ、
出力接点Ｒ８１１を閉じてランプＬＰを点燈する。

次に端子ＤＡＩに１１１を印加した場合は、インバート
回路１の出力は１０″であるのでフォトカプラＰＨ１は
導通しないため電流は流れず従って！ＪＬ’−ＲＹＩＩ
はＯＦＦとなり接点Ｒ８１１は開路してランプＬＰは消
燈する。

第３図はリレーＲＹ１１〜ＲＹ１４を保持するために設
けられたコンデンサＣ１１〜Ｃ１４のタイ５ンメ関係を
示したものである。

第３図においてＡはＣＰＵがグループ１を選択するタイ
５ングを示し、Ｂは例えばコンデンサＣ１１によるりレ
ーＲＹＩ １のコイル間の電圧を示す。

Ａに示すように時刻ｔ１でＣＰＵがグループ１で、且つ
端子ＤＡｉを選択するとフォトカプラＰＣＨ１，及びＰ
Ｈ１がオンすることによってＢに示すようにコンデンサ
Ｃ１１が充電する。

コンデンサＣ１１の電圧がリレーの動作電圧限界値ｖ１
に下がる前に、時刻ｔ２で再度ＣＰＵがクループ１で端
子ＤＡ１を選択するとコンデンサＣ１ｌに再び充電電流
が流れて、リレーＲＹ１１はそののまま保持される。

すなわち、フォトカプラＰＨＩ〜ＰＨ１各チャンネルで
共用した場合、入力される信号はディジタル信号であり
、且つ従来のように入力信号に対応したメモリを備えて
いないため、次のチャンネルを走査すると、入力によっ
て動作した各フォトカプラＰＨ１〜ＰＨ４の出力リレー
が離落することになる。

これを防止するために設けられたのが各リレーと並列接
続されたコンデンサで、したがって各コンデンサの放電
時定数は第３図に示すように各チャンネルを走査するに
一巡する時間だけリレーを保持する値に選定される。

このようにフォトカプラＰＨＩ〜ＰＨ４を各グループで
共通に使用することによりフォトカプラの数を少なくし
、またコンデンサを用いろことにより、リレーを保持す
るため従来のメモリは不要となる等の優れた利点を有す
るものである。

【図面の簡単な説明】

第１図は従来の出力口路を示した回路図、第２図は本発
明の一実施例を示した回路図、第３図は本発明を説明す
るためのタイムチャート図である。 ＰＨＩ〜ＰＨ４、ＰＣＨＩ〜ＰＣＨ２はフォトカプラ、
ＤＹ１１〜ＤＹ１４はダイオード、Ｃ１１〜Ｃ１４はコ
ンデンサ、ＲＹ １１〜ＲＹ１４はリレー、Ｒ８１１〜
Ｒ８１４は出力接点。

Claims (1)

【実用新案登録請求の範囲】
1. 複数の入力端子に夫々フォトカプラを接続し、各入力端
   子に中央演算処理装置より出力信号を供給するようにし
   た共通部分と、前記中央演算処理装置にて時分割にて制
   御される複数のチャンネル端子に夫々グループ選択用の
   フォトカプラを接続し、各フォトカプラの出力側に夫々
   接続され、且つ前記共通部分のフォトカプラに夫々接続
   された出力リレーとダイオードとの直列回路を設け、各
   出力リレーに夫々並列に前記時分割にて走査される各チ
   ャンネルの走査−遂時間リレーを保持するためのコンデ
   ンサを設けると共に、前記各出力リレーの出力接点に夫
   々負荷を接続したことを特徴としたディジタル出力回路
   。