JPH04241414A - 半導体基板の形成方法 - Google Patents
半導体基板の形成方法Info
- Publication number
- JPH04241414A JPH04241414A JP3003253A JP325391A JPH04241414A JP H04241414 A JPH04241414 A JP H04241414A JP 3003253 A JP3003253 A JP 3003253A JP 325391 A JP325391 A JP 325391A JP H04241414 A JPH04241414 A JP H04241414A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- substrate
- oxidation
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 title description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 79
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 79
- 239000013078 crystal Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 69
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 53
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000002048 anodisation reaction Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 36
- 239000010409 thin film Substances 0.000 abstract description 19
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 184
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 60
- 239000010408 film Substances 0.000 description 33
- 235000012239 silicon dioxide Nutrition 0.000 description 30
- 238000009279 wet oxidation reaction Methods 0.000 description 30
- 229910052681 coesite Inorganic materials 0.000 description 29
- 229910052906 cristobalite Inorganic materials 0.000 description 29
- 239000000377 silicon dioxide Substances 0.000 description 29
- 229910052682 stishovite Inorganic materials 0.000 description 29
- 229910052905 tridymite Inorganic materials 0.000 description 29
- 238000000151 deposition Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910004014 SiF4 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 3
- 229910003638 H2SiF6 Inorganic materials 0.000 description 2
- 229910004016 SiF2 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZEFWRWWINDLIIV-UHFFFAOYSA-N tetrafluorosilane;dihydrofluoride Chemical compound F.F.F[Si](F)(F)F ZEFWRWWINDLIIV-UHFFFAOYSA-N 0.000 description 2
- UUTKICFRNVKFRG-WDSKDSINSA-N (4R)-3-[oxo-[(2S)-5-oxo-2-pyrrolidinyl]methyl]-4-thiazolidinecarboxylic acid Chemical compound OC(=O)[C@@H]1CSCN1C(=O)[C@H]1NC(=O)CC1 UUTKICFRNVKFRG-WDSKDSINSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- MGNHOGAVECORPT-UHFFFAOYSA-N difluorosilicon Chemical compound F[Si]F MGNHOGAVECORPT-UHFFFAOYSA-N 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/0203—Making porous regions on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/116—Oxidation, differential
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の作製方法
に関し、更に詳しくは、誘電体分離あるいは絶縁物上の
単結晶半導体層に作成され電子デバイス、集積回路に適
する半導体基板の作製方法に関するものである。
に関し、更に詳しくは、誘電体分離あるいは絶縁物上の
単結晶半導体層に作成され電子デバイス、集積回路に適
する半導体基板の作製方法に関するものである。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成は
、いわゆるシリコン オン インシュレーター（Ｓ
ＯＩ）技術として広く知られ、通常のＳｉ集積回路を作
製するバルクＳｉ基板では到達しえない数々の優位点を
ＳＯＩ技術を利用したデバイスが有することから多くの
研究が成されてきた。すなわち、ＳＯＩ技術を利用する
ことで、 １．誘電体分離が容易で高集積化が可能、２．対放射線
耐性に優れている、 ３．浮遊容量が低減され高速化が可能、４．ウエル工程
が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
、いわゆるシリコン オン インシュレーター（Ｓ
ＯＩ）技術として広く知られ、通常のＳｉ集積回路を作
製するバルクＳｉ基板では到達しえない数々の優位点を
ＳＯＩ技術を利用したデバイスが有することから多くの
研究が成されてきた。すなわち、ＳＯＩ技術を利用する
ことで、 １．誘電体分離が容易で高集積化が可能、２．対放射線
耐性に優れている、 ３．浮遊容量が低減され高速化が可能、４．ウエル工程
が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎ
ｇｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ
ｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕ
ｌａｔｏｒｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃ
ｕｌｌｅｎ， Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓ
ｔａｌ Ｇｒｏｗｔｈ， ｖｏｌｕｍｅ ６３，
ｎｏ ３， ｐｐ ４２９〜５９０（１９８３）
．
ｇｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ
ｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕ
ｌａｔｏｒｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃ
ｕｌｌｅｎ， Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓ
ｔａｌ Ｇｒｏｗｔｈ， ｖｏｌｕｍｅ ６３，
ｎｏ ３， ｐｐ ４２９〜５９０（１９８３）
．
【０００５】また、古くは、単結晶サファイア基板上に
ＳｉをＣＶＤ（化学気相堆積）法で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン オン サファ
イア）が知られており、最も成熟したＳＯＩ技術として
一応の成功を収めはしたが、Ｓｉ層と下地サファイア基
板界面の格子不整合により大量の結晶欠陥、サファイア
基板からのアルミニュームのＳｉ層への混入、そして何
よりも基板の高価格と大面積化への遅れにより、その応
用の広がりが妨げられている。比較的近年には、サファ
イア基板を使用せずにＳＯＩ構造を得るための試みが行
われている。この試みは、次の二つの方法に大別される
。
ＳｉをＣＶＤ（化学気相堆積）法で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン オン サファ
イア）が知られており、最も成熟したＳＯＩ技術として
一応の成功を収めはしたが、Ｓｉ層と下地サファイア基
板界面の格子不整合により大量の結晶欠陥、サファイア
基板からのアルミニュームのＳｉ層への混入、そして何
よりも基板の高価格と大面積化への遅れにより、その応
用の広がりが妨げられている。比較的近年には、サファ
イア基板を使用せずにＳＯＩ構造を得るための試みが行
われている。この試みは、次の二つの方法に大別される
。
【０００６】１．Ｓｉ単結晶基板を表面酸化後に、窓（
開口）を開けてＳｉ基板を部分的に表出させ、その部分
をシードとして、エピタキシャル成長させ、ＳｉＯ２上
へＳｉ単結晶層を形成する（この場合にはＳｉＯ２上に
Ｓｉ層の堆積をともなう）。
開口）を開けてＳｉ基板を部分的に表出させ、その部分
をシードとして、エピタキシャル成長させ、ＳｉＯ２上
へＳｉ単結晶層を形成する（この場合にはＳｉＯ２上に
Ｓｉ層の堆積をともなう）。
【０００７】２．Ｓｉ単結晶基板そのものを活性層とし
て使用し、その下部にＳｉＯ２を形成する（この方法は
、Ｓｉ層の堆積をともなわない）。
て使用し、その下部にＳｉＯ２を形成する（この方法は
、Ｓｉ層の堆積をともなわない）。
【０００８】
【発明が解決しようとしている課題】上記１の方法を実
現する手段として、ＣＶＤにより直接単結晶層Ｓｉを横
方向エピタキシャル成長させる方法、非晶質Ｓｉを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法、非晶質あるいは多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ２上に成長させる方法、そし
て棒状ヒーターにより帯状に溶融領域を走査する方法（
Ｚｏｎｅ ＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚ
ａｔｉｏｎ）が知られている。これらの方法にはそれぞ
れ一長一短があるが、その制御性、生産性、均一性、品
質に多大の問題を残しており、いまだに、工業的に実用
化したものはない。たとえば、ＣＶＤ法は平坦薄膜化す
るには、犠牲酸化が必要となり、固相成長法ではその結
晶性が充分でないことがある。また、ビームアニール法
では、収束ビーム走査による長時間の処理時間と、ビー
ムの重なり具合、焦点調整などの制御性に問題がある。 このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙ
ｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟しており、
比較的大規模な集積回路も試作されてはいるが、依然と
して、亜粒界等の結晶欠陥は、多数残留しており、少数
キャリヤーデバイスを作成するにいたってない。
現する手段として、ＣＶＤにより直接単結晶層Ｓｉを横
方向エピタキシャル成長させる方法、非晶質Ｓｉを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法、非晶質あるいは多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ２上に成長させる方法、そし
て棒状ヒーターにより帯状に溶融領域を走査する方法（
Ｚｏｎｅ ＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚ
ａｔｉｏｎ）が知られている。これらの方法にはそれぞ
れ一長一短があるが、その制御性、生産性、均一性、品
質に多大の問題を残しており、いまだに、工業的に実用
化したものはない。たとえば、ＣＶＤ法は平坦薄膜化す
るには、犠牲酸化が必要となり、固相成長法ではその結
晶性が充分でないことがある。また、ビームアニール法
では、収束ビーム走査による長時間の処理時間と、ビー
ムの重なり具合、焦点調整などの制御性に問題がある。 このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙ
ｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟しており、
比較的大規模な集積回路も試作されてはいるが、依然と
して、亜粒界等の結晶欠陥は、多数残留しており、少数
キャリヤーデバイスを作成するにいたってない。
【０００９】また、上記２の方法であるＳｉ基板をエピ
タキシャル成長の種子として用いない方法においては、
次の４種類の方法が挙げられる。
タキシャル成長の種子として用いない方法においては、
次の４種類の方法が挙げられる。
【００１０】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。 この手法に於ては、結晶性は良好であるが、多結晶Ｓｉ
を数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板を
裏面より研磨して分離したＳｉ活性層のみを残す工程に
、制御性と生産性の点から問題がある。
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。 この手法に於ては、結晶性は良好であるが、多結晶Ｓｉ
を数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板を
裏面より研磨して分離したＳｉ活性層のみを残す工程に
、制御性と生産性の点から問題がある。
【００１１】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅ
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅ
ｄ ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸
素のイオン注入によりＳｉＯ２層を形成する方法であり
、Ｓｉプロセスと整合性が良いため現在もっとも成熟し
た手法である。しかしながら、ＳｉＯ２層形成をするた
めには、酸素イオンを１０１８ｉｏｎｓ／ｃｍ２以上も
注入する必要があるが、その注入時間は長大であり、生
産性は高いとはいえず、また、ウエハーコストは高い。 更に、結晶欠陥は多く残存し、工業的に見て、少数キャ
リヤーデバイスを作製できる充分な品質に至っていない
。
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅ
ｄ ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸
素のイオン注入によりＳｉＯ２層を形成する方法であり
、Ｓｉプロセスと整合性が良いため現在もっとも成熟し
た手法である。しかしながら、ＳｉＯ２層形成をするた
めには、酸素イオンを１０１８ｉｏｎｓ／ｃｍ２以上も
注入する必要があるが、その注入時間は長大であり、生
産性は高いとはいえず、また、ウエハーコストは高い。 更に、結晶欠陥は多く残存し、工業的に見て、少数キャ
リヤーデバイスを作製できる充分な品質に至っていない
。
【００１２】３．Ｓｉ単結晶基板を、熱酸化した別のＳ
ｉ単結晶基板域は石英基板に、熱処理又は接着剤を用い
て張り合せ、ＳＯＩ構造を形成する方法。この方法は、
デバイスのための活性層を均一に薄膜化する必要がる。 すなわち数百ミクロンもの厚さのＳｉ単結晶基板をミク
ロンオーダーかそれ以下に研磨する必要がある。したが
って、本方法においては、その生産性、制御性、均一性
に多くの問題点が存在する。また、２枚の基板を必要と
するためにそのコストも高くなる。
ｉ単結晶基板域は石英基板に、熱処理又は接着剤を用い
て張り合せ、ＳＯＩ構造を形成する方法。この方法は、
デバイスのための活性層を均一に薄膜化する必要がる。 すなわち数百ミクロンもの厚さのＳｉ単結晶基板をミク
ロンオーダーかそれ以下に研磨する必要がある。したが
って、本方法においては、その生産性、制御性、均一性
に多くの問題点が存在する。また、２枚の基板を必要と
するためにそのコストも高くなる。
【００１３】４．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、（
イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３））、もしくは、エピタ
キシャル成長とパターニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型Ｓｉ基板のみを多孔質化した後、増速酸化により
、Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では
、分離されているＳｉ領域は、デバイス工程のまえに決
定されており、デバイス設計の自由度を制限する場合が
あるという問題点がある。
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、（
イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏ
ｌ ６３，５４７（１９８３））、もしくは、エピタ
キシャル成長とパターニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型Ｓｉ基板のみを多孔質化した後、増速酸化により
、Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では
、分離されているＳｉ領域は、デバイス工程のまえに決
定されており、デバイス設計の自由度を制限する場合が
あるという問題点がある。
【００１４】また、ガラスに代表される光透過性基板上
には一般には、その結晶構造の無秩序性から、堆積した
薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、
結晶性を有してもその結晶方位がランダムであり粒界を
有する多結晶層にしかならず、高性能なデバイスは作成
できない。それは、基板の結晶構造が非晶質であること
によっており、単にＳｉ層を堆積しても、良質な単結晶
層は得られない。
には一般には、その結晶構造の無秩序性から、堆積した
薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、
結晶性を有してもその結晶方位がランダムであり粒界を
有する多結晶層にしかならず、高性能なデバイスは作成
できない。それは、基板の結晶構造が非晶質であること
によっており、単にＳｉ層を堆積しても、良質な単結晶
層は得られない。
【００１５】ところで、光透過性下地材料は、光受光素
子であるコンタクトセンサーや、投影型液晶画像表示装
置を構成する上において重要である。そして、センサー
や表示装置の画素（絵素）をより一層、高密度化、高解
像度化、高精細化するには、高性能な駆動素子が必要と
なる。その結果、光透過性下地材料上に設けられる素子
としても、優れた結晶性を有する単結晶層を用いて作製
されることが必要となる。
子であるコンタクトセンサーや、投影型液晶画像表示装
置を構成する上において重要である。そして、センサー
や表示装置の画素（絵素）をより一層、高密度化、高解
像度化、高精細化するには、高性能な駆動素子が必要と
なる。その結果、光透過性下地材料上に設けられる素子
としても、優れた結晶性を有する単結晶層を用いて作製
されることが必要となる。
【００１６】したがって、非晶質Ｓｉや、多結晶Ｓｉで
はその欠陥の多い結晶構造ゆえに要求される或は今後要
求されるに十分な性能を持った駆動素子を作製すること
が難しい。
はその欠陥の多い結晶構造ゆえに要求される或は今後要
求されるに十分な性能を持った駆動素子を作製すること
が難しい。
【００１７】しかし、Ｓｉ単結晶基板を用いる上記のい
ずれの方法を用いても光透過性下地材料上に良質な単結
晶膜を得るという目的には不適当である。
ずれの方法を用いても光透過性下地材料上に良質な単結
晶膜を得るという目的には不適当である。
【００１８】更に、Ｓｉ単結晶の熱酸化速度は、毎時約
１ミクロン程度（１２００℃、ウエット酸化、大気圧下
）であり、厚さが数百ミクロンもあるＳｉウエハー全体
を表面層を残して酸化するには数百時間も必要となる。 しかも、ＳｉがＳｉＯ２に酸化される場合には、２．２
倍の体積膨張を伴うことが知られており、Ｓｉ基板をそ
のまま酸化すると表面残留Ｓｉ層に弾性限界を越えた応
力が加わりＳｉ層にクッラクが入ったり、反りが生じた
りするという問題もあった。
１ミクロン程度（１２００℃、ウエット酸化、大気圧下
）であり、厚さが数百ミクロンもあるＳｉウエハー全体
を表面層を残して酸化するには数百時間も必要となる。 しかも、ＳｉがＳｉＯ２に酸化される場合には、２．２
倍の体積膨張を伴うことが知られており、Ｓｉ基板をそ
のまま酸化すると表面残留Ｓｉ層に弾性限界を越えた応
力が加わりＳｉ層にクッラクが入ったり、反りが生じた
りするという問題もあった。
【００１９】また、多孔質Ｓｉ上にＳｉ単結晶層を形成
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転移が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生ずる。
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転移が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生ずる。
【００２０】ＳＯＩ構造を作成した際に、Ｓｉ薄膜層中
にはＳｉＯ２との界面付近に特に欠陥などが入り易くデ
バイス特性に問題が生ずることになる。
にはＳｉＯ２との界面付近に特に欠陥などが入り易くデ
バイス特性に問題が生ずることになる。
【００２１】本発明は、上記したような問題点及び上記
したような要求に答え得る半導体基板を作製する半導体
基板の作製方法を提案することを目的とする。
したような要求に答え得る半導体基板を作製する半導体
基板の作製方法を提案することを目的とする。
【００２２】また、本発明は、透明基板（光透過性基板
）上に結晶性が単結晶ウエハー並に優れたＳｉ結晶層を
得るうえで、生産性、均一性、制御性、コストの面にお
いて卓越した半導体基板の形成方法を提案することを目
的とする。
）上に結晶性が単結晶ウエハー並に優れたＳｉ結晶層を
得るうえで、生産性、均一性、制御性、コストの面にお
いて卓越した半導体基板の形成方法を提案することを目
的とする。
【００２３】更に本発明は、従来のＳＯＩデバイスの利
点を引き出すと共に、応用可能な半導体基板の形成方法
を提案することも目的とする。
点を引き出すと共に、応用可能な半導体基板の形成方法
を提案することも目的とする。
【００２４】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基板の形成方法を提案することを目
的とする。
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基板の形成方法を提案することを目
的とする。
【００２５】
【課題を解決するための手段及び作用】本発明の半導体
基板の形成方法は、光透過性下地材料上にシリコン単結
晶層を有する半導体基板の形成方法において、多孔質シ
リコン基板上に単結晶シリコン層をエピタキシャル成長
により形成し、前記多孔質シリコン基板及び前記単結晶
シリコン層に酸化処理を施すことを特徴とする。
基板の形成方法は、光透過性下地材料上にシリコン単結
晶層を有する半導体基板の形成方法において、多孔質シ
リコン基板上に単結晶シリコン層をエピタキシャル成長
により形成し、前記多孔質シリコン基板及び前記単結晶
シリコン層に酸化処理を施すことを特徴とする。
【００２６】本発明は、経済性に優れて、大面積に渡り
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
板を用いて、表面付近に任意の深さに任意の厚さのＳｉ
活性層を残して、その両面をＳｉＯ２に変質させて、光
透過可能なＳｉＯ２の基板上に欠陥の著しく少ないＳｉ
単結晶層を得ることにある。
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
板を用いて、表面付近に任意の深さに任意の厚さのＳｉ
活性層を残して、その両面をＳｉＯ２に変質させて、光
透過可能なＳｉＯ２の基板上に欠陥の著しく少ないＳｉ
単結晶層を得ることにある。
【００２７】（実施態様例）以下、本発明の半導体基板
の作製方法を図面を参照しながら詳述する。
の作製方法を図面を参照しながら詳述する。
【００２８】図１乃至図４は本発明の半導体基板の作製
方法を説明するための工程図で、夫々各工程に於ける模
式的切断面図として示されている。
方法を説明するための工程図で、夫々各工程に於ける模
式的切断面図として示されている。
【００２９】まず、図１に示される様にＰ型または高濃
度Ｎ型Ｓｉ単結晶基板１１を裏面よりＨＦ溶液を用いた
陽極化成法によって、多孔質Ｓｉ層を有する基板１２に
変質させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密度２
．３３ｇ／ｃｍ３に比べて、その密度を陽極化成の際に
用いるＨＦ溶液濃度を５０〜２０％に変化させることで
密度１．１〜０．６ｇ／ｃｍ３の範囲に変化させること
ができる。この多孔質Ｓｉ層は透過電子顕微鏡による観
察によれば、平均約６００オングストローム程度の径の
孔が形成される。その密度は単結晶Ｓｉに比べると、半
分以下になるにもかかわらず、単結晶性は維持されてお
り、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成
長させることも可能である。ただし、１０００℃以上で
は、内部の孔の再配列が起こり、後述する様な増速酸化
の特性を失う。
度Ｎ型Ｓｉ単結晶基板１１を裏面よりＨＦ溶液を用いた
陽極化成法によって、多孔質Ｓｉ層を有する基板１２に
変質させる。この多孔質Ｓｉ層は、単結晶Ｓｉの密度２
．３３ｇ／ｃｍ３に比べて、その密度を陽極化成の際に
用いるＨＦ溶液濃度を５０〜２０％に変化させることで
密度１．１〜０．６ｇ／ｃｍ３の範囲に変化させること
ができる。この多孔質Ｓｉ層は透過電子顕微鏡による観
察によれば、平均約６００オングストローム程度の径の
孔が形成される。その密度は単結晶Ｓｉに比べると、半
分以下になるにもかかわらず、単結晶性は維持されてお
り、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成
長させることも可能である。ただし、１０００℃以上で
は、内部の孔の再配列が起こり、後述する様な増速酸化
の特性を失う。
【００３０】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ
．Ｊ．，ｖｏｌ．３５，ｐ．３３３（１９５６））。
５６年に半導体の電解研磨の研究過程において発見され
た（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ
．Ｊ．，ｖｏｌ．３５，ｐ．３３３（１９５６））。
【００３１】また、ウナガミ等は、陽極化成におけるＳ
ｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応に
は正孔が必要であり、その反応は、次のようであると報
告している（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，ｐ４７６（１９８０）
）。
ｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応に
は正孔が必要であり、その反応は、次のようであると報
告している（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，ｐ４７６（１９８０）
）。
【００３２】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ＋→ＳｉＦ２
＋２Ｈ＋＋ｎｅ− ＳｉＦ２＋２ＨＦ→ＳｉＦ４＋Ｈ２ ＳｉＦ４＋２ＨＦ→Ｈ２ＳｉＦ６ 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ＋→ＳｉＦ４＋４Ｈ＋＋λ
ｅ−ＳｉＦ４＋２ＨＦ→Ｈ２ＳｉＦ６ ここでｅ＋及び、ｅ−はそれぞれ、正孔と電子を表して
いる。また、η及びλは夫々１の原子のＳｉが溶解する
ために必要な正孔の数であり、ｎ＞２又は、λ＞４なる
条件が満たされた場合に多孔質Ｓｉが形成されるとして
いる。
＋２Ｈ＋＋ｎｅ− ＳｉＦ２＋２ＨＦ→ＳｉＦ４＋Ｈ２ ＳｉＦ４＋２ＨＦ→Ｈ２ＳｉＦ６ 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ＋→ＳｉＦ４＋４Ｈ＋＋λ
ｅ−ＳｉＦ４＋２ＨＦ→Ｈ２ＳｉＦ６ ここでｅ＋及び、ｅ−はそれぞれ、正孔と電子を表して
いる。また、η及びλは夫々１の原子のＳｉが溶解する
ために必要な正孔の数であり、ｎ＞２又は、λ＞４なる
条件が満たされた場合に多孔質Ｓｉが形成されるとして
いる。
【００３３】この多孔質化は長野ら及び、イマイによっ
て報告されている（長野、中島、安野、大中、梶原；電
子通信学会技術研究報告、ｖｏｌ ７９，ＳＳＤ７９
−９５４９（１９７９）、（Ｋ．イマイ；Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｖｏｌ
２４，１５９（１９８１））。
て報告されている（長野、中島、安野、大中、梶原；電
子通信学会技術研究報告、ｖｏｌ ７９，ＳＳＤ７９
−９５４９（１９７９）、（Ｋ．イマイ；Ｓｏｌｉｄ−
Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｖｏｌ
２４，１５９（１９８１））。
【００３４】また、高濃度Ｎ型Ｓｉも多孔質化されると
の報告もある（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ
Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．
，ｖｏｌ．４２，３８６（１９８３））．
の報告もある（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ
Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．
，ｖｏｌ．４２，３８６（１９８３））．
【００３５】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の酸化速度は、通常の単結晶層の酸化速度に比べて、百
倍以上も増速される（Ｈ．高井、Ｔ．伊藤、Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，ｖｏｌ．６０，ｎｏ １，ｐ．２２
２（１９８６））。
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の酸化速度は、通常の単結晶層の酸化速度に比べて、百
倍以上も増速される（Ｈ．高井、Ｔ．伊藤、Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，ｖｏｌ．６０，ｎｏ １，ｐ．２２
２（１９８６））。
【００３６】即ち、前述したように、Ｓｉ単結晶基板の
１２００℃に於ける酸化速度は毎時約１ミクロン程度で
あるから、多孔質Ｓｉの酸化速度は、毎時約１００ミク
ロン以上にも達し、数百ミクロンの厚みを持つウエハー
全体を酸化することも実用の領域で可能となる。更に、
大気圧以上の高圧下の酸化に於ける酸化速度増速現象を
利用すれば、酸化時間をより短縮できる（Ｎ．ツボウチ
，Ｈ．ミヨシ，Ａ．ニシモト ａｎｄ Ｈ．アベ，
Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ １６，ｎ
ｏ ５，８５５，（１９７７））。
１２００℃に於ける酸化速度は毎時約１ミクロン程度で
あるから、多孔質Ｓｉの酸化速度は、毎時約１００ミク
ロン以上にも達し、数百ミクロンの厚みを持つウエハー
全体を酸化することも実用の領域で可能となる。更に、
大気圧以上の高圧下の酸化に於ける酸化速度増速現象を
利用すれば、酸化時間をより短縮できる（Ｎ．ツボウチ
，Ｈ．ミヨシ，Ａ．ニシモト ａｎｄ Ｈ．アベ，
Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ １６，ｎ
ｏ ５，８５５，（１９７７））。
【００３７】次に、図２に示すように、多孔質Ｓｉ基板
１２上に単結晶Ｓｉ層１３をエピタキシャル成長させる
。
１２上に単結晶Ｓｉ層１３をエピタキシャル成長させる
。
【００３８】前述したように、多孔質Ｓｉ層には、透過
電子顕微鏡による観察によれば、平均約６００オングス
トローム程度の径の孔が形成されており、その密度は単
結晶Ｓｉに比べると、半分以下になるにもかかわらず、
単結晶性は維持されており、多孔質層の上部へ単結晶Ｓ
ｉ層１３をエピタキシャル成長させることも可能である
。ただし、１０００℃以上では、内部の孔の再配列が起
こり、増速酸化の特性を失う。このため、Ｓｉ層のエピ
タキシャル成長には、分子線エピタキシャル成長、プラ
ズマＣＶＤ、光ＣＶＤ、バイアス・スパッター法等の低
温成長が可能な結晶成長処理方法が必要とされる。ここ
で、形成する単結晶Ｓｉ層１３の層厚は５０μｍ以下と
することが望ましい。層厚５０μｍを越えた場合には、
前述したＳＯＩ技術により得られる利点を失うことがあ
る。
電子顕微鏡による観察によれば、平均約６００オングス
トローム程度の径の孔が形成されており、その密度は単
結晶Ｓｉに比べると、半分以下になるにもかかわらず、
単結晶性は維持されており、多孔質層の上部へ単結晶Ｓ
ｉ層１３をエピタキシャル成長させることも可能である
。ただし、１０００℃以上では、内部の孔の再配列が起
こり、増速酸化の特性を失う。このため、Ｓｉ層のエピ
タキシャル成長には、分子線エピタキシャル成長、プラ
ズマＣＶＤ、光ＣＶＤ、バイアス・スパッター法等の低
温成長が可能な結晶成長処理方法が必要とされる。ここ
で、形成する単結晶Ｓｉ層１３の層厚は５０μｍ以下と
することが望ましい。層厚５０μｍを越えた場合には、
前述したＳＯＩ技術により得られる利点を失うことがあ
る。
【００３９】そして、図３に示されるようにエピタキシ
ャル成長表面には窒化珪素膜などの酸化防止膜を用いず
、エピタキシャル層表面および多孔質Ｓｉ基板表面との
両面から同時に酸化を行なう。裏面（多孔質Ｓｉ層側）
からの酸化はエピタキシャル層中におよんでおり、酸化
後に残る単結晶Ｓｉ層１７はエピタキシャル層の中央付
近の薄膜層となる。
ャル成長表面には窒化珪素膜などの酸化防止膜を用いず
、エピタキシャル層表面および多孔質Ｓｉ基板表面との
両面から同時に酸化を行なう。裏面（多孔質Ｓｉ層側）
からの酸化はエピタキシャル層中におよんでおり、酸化
後に残る単結晶Ｓｉ層１７はエピタキシャル層の中央付
近の薄膜層となる。
【００４０】また、多孔質Ｓｉ上にＳｉ単結晶層を形成
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転位が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生じ、ＳＯＩ構造を作成した際に、Ｓｉ薄膜層
中には、ＳｉＯ２との界面付近に特に欠陥などが入り易
くデバイス特性に問題が生ずることになる。しかし、エ
ピタキシャル層深部に残留する欠陥は裏面からの酸化に
よってＳｉＯ２中に滅殺されるため、欠陥の存在による
デバイス特性の悪化を防ぐことができる。また、エピタ
キシャル層表面に酸化防止膜を用いないため、単結晶Ｓ
ｉの薄膜化への時間を短縮することが可能である。さら
に、単結晶Ｓｉおよび多孔質Ｓｉの酸化珪素膜の厚さの
時間依存性は既知であることから、エピタキシャル層の
膜厚および酸化時間、酸化条件を変化させることによっ
て、エピタキシャル層中の任意の深さに任意の厚さの単
結晶Ｓｉ薄膜を形成することができ、欠陥の少ない層を
選ぶことが可能である。
する際、Ｓｉ単結晶層には多孔質Ｓｉとの界面付近（界
面から数千オングストローム）に多数の欠陥、転位が存
在するため、Ｓｉ単結晶の薄膜を形成してもその結晶性
に問題が生じ、ＳＯＩ構造を作成した際に、Ｓｉ薄膜層
中には、ＳｉＯ２との界面付近に特に欠陥などが入り易
くデバイス特性に問題が生ずることになる。しかし、エ
ピタキシャル層深部に残留する欠陥は裏面からの酸化に
よってＳｉＯ２中に滅殺されるため、欠陥の存在による
デバイス特性の悪化を防ぐことができる。また、エピタ
キシャル層表面に酸化防止膜を用いないため、単結晶Ｓ
ｉの薄膜化への時間を短縮することが可能である。さら
に、単結晶Ｓｉおよび多孔質Ｓｉの酸化珪素膜の厚さの
時間依存性は既知であることから、エピタキシャル層の
膜厚および酸化時間、酸化条件を変化させることによっ
て、エピタキシャル層中の任意の深さに任意の厚さの単
結晶Ｓｉ薄膜を形成することができ、欠陥の少ない層を
選ぶことが可能である。
【００４１】一般にＳｉ単結晶を酸化すると、その体積
は約２．２倍に増大するが、多孔質Ｓｉを使用すること
により、その体積膨張を抑制することが可能となり、基
板の反りと、表面残留単結晶層に導入されるクラックを
回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後の
体積比Ｒは次のように表すことができる。
は約２．２倍に増大するが、多孔質Ｓｉを使用すること
により、その体積膨張を抑制することが可能となり、基
板の反りと、表面残留単結晶層に導入されるクラックを
回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後の
体積比Ｒは次のように表すことができる。
【００４２】Ｒ＝２．２×（Ａ／２．３３）ここでＡは
、多孔質Ｓｉの密度である。もしＲ＝１、すなわち酸化
後の体積膨張がない場合にはＡ＝１．０６（ｇ／ｃｍ２
）となり、多孔質層の密度を１．０６にすれば、体積膨
張を抑制することができる。
、多孔質Ｓｉの密度である。もしＲ＝１、すなわち酸化
後の体積膨張がない場合にはＡ＝１．０６（ｇ／ｃｍ２
）となり、多孔質層の密度を１．０６にすれば、体積膨
張を抑制することができる。
【００４３】図３に示すように、酸化多孔質Ｓｉ１４の
厚さをＸミクロン、エピタキシャル層の下部からの酸化
膜１５の厚さをＹミクロン、エピタキシャル層の上部か
らの酸化膜１６の厚さをＺミクロン、最後に残る単結晶
Ｓｉ薄膜１７の厚さをＷミクロンとする。また、多孔質
Ｓｉがすべて酸化されるまでの時間をｔ１時間、全酸化
工程にかかる時間をｔ２時間とする。
厚さをＸミクロン、エピタキシャル層の下部からの酸化
膜１５の厚さをＹミクロン、エピタキシャル層の上部か
らの酸化膜１６の厚さをＺミクロン、最後に残る単結晶
Ｓｉ薄膜１７の厚さをＷミクロンとする。また、多孔質
Ｓｉがすべて酸化されるまでの時間をｔ１時間、全酸化
工程にかかる時間をｔ２時間とする。
【００４４】多孔質Ｓｉは、先に示したように、その後
酸化によっても体積膨張の生じない密度（１．０６ｇ／
ｃｍ２）となっているとし、エピタキシャル層の酸化で
は膜厚方向に２．２倍の体積膨張があるとする。したが
って、初期に堆積するエピタキシャル層の膜厚（Ｖミク
ロン）は Ｖ＝Ｗ＋（Ｙ＋Ｚ）／２．２ と表すことができる。
酸化によっても体積膨張の生じない密度（１．０６ｇ／
ｃｍ２）となっているとし、エピタキシャル層の酸化で
は膜厚方向に２．２倍の体積膨張があるとする。したが
って、初期に堆積するエピタキシャル層の膜厚（Ｖミク
ロン）は Ｖ＝Ｗ＋（Ｙ＋Ｚ）／２．２ と表すことができる。
【００４５】多孔質Ｓｉの酸化は通常の単結晶Ｓｉ酸化
と異なり、孔の中を酸化雰囲気が入り込めるため、酸化
速度Ｒｏｘミクロン／時間は一定とする。 Ｘ＝Ｒｏｘ・ｔ１
と異なり、孔の中を酸化雰囲気が入り込めるため、酸化
速度Ｒｏｘミクロン／時間は一定とする。 Ｘ＝Ｒｏｘ・ｔ１
【００４６】単結晶Ｓｉの酸化における酸化時間ｔと酸
化膜厚Ｔとの関係は、次のような式で表される。
化膜厚Ｔとの関係は、次のような式で表される。
【００４７】Ｔ２＋ＡＴ＝Ｂｔ
Ａ：ｌｉｎｅａｒ ｒａｔｅ ｃｏｎｓｔａｎｔＢ
：ｐａｒａｂｏｌｉｃ ｒａｔｅ ｃｏｎｓｔａｎ
ｔ
：ｐａｒａｂｏｌｉｃ ｒａｔｅ ｃｏｎｓｔａｎ
ｔ
【００４８】エピタキシャル層の裏面からの酸化過程
は、エピタキシャル層の裏面が直接酸化雰囲気にさらさ
れていると仮定して次のように表される。 Ｙ２＋ＡＹ＝Ｂ（ｔ２−ｔ１）
は、エピタキシャル層の裏面が直接酸化雰囲気にさらさ
れていると仮定して次のように表される。 Ｙ２＋ＡＹ＝Ｂ（ｔ２−ｔ１）
【００４９】エピタキシャル層の表面からの酸化過程は
次のように表される。 Ｚ２＋ＡＺ＝Ｂｔ２
次のように表される。 Ｚ２＋ＡＺ＝Ｂｔ２
【００５０】これらの式からエピタキシャル層の膜厚Ｖ
、および全酸化時間ｔ２は、 Ｖ＝Ｗ＋（２Ｙ−Ａ＋√Ｄ）／４．４ Ｄ＝Ａ２＋４ＢＸ／Ｒｏｘ＋４Ｙ（Ａ＋Ｙ）ｔ２＝Ｘ／
Ｒｏｘ＋（Ｙ２＋ＡＹ）／Ｂで表され、多孔質Ｓｉの厚
さ、つまりＳｉウエハーの厚さＸミクロン、最終的なＳ
ＯＩ層の厚さＷミクロン、および多量の欠陥のため酸化
してしまいたいエピタキシャル層下部の厚さＹ／２．２
ミクロン、を与えれば、エピタキシャル層の膜厚を予め
決定することができ、所望の膜厚の欠陥の少ないＳＯＩ
層を得ることができる。
、および全酸化時間ｔ２は、 Ｖ＝Ｗ＋（２Ｙ−Ａ＋√Ｄ）／４．４ Ｄ＝Ａ２＋４ＢＸ／Ｒｏｘ＋４Ｙ（Ａ＋Ｙ）ｔ２＝Ｘ／
Ｒｏｘ＋（Ｙ２＋ＡＹ）／Ｂで表され、多孔質Ｓｉの厚
さ、つまりＳｉウエハーの厚さＸミクロン、最終的なＳ
ＯＩ層の厚さＷミクロン、および多量の欠陥のため酸化
してしまいたいエピタキシャル層下部の厚さＹ／２．２
ミクロン、を与えれば、エピタキシャル層の膜厚を予め
決定することができ、所望の膜厚の欠陥の少ないＳＯＩ
層を得ることができる。
【００５１】図４には本発明で得られる半導体基板が示
される。すなわち、図３における酸化膜１６を除去する
ことによって、ＳｉＯ２光透過性絶縁物基板１８上に結
晶性がＳｉウエハーと同等な単結晶Ｓｉ層１７が平坦に
、しかも均一に薄層化されて、ウエハー全域に、大面積
に形成される。
される。すなわち、図３における酸化膜１６を除去する
ことによって、ＳｉＯ２光透過性絶縁物基板１８上に結
晶性がＳｉウエハーと同等な単結晶Ｓｉ層１７が平坦に
、しかも均一に薄層化されて、ウエハー全域に、大面積
に形成される。
【００５２】こうして得られた半導体基板は、光透過性
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
【００５３】（実施態様例２）図５乃至図９は本発明の
半導体基板の作製方法を説明するための工程図で、エピ
タキシャル層表面に酸化防止膜を設けた場合であり、夫
々各工程における模式的断面図として示されている。
半導体基板の作製方法を説明するための工程図で、エピ
タキシャル層表面に酸化防止膜を設けた場合であり、夫
々各工程における模式的断面図として示されている。
【００５４】エピタキシャル層の上部下部共に酸化する
のではなく、図７に示すように、エピタキシャル層表面
に酸化防止膜として、Ｓｉ３Ｎ４層２４を堆積して、上
述のように多孔質Ｓｉ基板２２の全部およびエピタキシ
ャル層２３の一部を酸化してＳｉＯ２とし、光透過性絶
縁物下地材料２８を作成してもよい。エピタキシャル層
表面と酸化防止膜、Ｓｉ３Ｎ４層２４の間に歪みによる
欠陥導入を避けるためにバッファー層として薄いＳｉＯ
２層を挿入しても良い。
のではなく、図７に示すように、エピタキシャル層表面
に酸化防止膜として、Ｓｉ３Ｎ４層２４を堆積して、上
述のように多孔質Ｓｉ基板２２の全部およびエピタキシ
ャル層２３の一部を酸化してＳｉＯ２とし、光透過性絶
縁物下地材料２８を作成してもよい。エピタキシャル層
表面と酸化防止膜、Ｓｉ３Ｎ４層２４の間に歪みによる
欠陥導入を避けるためにバッファー層として薄いＳｉＯ
２層を挿入しても良い。
【００５５】酸化防止膜を設けると、その工程分だけ処
理時間が増すが、堆積するエピタキシャル層を薄くでき
るという利点がある。
理時間が増すが、堆積するエピタキシャル層を薄くでき
るという利点がある。
【００５６】この場合、Ｚ＝０となり、Ｖ＝Ｗ＋Ｙ／２
．２ Ｘ＝Ｒｏｘ・ｔ１ Ｙ２＋ＡＹ＝Ｂ（ｔ２−ｔ１） と表される。
．２ Ｘ＝Ｒｏｘ・ｔ１ Ｙ２＋ＡＹ＝Ｂ（ｔ２−ｔ１） と表される。
【００５７】これらの式からエピタキシャル層の膜厚Ｖ
、および全酸化時間ｔ２は、 Ｖ＝Ｗ＋Ｙ／２．２ ｔ２＝Ｘ／Ｒｏｘ＋（Ｙ２＋ＡＹ）／Ｂで表わされ、多
孔質Ｓｉの厚さ、つまりＳｉウエハーの厚さＸミクロン
、最終的なＳＯＩ層の厚さＷミクロン、および多量の欠
陥のため酸化してしまいたいエピタキシャル層下部の厚
さＹ／２．２ミクロン、を与えれば、エピタキシャル層
の膜厚を予め決定することができ、所望の膜厚の欠陥の
少ないＳＯＩ層を得ることができる。
、および全酸化時間ｔ２は、 Ｖ＝Ｗ＋Ｙ／２．２ ｔ２＝Ｘ／Ｒｏｘ＋（Ｙ２＋ＡＹ）／Ｂで表わされ、多
孔質Ｓｉの厚さ、つまりＳｉウエハーの厚さＸミクロン
、最終的なＳＯＩ層の厚さＷミクロン、および多量の欠
陥のため酸化してしまいたいエピタキシャル層下部の厚
さＹ／２．２ミクロン、を与えれば、エピタキシャル層
の膜厚を予め決定することができ、所望の膜厚の欠陥の
少ないＳＯＩ層を得ることができる。
【００５８】図９には本発明で得られる半導体基板が示
される。すなわち、図８に於ける酸化防止膜２４を除去
することによって、ＳｉＯ２光透過性絶縁物下地材料２
８上に結晶性がＳｉウエハーと同等な単結晶Ｓｉ層２７
が平坦に、しかも均一に薄層化されて、ウエハー全域に
、大面積に形成される。
される。すなわち、図８に於ける酸化防止膜２４を除去
することによって、ＳｉＯ２光透過性絶縁物下地材料２
８上に結晶性がＳｉウエハーと同等な単結晶Ｓｉ層２７
が平坦に、しかも均一に薄層化されて、ウエハー全域に
、大面積に形成される。
【００５９】こうして得られた半導体基板は、光透過性
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
【００６０】なお、多孔質化の条件としては、電流密度
３００ｍＡ／ｃｍ２以下、ＨＦ溶液濃度５％以上５０％
以下、ＨＦ溶液温度５℃以上７０℃以下とするのが望ま
しい。
３００ｍＡ／ｃｍ２以下、ＨＦ溶液濃度５％以上５０％
以下、ＨＦ溶液温度５℃以上７０℃以下とするのが望ま
しい。
【００６１】また、酸化の条件としては、８００℃以上
の温度でドライ酸化又はウェット参加するのが望ましい
。
の温度でドライ酸化又はウェット参加するのが望ましい
。
【００６２】以下、具体的な実施例によって本発明を説
明するが、本発明は以下の実施例のみに限定されるもの
ではない。
明するが、本発明は以下の実施例のみに限定されるもの
ではない。
【００６３】
【実施例】（実施例１）２００ミクロンの厚みを持った
高濃度Ｎ型（１００）単結晶Ｓｉ基板１１を５０％のＨ
Ｆ溶液中において陽極化成を行なった。この時の電流密
度は１００ｍＡ／ｃｍ２であった。この時の多孔質化速
度は、８．４μｍ／ｍｉｎ．であり２００ミクロンの厚
みを持った（１００）Ｓｉ基板１１全体は、２４分で多
孔質化され（１００）多孔質Ｓｉ基板１２になった。
高濃度Ｎ型（１００）単結晶Ｓｉ基板１１を５０％のＨ
Ｆ溶液中において陽極化成を行なった。この時の電流密
度は１００ｍＡ／ｃｍ２であった。この時の多孔質化速
度は、８．４μｍ／ｍｉｎ．であり２００ミクロンの厚
みを持った（１００）Ｓｉ基板１１全体は、２４分で多
孔質化され（１００）多孔質Ｓｉ基板１２になった。
【００６４】該（１００）多孔質Ｓｉ基板１２上にＭＢ
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャ
ル層１３を低温成長させた。堆積条件は、以下のとおり
であった。
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャ
ル層１３を低温成長させた。堆積条件は、以下のとおり
であった。
【００６５】温度： ７００℃
圧力： １×１０−９ Ｔｏｒｒ
成長速度： ０．１ｎｍ／ｓｅｃ
【００６６】このエピタキシャル層の膜厚は次のように
決めた。
決めた。
【００６７】後の１２００℃のウエット酸化によって、
多孔質Ｓｉ層を酸化し、さらに、エピタキシャル層１３
中の多数の欠陥を含む界面から０．３ミクロンの部分１
５を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残
した。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミク
ロン程度（１２００℃、ウエット酸化、大気圧下）であ
るが、多孔質層の酸化速度はその百倍ほど酸化速度が高
かった。この場合の条件は、 Ｒｏｘ＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１．０２μｍ ｔ２＝２．６５時間 であった。すなわち、エピタキシャル層を１．０２ミク
ロン成長させた後、１２００℃のウエット酸化を２時間
３９分行なった。
多孔質Ｓｉ層を酸化し、さらに、エピタキシャル層１３
中の多数の欠陥を含む界面から０．３ミクロンの部分１
５を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残
した。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミク
ロン程度（１２００℃、ウエット酸化、大気圧下）であ
るが、多孔質層の酸化速度はその百倍ほど酸化速度が高
かった。この場合の条件は、 Ｒｏｘ＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１．０２μｍ ｔ２＝２．６５時間 であった。すなわち、エピタキシャル層を１．０２ミク
ロン成長させた後、１２００℃のウエット酸化を２時間
３９分行なった。
【００６８】上部のＳｉＯ２層１６を通常のＲＩＥによ
り除去した後には、透明なＳｉＯ２基板１８の上部に０
．１μｍの厚みを持った単結晶Ｓｉ層１７を有する半導
体基板が形成できた。透過電子顕微鏡による断面観察の
結果、Ｓｉ層１７には新たな結晶欠陥は導入されておら
ず、良好な結晶性が維持されていることが確認された。
り除去した後には、透明なＳｉＯ２基板１８の上部に０
．１μｍの厚みを持った単結晶Ｓｉ層１７を有する半導
体基板が形成できた。透過電子顕微鏡による断面観察の
結果、Ｓｉ層１７には新たな結晶欠陥は導入されておら
ず、良好な結晶性が維持されていることが確認された。
【００６９】（実施例２）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板１１を５０％のＨＦ溶
液中において陽極化成を行なった。この時の電流密度は
１００ｍＡ／ｃｍ２であった。この時の多孔質化速度は
、８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを
持った（１００）Ｓｉ基板１１全体は２４分で多孔質化
され（１００）多孔質Ｓｉ基板になった。該（１００）
多孔質Ｓｉ基板上にプラズマＣＶＤ法により、Ｓｉエピ
タキシャル層１３を低温成長させた。堆積条件は、以下
のとおりであった。
たＰ型（１００）単結晶Ｓｉ基板１１を５０％のＨＦ溶
液中において陽極化成を行なった。この時の電流密度は
１００ｍＡ／ｃｍ２であった。この時の多孔質化速度は
、８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを
持った（１００）Ｓｉ基板１１全体は２４分で多孔質化
され（１００）多孔質Ｓｉ基板になった。該（１００）
多孔質Ｓｉ基板上にプラズマＣＶＤ法により、Ｓｉエピ
タキシャル層１３を低温成長させた。堆積条件は、以下
のとおりであった。
【００７０】ガス：ＳｉＨ４
高周波電力：１００Ｗ
温度：８００℃
圧力：１×１０−２ Ｔｏｒｒ
成長速度：２．５ｎｍ／ｓｅｃ
【００７１】このエピタキシャル層１３の膜厚は次のよ
うに決められる。
うに決められる。
【００７２】後の１２００℃のウエット酸化によって、
多孔質Ｓｉを酸化し、さらに、エピタキシャル層１３中
の多数の欠陥を含む界面から０．３ミクロンの部分１５
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残す
。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロン
程度（１２００℃、ウエット酸化、大気圧下）であるが
、多孔質層の酸化速度はその百倍ほど酸化速度が高い。 この場合の条件は、 Ｒｏｘ＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１．０２μｍ ｔ２＝２．６５時間 のように決定される。すなわち、エピタキシャル層１３
を１．０２ミクロン成長させた後、１２００℃のウエッ
ト酸化を２時間３９分行なった。
多孔質Ｓｉを酸化し、さらに、エピタキシャル層１３中
の多数の欠陥を含む界面から０．３ミクロンの部分１５
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜１７を残す
。通常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロン
程度（１２００℃、ウエット酸化、大気圧下）であるが
、多孔質層の酸化速度はその百倍ほど酸化速度が高い。 この場合の条件は、 Ｒｏｘ＝１００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１．０２μｍ ｔ２＝２．６５時間 のように決定される。すなわち、エピタキシャル層１３
を１．０２ミクロン成長させた後、１２００℃のウエッ
ト酸化を２時間３９分行なった。
【００７３】上部のＳｉＯ２層１６を通常のＲＩＥで除
去した後には、透明なＳｉＯ２基板１８の上部に０．１
μｍの厚みを持った単結晶Ｓｉ層１７が形成できた。透
過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
去した後には、透明なＳｉＯ２基板１８の上部に０．１
μｍの厚みを持った単結晶Ｓｉ層１７が形成できた。透
過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
【００７４】（実施例３）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中
において陽極化成を行なった。この時の電流密度は１０
０ｍＡ／ｃｍ２であった。この時の多孔質化速度は８．
４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持った
（１００）Ｓｉ基板１１全体は、２４分で多孔質化され
（１００）多孔質Ｓｉ基板になった。該（１００）多孔
質Ｓｉ基板１２上にＭＢＥ法により、Ｓｉエピタキシャ
ル層１３を低温成長させた。堆積条件は、以下のとおり
である。
たＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中
において陽極化成を行なった。この時の電流密度は１０
０ｍＡ／ｃｍ２であった。この時の多孔質化速度は８．
４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持った
（１００）Ｓｉ基板１１全体は、２４分で多孔質化され
（１００）多孔質Ｓｉ基板になった。該（１００）多孔
質Ｓｉ基板１２上にＭＢＥ法により、Ｓｉエピタキシャ
ル層１３を低温成長させた。堆積条件は、以下のとおり
である。
【００７５】温度：７００℃
圧力：１×１０−９ Ｔｏｒｒ
成長速度：０．１ｎｍ／ｓｅｃ
【００７６】このエピタキシャル層１３の膜厚は次のよ
うに決められる。
うに決められる。
【００７７】後の１２００℃の高圧下でのウエット酸化
によって、多孔質Ｓｉ基板１２を酸化し、さらにエピタ
キシャル層１３中の多数の欠陥を含む界面から０．３ミ
クロンの部分１５を酸化し、０．１ミクロンの単結晶Ｓ
ｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速度は、約毎
時１ミクロン程度であるが（１２００℃、ウエット酸化
、大気圧下）多孔質層の酸化速度はその百倍ほど酸化速
度が高い。さらに、酸化時間を短縮するため高圧下の酸
化を行なった。６．５７Ｋｇ／ｃｍ２の加圧下で１２０
０℃、ウエット酸化を行なったところ５倍の酸化速度が
得られた。この場合の条件は、 Ｒｏｘ＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１μｍ ｔ２＝０．５４時間 であった。すなわち、エピタキシャル層を１ミクロン成
長させた後、１２００℃でのウエット酸化を３２分３０
秒行なった。
によって、多孔質Ｓｉ基板１２を酸化し、さらにエピタ
キシャル層１３中の多数の欠陥を含む界面から０．３ミ
クロンの部分１５を酸化し、０．１ミクロンの単結晶Ｓ
ｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速度は、約毎
時１ミクロン程度であるが（１２００℃、ウエット酸化
、大気圧下）多孔質層の酸化速度はその百倍ほど酸化速
度が高い。さらに、酸化時間を短縮するため高圧下の酸
化を行なった。６．５７Ｋｇ／ｃｍ２の加圧下で１２０
０℃、ウエット酸化を行なったところ５倍の酸化速度が
得られた。この場合の条件は、 Ｒｏｘ＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１μｍ ｔ２＝０．５４時間 であった。すなわち、エピタキシャル層を１ミクロン成
長させた後、１２００℃でのウエット酸化を３２分３０
秒行なった。
【００７８】上部のＳｉＯ２層を通常のＲＩＥで除去し
た後には、透明なＳｉＯ２基板１８の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層１７が形成できた。透過電
子顕微鏡による断面観察の結果、Ｓｉ層１７には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
た後には、透明なＳｉＯ２基板１８の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層１７が形成できた。透過電
子顕微鏡による断面観察の結果、Ｓｉ層１７には新たな
結晶欠陥は導入されておらず、良好な結晶性が維持され
ていることが確認された。
【００７９】（実施例４）２００ミクロンの厚みを持っ
たＰ型または高濃度Ｎ型（１００）単結晶Ｓｉ基板を５
０％のＨＦ溶液中において陽極化成を行なった。この時
の電流密度は１００ｍＡ／ｃｍ２であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミク
ロンの厚みを持った（１００）Ｓｉ基板全体は、２４分
で多孔質化された。該（１００）多孔質Ｓｉ基板上にプ
ラズマＣＶＤ法により、Ｓｉエピタキシャル層を低温成
長させた。堆積条件は、以下のとおりである。
たＰ型または高濃度Ｎ型（１００）単結晶Ｓｉ基板を５
０％のＨＦ溶液中において陽極化成を行なった。この時
の電流密度は１００ｍＡ／ｃｍ２であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミク
ロンの厚みを持った（１００）Ｓｉ基板全体は、２４分
で多孔質化された。該（１００）多孔質Ｓｉ基板上にプ
ラズマＣＶＤ法により、Ｓｉエピタキシャル層を低温成
長させた。堆積条件は、以下のとおりである。
【００８０】ガス：ＳｉＨ４
高周波電力：１００Ｗ
温度：８００℃
圧力：１×１０−２ Ｔｏｒｒ
成長速度：２．５ｎｍ／ｓｅｃ
【００８１】このエピタキシャル層の膜厚は次のように
決められる。
決められる。
【００８２】後の１２００℃の高圧下でのウエット酸化
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜を残す。通
常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロン程度
であるが、（１２００℃、ウエット酸化、大気圧下）多
孔質層の酸化速度はその百倍ほど酸化速度が高い。さら
に、酸化時間を短縮するため高圧下の酸化を行なった。 ６．５７Ｋｇ／ｃｍ２の加圧下で１２００℃、ウエット
酸化を行なったところ５倍の酸化速度が得られた。この
場合の条件は、 Ｒｏｘ＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１μｍ ｔ２＝０．５４時間 のように決定される。すなわち、エピタキシャル層を１
ミクロン成長させた後、１２００℃でのウエット酸化を
３２分３０秒行なった。
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、０．１ミクロンの単結晶Ｓｉ薄膜を残す。通
常のＳｉ単結晶の熱酸化速度は、約毎時１ミクロン程度
であるが、（１２００℃、ウエット酸化、大気圧下）多
孔質層の酸化速度はその百倍ほど酸化速度が高い。さら
に、酸化時間を短縮するため高圧下の酸化を行なった。 ６．５７Ｋｇ／ｃｍ２の加圧下で１２００℃、ウエット
酸化を行なったところ５倍の酸化速度が得られた。この
場合の条件は、 Ｒｏｘ＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝１μｍ ｔ２＝０．５４時間 のように決定される。すなわち、エピタキシャル層を１
ミクロン成長させた後、１２００℃でのウエット酸化を
３２分３０秒行なった。
【００８３】上部のＳｉＯ２層を通常のＲＩＥで除去し
た後には、透明なＳｉＯ２基板の上部に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。透過電子顕微鏡
による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。（実施例５）２００ミクロンの厚みを持っ
たＰ型または高濃度Ｎ型（１００）単結晶Ｓｉ基板を５
０％のＨＦ溶液中において陽極化成を行った。この時の
電流密度は１００ｍＡ／ｃｍ２であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００ミクロ
ンの厚みを持った（１００）Ｓｉ基板全体は、２４分で
多孔質化された。
た後には、透明なＳｉＯ２基板の上部に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。透過電子顕微鏡
による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。（実施例５）２００ミクロンの厚みを持っ
たＰ型または高濃度Ｎ型（１００）単結晶Ｓｉ基板を５
０％のＨＦ溶液中において陽極化成を行った。この時の
電流密度は１００ｍＡ／ｃｍ２であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり２００ミクロ
ンの厚みを持った（１００）Ｓｉ基板全体は、２４分で
多孔質化された。
【００８４】該（１００）多孔質Ｓｉ基板上にＭＢＥ（
分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
を低温成長させた。堆積条件は、以下のとおりである。
分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
を低温成長させた。堆積条件は、以下のとおりである。
【００８５】温度：７００℃
圧力：１×１０−９ Ｔｏｒｒ
成長速度：０．１ｎｍ／ｓｅｃ
【００８６】このエピタキシャル層の膜厚は次のように
決められる。
決められる。
【００８７】後の１２００℃のウェット酸化によって、
多孔質Ｓｉを酸化し、さらにエピタキシャル層中の多数
の欠陥を含む界面から０．３ミクロンの部分を酸化し、
エピタキシャル層の表面を酸化せずに、０．１ミクロン
の単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速
度は、約毎時１ミクロン程度（１２００℃、ウエット酸
化、大気圧下）であるが、多孔質層の酸化速度はその百
倍ほど酸化速度が高い。この場合の条件は、Ｒｏｘ＝１
００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝２．６５時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃のウエット酸化を２時間３９分行なった。
多孔質Ｓｉを酸化し、さらにエピタキシャル層中の多数
の欠陥を含む界面から０．３ミクロンの部分を酸化し、
エピタキシャル層の表面を酸化せずに、０．１ミクロン
の単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速
度は、約毎時１ミクロン程度（１２００℃、ウエット酸
化、大気圧下）であるが、多孔質層の酸化速度はその百
倍ほど酸化速度が高い。この場合の条件は、Ｒｏｘ＝１
００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝２．６５時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃のウエット酸化を２時間３９分行なった。
【００８８】上部のＳｉＯ２層を通常のＲＩＥにより除
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例６）２００ミクロンの厚みを持ったＰ型または
高濃度Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は１
００ｍＡ／ｃｍ２であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
った（１００）Ｓｉ基板全体は、２４分で多孔質化され
た。該（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法
により、Ｓｉエピタキシャル層を低温成長させた。堆積
条件は、以下のとおりである。
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例６）２００ミクロンの厚みを持ったＰ型または
高濃度Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は１
００ｍＡ／ｃｍ２であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
った（１００）Ｓｉ基板全体は、２４分で多孔質化され
た。該（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法
により、Ｓｉエピタキシャル層を低温成長させた。堆積
条件は、以下のとおりである。
【００８９】ガス：ＳｉＨ４
高周波電力：１００Ｗ
温度：８００℃
圧力：１×１０−２ Ｔｏｒｒ
成長速度：２．５ｎｍ／ｓｅｃ
【００９０】このエピタキシャル層の膜厚は次のように
決められる。
決められる。
【００９１】後の１２００℃のウエット酸化によって、
多孔質Ｓｉを酸化し、さらにエピタキシャル層中の多数
の欠陥を含む界面から０．３ミクロンの部分を酸化し、
エピタキシャル層の表面を酸化せずに、０．１ミクロン
の単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速
度は、約毎時１ミクロン程度（１２００℃、ウエット酸
化、大気圧下）であるが、多孔質層の酸化速度はその百
倍ほど酸化速度が高い。この場合の条件は、Ｒｏｘ＝１
００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝２．６５時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃でのウエット酸化を２時間３９分行なった
。
多孔質Ｓｉを酸化し、さらにエピタキシャル層中の多数
の欠陥を含む界面から０．３ミクロンの部分を酸化し、
エピタキシャル層の表面を酸化せずに、０．１ミクロン
の単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶の熱酸化速
度は、約毎時１ミクロン程度（１２００℃、ウエット酸
化、大気圧下）であるが、多孔質層の酸化速度はその百
倍ほど酸化速度が高い。この場合の条件は、Ｒｏｘ＝１
００μｍ／ｈ Ａ＝０．０５μｍ Ｂ＝０．７２μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝２．６５時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃でのウエット酸化を２時間３９分行なった
。
【００９２】上部のＳｉＯ２層を通常のＲＩＥにより除
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例７）２００ミクロンの厚みを持ったＰ型または
高濃度Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は１
００ｍＡ／ｃｍ２であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
った（１００）Ｓｉ基板全体は、２４分で多孔質化され
た。該（１００）多孔質Ｓｉ基板上にＭＢＥ法により、
Ｓｉエピタキシャル層を低温成長させた。堆積条件は、
以下のとおりである。
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例７）２００ミクロンの厚みを持ったＰ型または
高濃度Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は１
００ｍＡ／ｃｍ２であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
った（１００）Ｓｉ基板全体は、２４分で多孔質化され
た。該（１００）多孔質Ｓｉ基板上にＭＢＥ法により、
Ｓｉエピタキシャル層を低温成長させた。堆積条件は、
以下のとおりである。
【００９３】温度：７００℃
圧力：１×１０−９ Ｔｏｒｒ
成長速度：０．１ｎｍ／ｓｅｃ
【００９４】このエピタキシャル層の膜厚は次のように
決められる。
決められる。
【００９５】後の１２００℃の高圧化でのウエット酸化
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、エピタキシャル層の表面を酸化せずに、０．
１ミクロンの単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶
の熱酸化速度は、約毎時１ミクロン程度であるが、（１
２００℃、ウエット酸化、大気圧下）多孔質層の酸化速
度はその百倍ほど酸化速度が高い。更に、酸化時間を短
縮するため高圧下の酸化を行った。６．５７Ｋｇ／ｃｍ
２の加圧下で１２００℃、ウエット酸化を行ったところ
５倍の酸化速度が得られた。この場合の条件は、Ｒｏｘ
＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝０．５４時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃でのウエット酸化を３２分３０秒行なった
。
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、エピタキシャル層の表面を酸化せずに、０．
１ミクロンの単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶
の熱酸化速度は、約毎時１ミクロン程度であるが、（１
２００℃、ウエット酸化、大気圧下）多孔質層の酸化速
度はその百倍ほど酸化速度が高い。更に、酸化時間を短
縮するため高圧下の酸化を行った。６．５７Ｋｇ／ｃｍ
２の加圧下で１２００℃、ウエット酸化を行ったところ
５倍の酸化速度が得られた。この場合の条件は、Ｒｏｘ
＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝０．５４時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃でのウエット酸化を３２分３０秒行なった
。
【００９６】上部のＳｉＯ２層を通常のＲＩＥにより除
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例８）２００ミクロンの厚みを持ったＰ型または
高濃度Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は１
００ｍＡ／ｃｍ２であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
った（１００）Ｓｉ基板全体は、２４分で多孔質化され
た。該（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法
により、Ｓｉエピタキシャル層を低温成長させた。堆積
条件は、以下のとおりである。
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。 （実施例８）２００ミクロンの厚みを持ったＰ型または
高濃度Ｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶
液中において陽極化成を行った。この時の電流密度は１
００ｍＡ／ｃｍ２であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
った（１００）Ｓｉ基板全体は、２４分で多孔質化され
た。該（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法
により、Ｓｉエピタキシャル層を低温成長させた。堆積
条件は、以下のとおりである。
【００９７】ガス：ＳｉＨ４
高周波電力：１００Ｗ
温度：８００℃
圧力：１×１０−２ Ｔｏｒｒ
成長速度：２．５ｎｍ／ｓｅｃ
【００９８】このエピタキシャル層の膜厚は次のように
決められる。
決められる。
【００９９】後の１２００℃の高圧化でのウエット酸化
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、エピタキシャル層の表面を酸化せずに、０．
１ミクロンの単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶
の熱酸化速度は、約毎時１ミクロン程度であるが、（１
２００℃、ウエット酸化、大気圧下）多孔質層の酸化速
度はその百倍ほど酸化速度が高い。更に、酸化時間を短
縮するため高圧下の酸化を行った。６．５７Ｋｇ／ｃｍ
２の加圧下で１２００℃、ウエット酸化を行ったところ
５倍の酸化速度が得られた。この場合の条件は、Ｒｏｘ
＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝０．５４時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃でのウエット酸化を３２分３０秒行なった
。
によって、多孔質Ｓｉを酸化し、さらにエピタキシャル
層中の多数の欠陥を含む界面から０．３ミクロンの部分
を酸化し、エピタキシャル層の表面を酸化せずに、０．
１ミクロンの単結晶Ｓｉ薄膜を残す。通常のＳｉ単結晶
の熱酸化速度は、約毎時１ミクロン程度であるが、（１
２００℃、ウエット酸化、大気圧下）多孔質層の酸化速
度はその百倍ほど酸化速度が高い。更に、酸化時間を短
縮するため高圧下の酸化を行った。６．５７Ｋｇ／ｃｍ
２の加圧下で１２００℃、ウエット酸化を行ったところ
５倍の酸化速度が得られた。この場合の条件は、Ｒｏｘ
＝５００μｍ／ｈ Ａ＝８．０８×１０−２μｍ Ｂ＝３．４５６μｍ２／ｈ Ｘ＝２００μｍ Ｙ／２．２＝０．３μｍ Ｗ＝０．１μｍ となり、エピタキシャル層の膜厚Ｖ、および酸化時間ｔ
２は、 Ｖ＝０．４μｍ ｔ２＝０．５４時間 のように決定される。すなわち、エピタキシャル層を０
．４ミクロン成長させた後、酸化防止膜としてエピタキ
シャル層表面にＳｉ３Ｎ４を０．１μｍ堆積して、その
後１２００℃でのウエット酸化を３２分３０秒行なった
。
【０１００】上部のＳｉＯ２層を通常のＲＩＥにより除
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。
去した後には、透明なＳｉＯ２基板の上部に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。透過電子顕
微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。
【０１０１】
【発明の効果】以上詳述したように、本発明によれば、
上記したような問題点及び上記したような要求に答え得
る半導体基板を作製する半導体基板の作製方法を提供す
ることができる。
上記したような問題点及び上記したような要求に答え得
る半導体基板を作製する半導体基板の作製方法を提供す
ることができる。
【０１０２】また、本発明によれば、透明下地材料（光
透過性下地材料）上に結晶性が単結晶ウエハー並に優れ
たＳｉ結晶層を得るうえで、生産性、均一性、制御性、
経済性の面において卓越した方法を提供することができ
る。
透過性下地材料）上に結晶性が単結晶ウエハー並に優れ
たＳｉ結晶層を得るうえで、生産性、均一性、制御性、
経済性の面において卓越した方法を提供することができ
る。
【０１０３】更に本発明によれば、従来のＳＯＩデバイ
スの利点を引き出すと共に、応用可能な半導体基板の作
製方法を提案することができる。
スの利点を引き出すと共に、応用可能な半導体基板の作
製方法を提案することができる。
【０１０４】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提案するこ
とができる。
【０１０５】また本発明によれば、単結晶層中の欠陥を
効率よく滅殺し、良質な単結晶Ｓｉ薄膜を光透過性下地
材料上に形成する方法提案することができる。
効率よく滅殺し、良質な単結晶Ｓｉ薄膜を光透過性下地
材料上に形成する方法提案することができる。
【０１０６】また、本発明によれば光透過性下地材料上
に優れた結晶性を有する単結晶Ｓｉ層を有する半導体基
板を提供することができる。
に優れた結晶性を有する単結晶Ｓｉ層を有する半導体基
板を提供することができる。
【０１０７】本発明によれば、元々良質な単結晶Ｓｉ基
板を出発材料として、単結晶層を表面のみに残して下部
のＳｉ基板およびエピタキシャル層の欠陥を多く含む領
域を透明なＳｉＯ２に変質させるものであり、実施例に
も詳細に記述したように、多数処理を短時間に行なうこ
とが可能となり、その生産性と経済性に多大の進歩があ
る。
板を出発材料として、単結晶層を表面のみに残して下部
のＳｉ基板およびエピタキシャル層の欠陥を多く含む領
域を透明なＳｉＯ２に変質させるものであり、実施例に
も詳細に記述したように、多数処理を短時間に行なうこ
とが可能となり、その生産性と経済性に多大の進歩があ
る。
【図１】本発明の工程を説明するための模式的断面であ
る。
る。
【図２】本発明の工程を説明するための模式的断面であ
る。
る。
【図３】本発明の工程を説明するための模式的断面であ
る。
る。
【図４】本発明の工程を説明するための模式的断面であ
る。
る。
【図５】本発明の工程を説明するための模式的断面であ
る。
る。
【図６】本発明の工程を説明するための模式的断面であ
る。
る。
【図７】本発明の工程を説明するための模式的断面であ
る。
る。
【図８】本発明の工程を説明するための模式的断面であ
る。
る。
【図９】本発明の工程を説明するための模式的断面であ
る。
る。
【符号の説明】
１１ Ｐ型または高濃度Ｎ型Ｓｉ単結晶基板１２
多孔質Ｓｉ基板 １３ Ｓｉエピタキシャル層 １４ 酸化多孔質Ｓｉ基板 １５ Ｓｉ酸化層 １６ Ｓｉ酸化層 １７ Ｓｉ単結晶層 １８ 下地材料 ２１ Ｐ型または高濃度Ｎ型Ｓｉ単結晶基板２２
多孔質Ｓｉ基板 ２３ Ｓｉエピタキシャル層 ２４ Ｓｉ３Ｎ４酸化防止膜 ２５ 酸化多孔質Ｓｉ基板 ２６ Ｓｉ酸化層 ２７ Ｓｉ単結晶層 ２８ 下地材料
多孔質Ｓｉ基板 １３ Ｓｉエピタキシャル層 １４ 酸化多孔質Ｓｉ基板 １５ Ｓｉ酸化層 １６ Ｓｉ酸化層 １７ Ｓｉ単結晶層 １８ 下地材料 ２１ Ｐ型または高濃度Ｎ型Ｓｉ単結晶基板２２
多孔質Ｓｉ基板 ２３ Ｓｉエピタキシャル層 ２４ Ｓｉ３Ｎ４酸化防止膜 ２５ 酸化多孔質Ｓｉ基板 ２６ Ｓｉ酸化層 ２７ Ｓｉ単結晶層 ２８ 下地材料
Claims (8)
- 【請求項１】 光透過性下地材料上にシリコン単結晶
層を有する半導体基板の形成方法において、多孔質シリ
コン基板上に単結晶シリコン層をエピタキシャル成長に
より形成し、前記多孔質シリコン基板及び前記単結晶シ
リコン層に酸化処理を施すことを特徴とする半導体基板
の形成方法。 - 【請求項２】 前記シリコン基板はＰ型または高濃度
Ｎ型である請求項１に記載の半導体基板の形成方法。 - 【請求項３】 基板上に形成された前記シリコン単結
晶の厚さが５０ミクロン以下である請求項１記載の半導
体基板の形成方法。 - 【請求項４】 前記酸化する工程が酸素を含む雰囲気
中での加熱工程を含む請求項１に記載の半導体基板の形
成方法。 - 【請求項５】 前記酸化工程は、大気圧よりも高い圧
力で行われる請求項４に記載の半導体基板の形成方法。 - 【請求項６】 前記シリコン単結晶層は分子線エピタ
キシャル法、プラズマＣＶＤ法、光ＣＶＤ法、バイアス
・スパッター法から選ばれる方法によって形成される請
求項１に記載の半導体基板の形成方法。 - 【請求項７】 前記多孔質シリコン基板は陽極化成に
より形成する請求項１に記載の半導体基板の形成方法。 - 【請求項８】 前記陽極化成はＨＦ溶液中で行われる
請求項７に記載の半導体基板の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00325391A JP3176072B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体基板の形成方法 |
| US07/820,371 US5258322A (en) | 1991-01-16 | 1992-01-14 | Method of producing semiconductor substrate |
| EP92100607A EP0501119B1 (en) | 1991-01-16 | 1992-01-15 | Method of producing semiconductor substrate |
| CA002059368A CA2059368C (en) | 1991-01-16 | 1992-01-15 | Method of producing semiconductor substrate |
| DE69231777T DE69231777T2 (de) | 1991-01-16 | 1992-01-15 | Verfahren zur Herstellung eines Halbleitersubstrats |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00325391A JP3176072B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体基板の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241414A true JPH04241414A (ja) | 1992-08-28 |
| JP3176072B2 JP3176072B2 (ja) | 2001-06-11 |
Family
ID=11552303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00325391A Expired - Fee Related JP3176072B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体基板の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5258322A (ja) |
| EP (1) | EP0501119B1 (ja) |
| JP (1) | JP3176072B2 (ja) |
| CA (1) | CA2059368C (ja) |
| DE (1) | DE69231777T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5405802A (en) * | 1992-01-31 | 1995-04-11 | Canon Kabushiki Kaisha | Process of fabricating a semiconductor substrate |
| US5907767A (en) * | 1996-06-11 | 1999-05-25 | Nec Corporation | Backside-illuminated charge-coupled device imager and method for making the same |
| JP2007123875A (ja) * | 2005-10-26 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171512B1 (en) | 1991-02-15 | 2001-01-09 | Canon Kabushiki Kaisha | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
| JPH05217824A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体ウエハ及びその製造方法 |
| US5331180A (en) * | 1992-04-30 | 1994-07-19 | Fujitsu Limited | Porous semiconductor light emitting device |
| JPH06244389A (ja) * | 1992-12-25 | 1994-09-02 | Canon Inc | 半導体基板の作製方法及び該方法により作製された半導体基板 |
| CA2231625C (en) * | 1997-03-17 | 2002-04-02 | Canon Kabushiki Kaisha | Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate |
| JPH11195775A (ja) | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
| DE19802131B4 (de) * | 1998-01-21 | 2007-03-15 | Robert Bosch Gmbh | Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material |
| US6372601B1 (en) * | 1998-09-03 | 2002-04-16 | Micron Technology, Inc. | Isolation region forming methods |
| US6284671B1 (en) * | 1998-11-19 | 2001-09-04 | National Research Council Of Canada | Selective electrochemical process for creating semiconductor nano-and micro-patterns |
| EP1244139A2 (en) * | 2001-03-23 | 2002-09-25 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of semiconductor film |
| DE10143936A1 (de) * | 2001-09-07 | 2003-01-09 | Infineon Technologies Ag | Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor |
| JP4554180B2 (ja) * | 2003-09-17 | 2010-09-29 | ソニー株式会社 | 薄膜半導体デバイスの製造方法 |
| EP2021533A4 (en) * | 2006-05-15 | 2010-01-06 | Arise Technologies Corp | LOW TEMPERATURE DOPING PROCESS FOR SILICON GALETTE DEVICE |
| US20170092725A1 (en) * | 2015-09-29 | 2017-03-30 | International Business Machines Corporation | Activated thin silicon layers |
| KR102436491B1 (ko) * | 2018-06-27 | 2022-08-25 | 이예순 | 호차 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584818B2 (ja) * | 1977-04-30 | 1983-01-27 | 松下電器産業株式会社 | 半導体基体の製造方法 |
| JPS592185B2 (ja) * | 1980-02-04 | 1984-01-17 | 日本電信電話株式会社 | 半導体基体内への絶縁領域の形成法 |
| JPS5825245A (ja) * | 1981-07-23 | 1983-02-15 | Clarion Co Ltd | 半導体集積回路およびその製法 |
| JPS59144149A (ja) * | 1983-02-08 | 1984-08-18 | Toko Inc | 誘電体分離基板の製造方法 |
| US5098850A (en) * | 1989-06-16 | 1992-03-24 | Canon Kabushiki Kaisha | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them |
| JP3253099B2 (ja) * | 1990-03-27 | 2002-02-04 | キヤノン株式会社 | 半導体基板の作製方法 |
-
1991
- 1991-01-16 JP JP00325391A patent/JP3176072B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-14 US US07/820,371 patent/US5258322A/en not_active Expired - Fee Related
- 1992-01-15 CA CA002059368A patent/CA2059368C/en not_active Expired - Fee Related
- 1992-01-15 DE DE69231777T patent/DE69231777T2/de not_active Expired - Fee Related
- 1992-01-15 EP EP92100607A patent/EP0501119B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5405802A (en) * | 1992-01-31 | 1995-04-11 | Canon Kabushiki Kaisha | Process of fabricating a semiconductor substrate |
| US5679475A (en) * | 1992-01-31 | 1997-10-21 | Canon Kabushiki Kaisha | Semiconductor substrate and process for preparing the same |
| US5907767A (en) * | 1996-06-11 | 1999-05-25 | Nec Corporation | Backside-illuminated charge-coupled device imager and method for making the same |
| JP2007123875A (ja) * | 2005-10-26 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69231777T2 (de) | 2001-08-23 |
| DE69231777D1 (de) | 2001-05-17 |
| US5258322A (en) | 1993-11-02 |
| EP0501119A3 (ja) | 1995-03-01 |
| CA2059368A1 (en) | 1992-07-17 |
| JP3176072B2 (ja) | 2001-06-11 |
| EP0501119B1 (en) | 2001-04-11 |
| EP0501119A2 (en) | 1992-09-02 |
| CA2059368C (en) | 1998-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| US5374581A (en) | Method for preparing semiconductor member | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| US5767020A (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JPH04241414A (ja) | 半導体基板の形成方法 | |
| JPH05275663A (ja) | 半導体素子基体及びその作製方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| JPH05217893A (ja) | 半導体基材の作製方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP3297600B2 (ja) | 半導体基板の作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3128077B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JPH05218316A (ja) | 半導体装置及びその製造方法 | |
| JPH04349621A (ja) | 半導体基材の作製方法 | |
| JP3112103B2 (ja) | 半導体装置 | |
| JPH09121039A (ja) | 半導体部材 | |
| JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 | |
| JPH07326719A (ja) | 貼り合わせ半導体基板の形成方法 | |
| JPH05217828A (ja) | 半導体基体及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| LAPS | Cancellation because of no payment of annual fees |