JPH04239837A - シリアルバス通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ伝送技術に関し
、特に、１：Ｎで接続されているマスターとスレーブ間
のシリアルバス通信方式に関する。

【０００２】

【従来の技術】従来、シリアルバスデータ伝送は、マス
ターと複数のスレーブとの間にクロック線、送受信制御
線、送信用データ線、受信用データ線を備え、マスター
が送出するクロックに同期し、送信用データ線にてデー
タをスレーブに送出する。一方、スレーブは、マスター
が送出するクロックに同期して受信用データ線にてデー
タをマスターに送出しており、マスターは送受信制御線
にてデータの送信・受信のコントロールを行っていた。

【０００３】図３は従来のシリアルバス伝送のブロック
図、図４はこの従来の方式のタイミングチャートである
。

【０００４】このような従来のシリアルバス伝送では、
マスター部３０がマスター側制御部３１を備え、スレー
ブ部４０−１がスレーブ側制御部４１を備えている。ス
レーブ部４０−２〜４０−Ｎもスレーブ部４０−１と同
様となっている。

【０００５】この従来のシリアルバス伝送では、マスタ
ー部３０が送受信制御信号である送受信制御パルス２０
１と、クロック信号であるクロック２０２と、データ信
号である送信データ２０３とをスレーブ部４０−１〜４
０−Ｎに送る。一方、スレーブ部４０−１〜４０−Ｎが
データ信号である受信データ２０４をマスター部３０に
送る。

【０００６】

【発明が解決しようとする課題】上述した従来のシリア
ルバス通信方式により双方向シリアルデータ伝送を行う
には、クロック線、送信用データ線、受信用データ線、
送受信制御線の４本をマスター・スレーブ間に接続しな
ければならない。このため、スレーブの数が多いときや
、マスター別に装置の処理を行う時は、マスターを複数
個用意していなければならず、シリアル伝送のライン数
は［４本×マスター数］となり、多くのシリアル伝送用
ラインを必要とする欠点がある。

【０００７】本発明の目的は、このような欠点を除去し
、シリアル伝送用ラインの数を少なくできるシリアルバ
ス通信方式を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、マスターがス
レーブにクロックを送出するクロック線と、マスターと
スレーブとの間のシリアルデータを伝送するデータ線と
により、マスターと複数のスレーブが１：Ｎでのマスタ
ー・スレーブ間双方向データ伝送を行うシリアルバス通
信方式であって、マスターは、あらかじめ準備されてい
る送信用データを読み出し、受信用データを書き込むマ
スター側メモリと、スレーブとのデータ通信の同期をと
るためのマスター側同期用データを送出するマスター側
同期用データ部と、マスター側メモリとのシリアルデー
タの読み出し、書き込みを制御し、同期用データ部から
の同期用データを受け同期検出用信号を送出し、クロッ
クをクロック線に送出するマスター側制御部と、マスタ
ー側制御部の制御により、データ線を経由するデータの
受信と送信とを切り替えるマスター側入出力ドライバー
とを有し、スレーブは、あらかじめ準備されている送信
用データを読み出し、受信用データを書き込むスレーブ
側メモリと、スレーブが各々にもつアドレスを保持する
スレーブ・アドレス部と、マスターとデータを送受信す
るときに、マスターとのデータ伝送の同期をとるための
スレーブ側同期検出部と、同期検出部から同期の検出ま
たは不検出のパルスを受け、同期検出のときに、スレー
ブ・アドレス部のアドレスにより、スレーブ側メモリと
のシリアルデータの読み出し、書き込みを制御するスレ
ーブ側制御部と、マスター側制御部の制御により、デー
タ線を経由するデータの受信と送信とを切り替えるスレ
ーブ側入出力ドライバーとを有することを特徴としてい
る。

【０００９】また、前述した本発明において、同期用デ
ータ部が送出する同期用データは、あらかじめ定められ
ているロジックパターンであるのが好適である。

【００１０】

【実施例】次に、本発明の実施例について、図面を参照
して説明する。

【００１１】図１は、本発明の一実施例を示すブロック
図である。図１に示す実施例は、マスター部１０と複数
のスレーブ部２０−１〜２０−Ｎが１：Ｎでのマスター
・スレーブ間双方向データ伝送を行う同期式シリアルバ
スのデータ伝送において、あらかじめ準備されている送
信用データの読み出し／受信用データの書き込みを行う
マスター側ＲＡＭ（Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　
Ｍｅｍｏｒｙ）１１と、あらかじめ準備されている送信
用データの読み出し／受信用データの書き込みを行うス
レーブ側ＲＡＭ２１と、マスター部１０がスレーブ部に
送出するクロック線１と、マスター部１０とスレーブ部
間シリアルデータを伝送するデータ線２と、データの受
信と送信の切り替え機能を持つマスター側入出力ドライ
バー１４と、データの受信と送信の切り替え機能を持つ
スレーブ側入出力ドライバー２５と、スレーブ部とのデ
ータ通信の同期をとる手段であるマスター側同期用デー
タ部１３と、スレーブ部を各々にもつスレーブ・アドレ
ス部２３と、マスター部１０とのデータ送受信において
、マスター部１０とのデータ伝送の同期をとる手段であ
るスレーブ側同期検出部２４と、マスター側ＲＡＭ１１
とのシリアルデータの読み出し、書き込みを制御し、同
期用データを受け、同期検出用信号をスレーブ部に送出
する手段であって、入出力ドライバー１４の入出力切り
替えを行う手段であるマスター側制御部１２と、スレー
ブ側ＲＡＭ２１とのシリアルデータの読み出し、書き込
みを制御し同期検出部の検出／不検出パルスを受け、入
出力ドライバー２５の入出力切り替えを行う手段である
スレーブ側制御部２２とを備えている。

【００１２】次に、本実施例の動作を、図２のタイミン
グチャートを用いて説明する。

【００１３】マスター部１０とスレーブ部との間でシリ
アルデータ処理を行う場合、マスター側同期用データ部
１３より規定のロジックパターンを入力したマスター側
制御部１２は、クロック線２に５０％デューティ（ＤＵ
ＴＹ）のクロックを送出すると共に、マスター側入出力
ドライバー１４に同期用データを出力し、さらにマスタ
ー側入出力ドライバー１４を出力にする信号を送出する
。同期用データ部１３からマスター側同期用データを受
けた入出力ドライバー１４は、データ線１に同期用デー
タを送出する。

【００１４】スレーブ部２０−１から２０−Ｎのそれぞ
れは、電源投入後、スレーブ側制御部２２にて各々のス
レーブ側入出力ドライバー２５を入力に設定する。また
、データ線１からのデータと、クロック線２からのクロ
ックとを受けたスレーブ側同期検出部２４では、マスタ
ー部１０が出力した規定のロジックパターンである同期
用データを検出し、検出／不検出信号をスレーブ側制御
部２２に出力する。同期検出信号を受けたスレーブ側制
御部２２は、この時、シリアルデータ入出力処理をリセ
ットし、これよりシリアルデータ入出力処理を始める。 マスター部１０のＲＡＭ１１よりシリアルデータを入力
したマスター側制御部１２は、スレーブ部に対してクロ
ックに同期してシリアルデータを送出する。データ線１
にてシリアルデータを受けたスレーブ制御部２２は、シ
リアルデータ上のスレーブ部のアドレスとスレーブ部自
身のアドレスとを比較し、一致したとき、シリアルデー
タを取り込み、スレーブ側ＲＡＭ２１にこのデータを書
き込む。スレーブ側ＲＡＭ２１は、スレーブ側シリアル
データ入出力端子２６にデータを出力する。

【００１５】シリアルデータを送出したマスター側制御
部１２は、マスター側入出力ドライバー１４を出力から
入力に切り替える。同じく、シリアルデータを受けたス
レーブ側制御部２２は、スレーブ側入出力ドライバー２
５を入力から出力に切り替える。スレーブ側ＲＡＭ２１
からシリアルデータを受けたスレーブ側制御部２２は、
マスター部１０が送出するクロックに同期して、シリア
ルデータをマスター部１０に送出する。シリアルデータ
を受けたマスター側制御部１２は、マスター側ＲＡＭ１
１にこのデータを書き込む。マスター側ＲＡＭ１１は、
マスター側シリアルデータ入出力端子１５にデータを出
力する。

【００１６】以上説明した処理を繰り返し、１：Ｎの双
方向シリアルデータ通信を行う。

【００１７】ところで、マスター部１０は、スレーブ部
より応答が返って来ない時、通信失敗と判定し、次回の
ポーリングのときにリトライするか、または、同期検出
用データをスレーブ部に送出してこれをスレーブ部に検
出させ、入出力処理を新たにリセットさせる。

【００１８】このように、マスター部と複数のスレーブ
部の通信は、両局間で同期がとれていて、かつ、スレー
ブ部のアドレスが確定されているので、データ送信・受
信のタイミングが分かり、双方向のデータ通信が可能と
なる。

【００１９】

【発明の効果】以上説明したように、本発明はクロック
線１本とデータ線１本を使い、マスター・スレーブ間同
期検出を行うことにより、双方向データ伝送を可能とし
、従来４本のラインを必要としたデータ伝送方式と比べ
、コントロール線が少なくすむという利点がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１の実施例のタイミングチャートである。

【図３】従来のシリアルバス通信方式の一例を示すブロ
ック図である。

【図４】図３のシリアルバス通信方式のタイミングチャ
ートである。

【符号の説明】

１　　データ線 ２　　クロック線 １０　　マスター部 １１，２１　　ＲＡＭ １２，２２　　制御部 １３　　同期用データ部 １４，２５　　入出力ドライバー １５，２６　　シリアルデータ入出力部２０−１〜２０
−Ｎ　　スレーブ部 ２３　　スレーブ・アドレス部 ２４　　同期検出部

Claims (2)

【特許請求の範囲】
1. 【請求項１】マスターがスレーブにクロックを送出する
   クロック線と、マスターとスレーブとの間のシリアルデ
   ータを伝送するデータ線とにより、マスターと複数のス
   レーブが１：Ｎでのマスター・スレーブ間双方向データ
   伝送を行うシリアルバス通信方式であって、マスターは
   、あらかじめ準備されている送信用データを読み出し、
   受信用データを書き込むマスター側メモリと、スレーブ
   とのデータ通信の同期をとるためのマスター側同期用デ
   ータを送出するマスター側同期用データ部と、マスター
   側メモリとのシリアルデータの読み出し、書き込みを制
   御し、同期用データ部からの同期用データを受け同期検
   出用信号を送出し、クロックをクロック線に送出するマ
   スター側制御部と、マスター側制御部の制御により、デ
   ータ線を経由するデータの受信と送信とを切り替えるマ
   スター側入出力ドライバーとを有し、スレーブは、あら
   かじめ準備されている送信用データを読み出し、受信用
   データを書き込むスレーブ側メモリと、スレーブが各々
   にもつアドレスを保持するスレーブ・アドレス部と、マ
   スターとデータを送受信するときに、マスターとのデー
   タ伝送の同期をとるためのスレーブ側同期検出部と、同
   期検出部から同期の検出または不検出のパルスを受け、
   同期検出のときに、スレーブ・アドレス部のアドレスに
   より、スレーブ側メモリとのシリアルデータの読み出し
   、書き込みを制御するスレーブ側制御部と、マスター側
   制御部の制御により、データ線を経由するデータの受信
   と送信とを切り替えるスレーブ側入出力ドライバーとを
   有することを特徴とするシリアルバス通信方式。
2. 【請求項２】同期用データ部が送出する同期用データは
   、あらかじめ定められているロジックパターンである請
   求項１記載のシリアルバス通信方式。