JPH04235493A - 時間軸補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、再生映像信号の時間軸
変動を除去する時間軸補正回路に関するものであり、詳
細には、時間軸補正の処理によって生じる再生映像信号
と位相復元信号との位相ずれをなくすようにした時間軸
補正回路に関するものである。

【０００２】

【従来の技術】一般に、家庭用のＶＴＲ（Ｖｉｄｅｏ　
Ｔａｐｅ　Ｒｅｃｏｒｄｅｒ）においては、記録信号の
狭帯域化やクロマ信号が受ける時間軸変動の軽減等の目
的から、クロマ信号を正規の周波数よりも低い低域変換
クロマ信号に変換して記録するクロマ信号低域変換記録
方式が採用されている。

【０００３】また、近年のＶＴＲにおいては、高画質化
に対する要求が高まるにつれて、種々の技術が開発され
ているが、その中でも、テープ走行系の影響等により必
然的に生じていた再生映像信号の時間軸変動を容易に除
去し、再生画像の揺れや色相のむらをなくす時間軸補正
回路の改良が進められている。以下に、前述のクロマ信
号低域変換記録方式を採用するＶＴＲに用いられる時間
軸補正回路について説明する。

【０００４】図６に示すように、この時間軸補正回路に
おいては、書込みクロック発生回路（Ｗ−ＣＫ　　ＧＥ
ＮＥ）７１で例えば輝度信号Ｙの水平同期信号に同期す
る書込みクロック信号ＣＫＷが発生する一方、読出しク
ロック発生回路（Ｒ−ＣＫ　　ＧＥＮＥ）７２で周期の
安定した基準信号Ｋに基づいて読出しクロック信号ＣＫ
Ｒが発生している。また、メモリコントローラ７３では
、書込みスタート信号ＷＳおよび読出しスタート信号Ｒ
Ｓが発生している。

【０００５】一方、再生映像信号から分離された輝度信
号Ｙおよび低域変換クロマ信号Ｃｓは、Ａ／Ｄ変換器７
４・７５により、上述の書込みクロック信号ＣＫＷでデ
ィジタルの輝度データＤＹと低域変換クロマデータＤＣ
とに変換される。これら輝度データＤＹおよび低域変換
クロマデータＤＣは、それぞれ書込みスタート信号ＷＳ
によりメモリ７６・７７の０番地のアドレスから書込み
クロック信号ＣＫＷのタイミングで順次書込まれる。こ
の後、メモリ７６・７７内の輝度データＤＹおよび低域
変換クロマデータＤＣは、それぞれ読出しスタート信号
ＲＳで０番地から読み出しが開始され、読出しクロック
信号ＣＫＲのタイミングで順次読み出され、Ｄ／Ａ変換
器７８・７９により同じ読出しクロック信号ＣＫＲでア
ナログの輝度信号Ｙと低域変換クロマ信号Ｃｓとに変換
される。このうち、輝度信号Ｙは、プロセッサ８０によ
り時間軸の安定した同期信号等が新たに付加される。

【０００６】このように、従来の時間軸補正回路は、輝
度信号Ｙおよび低域変換クロマ信号Ｃｓをディジタル値
に変換して、その時間軸変動に同期する書込みクロック
信号ＣＫＷで一旦メモリ７６・７７に書込んだ後、安定
した周期の読出しクロック信号ＣＫＲでメモリ７６・７
７から読出すことにより、輝度信号Ｙおよび低域変換ク
ロマ信号Ｃｓの時間軸変動を安定化させるようになって
いる。

【０００７】ところで、例えばＶＨＳ方式のＶＴＲは、
クロマ信号の位相が記録時に１Ｈ毎に９０°ずらされて
いるため、時間軸補正回路を経た低域変換クロマ信号Ｃ
ｓは、元のクロマ信号の周波数および位相に復元される
必要がある。従って、上記の低域変換クロマ信号Ｃｓは
、図示しない周波数変換部に入力された際に、ヘッド切
替えパルス等のいわゆるクロマローテーション信号に同
期した局部発振信号で、元の周波数のクロマ信号に変換
されると共に、元の位相に復元されることになる。そし
て、この復元されたクロマ信号は、１Ｈ遅延回路を用い
たクロストーク除去回路に入力され、隣接トラックのク
ロマ信号により発生するクロストーク成分が除去される
ようになっている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の時間軸補正回路では、輝度信号Ｙおよび低域変換ク
ロマ信号Ｃｓがメモリ７６・７７に一時的に蓄えられた
後に時間軸補正されて出力されることから、時間軸変動
の大きさに応じて微妙に変化した遅延を生じている。こ
のため、クロマローテーション信号と低域変換クロマ信
号Ｃｓとは、上記の遅延時間に相当する位相差を生じる
ことになり、この位相差は、周波数変換のための局部発
振信号がクロマローテイション信号に同期しているため
、低域変換クロマ信号Ｃｓの位相回転方向を切替えるタ
イミングを早めてしまうことになる。そして、このよう
な状態でクロマ信号がクロストーク除去回路に入力され
た場合には、タイミングのずれたクロマ信号がクロスト
ーク成分と相殺されて消失するという不都合が生じると
共に、高速サーチ等の再生モードでクロマローテーショ
ン信号が高速で切替わるとき、再生画面上で部分的に色
が再生されなくなる色抜けが生じるという問題を生じる
ことになる。

【０００９】従って、本発明においては、クロマローテ
ーション信号と低域変換クロマ信号Ｃｓとの位相を一致
させることができる時間軸補正回路を提供することを目
的としている。

【００１０】

【課題を解決するための手段】本発明の時間軸補正回路
は、上記課題を解決するために、位相回転された低域変
換クロマ信号をクロマローテーション信号に同期した局
部発振信号で正規のクロマ信号に変換する周波数変換回
路を有したＶＴＲに備えられ、上記低域変換クロマ信号
を書込みスタート信号に同期させてメモリに記憶させた
後、読出しスタート信号に同期させてメモリから出力さ
せる時間軸補正回路において、上記時間軸補正回路は、
上記クロマローテーション信号の位相を書込みスタート
信号と読出しスタート信号との位相差分遅延させるタイ
ムシフター回路を有していることを特徴としている。

【００１１】

【作用】上記の構成によれば、周波数変換回路は、書込
みスタート信号と読出しスタート信号との時間差分遅延
された位相を有したクロマローテーション信号に同期し
た局部発振信号で低域変換クロマ信号を正規のクロマ信
号に変換するようになっており、上記の書込みスタート
信号と読出しスタート信号とは、低域変換クロマ信号の
メモリの記憶と出力とに同期している。

【００１２】従って、上記の局部発振信号の位相は、低
域変換クロマ信号の位相と一致することになり、位相回
転が正しく相殺されることになる。これにより、本実施
例の周波数変換回路を有したＶＴＲは、通常再生時は勿
論、クロマローテーション信号が高速で切り替わる高速
サーチの場合でも画面上での色抜けが防止されることに
なる。

【００１３】

【実施例】本発明の一実施例について図１ないし図５に
基づいて説明すれば、以下の通りである。

【００１４】本実施例に係る時間軸補正回路は、図２に
示すように、低域クロマ信号記録方式を採用したＶＴＲ
の再生系に設けられており、この再生系は、図示しない
磁気テープに記録された複合カラー映像信号を読み取る
ようになっている。上記の複合カラー映像信号の磁気テ
ープへの記録パターンは、標準ＮＴＳＣ方式の複合カラ
ー映像信号の１フィールド分が１トラックに記録された
ものであり、この複合カラー映像信号のクロマ信号は、
副搬送波を低域に周波数変換した後、位相を１水平同期
毎に９０°回転させ、さらに、１フィールド毎に回転方
向を反転させて輝度信号のＦＭ波に重畳させて記録され
たものである。

【００１５】上記の記録パターンで磁気テープに記録さ
れた複合カラー映像信号は、再生系の磁気ヘッド１で再
生映像信号Ａとして読み取られるようになっている。こ
の再生映像信号Ａは、磁気ヘッド１に接続されたヘッド
アンプ回路２に入力されるようになっており、このヘッ
ドアンプ回路２は、再生映像信号Ａを所定の電圧レベル
の再生映像信号Ｂに増幅するようになっている。

【００１６】上記のヘッドアンプ回路２は、ＨＰＦ回路
３およびＬＰＦ回路４とに接続されており、ＨＰＦ回路
３は、入力された再生映像信号ＢからＦＭ変調波を分離
するようになっている一方、ＬＰＦ回路４は、再生映像
信号Ｂから低域変換クロマ信号Ｆを分離するようになっ
ている。そして、上記のＨＰＦ回路３は、ＦＭ変調波を
輝度信号Ｃに復調する復調器５を介して時間軸補正回路
６に接続されている一方、ＬＰＦ回路４は、直接的に時
間軸補正回路６に接続されている。

【００１７】上記の時間軸補正回路６は、図１に示すよ
うに、書込みクロック信号ＣＫＷの入力時にアナログ信
号をデジタル信号に変換する一対のＡ／Ｄ変換器１０・
１１を有しており、一方のＡ／Ｄ変換器１０には、上述
の復調器５からの輝度信号Ｃが入力されるようになって
いる一方、他方のＡ／Ｄ変換器１１には、ＬＰＦ回路４
からの低域変換クロマ信号Ｆが入力されるようになって
いる。上記のＡ／Ｄ変換器１０・１１は、メモリ１２・
１３にそれぞれ接続されており、一方のメモリ１２は、
Ａ／Ｄ変換器１０でデジタル値に変換された輝度データ
Ｃｄを記憶するようになっている。また、他方のメモリ
１３は、Ａ／Ｄ変換器１１でデジタル値に変換された低
域変換クロマデータＦｄを記憶するようになっている。

【００１８】上記のメモリ１２・１３は、Ｗ端子１２ａ
・１３ａとＷＳ端子１２ｂ・１３ｂとＲＳ端子１２ｃ・
１３ｃとＲ端子１２ｄ・１３ｄとを有しており、Ｗ端子
１２ａ・１３ａは、Ａ／Ｄ変換器１０・１１に接続され
ていると共に、書込みクロック発生回路（Ｗ−ＣＫ　　
ＧＥＮＥ）１４およびシステムコントローラ１５に接続
されている。そして、この書込みクロック発生回路１４
には、輝度信号Ｃが入力されるようになっており、書込
みクロック発生回路１４は、輝度信号Ｃの入力時に書込
みクロック信号ＣＫＷをＡ／Ｄ変換器１０・１１、メモ
リ１２・１３のＷ端子１２ａ・１３ａ、およびシステム
コントローラ１５に出力するようになっている。

【００１９】上記のシステムコントローラ１５は、メモ
リ１２・１３のＷＳ端子１２ｂ・１３ｂとＲＳ端子１２
ｃ・１３ｃとに接続されており、ＷＳ端子１２ｂ・１３
ｂに書込みスタート信号ＷＳを出力するようになってい
る一方、ＲＳ端子１２ｃ・１３ｃに読出しスタート信号
ＲＳを出力するようになっている。そして、上記のシス
テムコントローラ１５は、書込みスタート信号ＷＳをメ
モリ１２・１３に入力させることで、Ａ／Ｄ変換器１０
・１１からの輝度データＣｄおよび低域変換クロマデー
タＦｄを０番地から記憶させ、書込みクロック信号ＣＫ
Ｗのタイミングで順次記憶させるようになっている。

【００２０】また、上記のシステムコントローラ１５に
は、基準信号Ｋに同期して書込みクロック信号ＣＫＷを
出力するクロック発生回路１６が接続されており、この
クロック発生回路１６は、メモリ１２・１３のＲ端子１
２ｄ・１３ｄにも接続されている。そして、上記のメモ
リ１２・１３は、読出しスタート信号ＲＳが入力された
際に、記憶した輝度データＣｄおよび低域変換クロマデ
ータＦｄを０番地から出力し、読出しクロック信号ＣＫ
Ｒのタイミングで順次出力するようになっている。

【００２１】上記のメモリ１２・１３は、デジタル信号
をアナログ信号に変換するＤ／Ａ変換器１７・１８にそ
れぞれ接続されており、これらのＤ／Ａ変換器１７・１
８には、読出しクロック信号ＣＫＲのタイミングで出力
されるメモリ１２・１３からの輝度データＣｄおよび低
域変換クロマデータＦｄがそれぞれ入力されるようにな
っている。また、これらのＤ／Ａ変換器１７・１８には
、上述の読出しクロック信号ＣＫＲを出力するクロック
発生回路１６が接続されており、Ｄ／Ａ変換器１７・１
８は、入力された輝度データＣｄおよび低域変換クロマ
データＦｄを読出しクロック信号ＣＫＲのタイミングで
アナログ信号に変換して出力するようになっている。 そして、Ｄ／Ａ変換器１７は、安定した同期信号等を挿
入するプロセッサ１９に接続されており、このプロセッ
サ１９を介して補正輝度信号Ｄを出力させるようになっ
ている一方、Ｄ／Ａ変換器１８は、補正低域変換クロマ
信号Ｇを出力するようになっている。

【００２２】また、上記のシステムコントローラ１５は
、タイムシフター回路２０にも接続されており、このタ
イムシフター回路２０に書込みスタート信号ＷＳと読出
しスタート信号ＲＳとを出力するようになっている。 このタイムシフター回路２０は、図３に示すように、一
対の２入力のＮＡＮＤ回路２１・２２を有しており、Ｎ
ＡＮＤ回路２１の一方の入力端子２１ａには、上述の書
込みスタート信号ＷＳが入力されるようになっている。

【００２３】また、ＮＡＮＤ回路２１の他方の入力端子
２１ｂは、ＮＡＮＤ回路２２の出力端子２２ｃに接続さ
れており、ＮＡＮＤ回路２２の一方の入力端子２２ｂは
、ＮＡＮＤ回路２１の出力端子２１ｃに接続されている
。そして、ＮＡＮＤ回路２２の他方の入力端子２２ａに
は、読出しスタート信号ＲＳが入力されるようになって
いる。これにより、上記のＮＡＮＤ回路２１・２２は、
フリップフロップを構成することになり、書込みスター
ト信号ＷＳと読出しスタート信号ＲＳとが入力される時
間差に等しいパルス幅の遅延時間幅信号ｃを出力するよ
うになっている。

【００２４】上記のＮＡＮＤ回路２１の出力端子２２ｃ
は、ダイオードと抵抗器とコンデンサとで構成された整
流器２３に接続されており、この整流器２３は、直流増
幅器２４に接続されている。この直流増幅器２４は、３
個のオペアンプ２４ａ・２４ｄ・２４ｅを有しており、
オペアンプ２４ａは、＋入力端子が上記の整流器２３に
接続されている。また、オペアンプ２４ａの−入力端子
は、抵抗器２４ｂを介してＧＮＤに接続されていると共
に、可変抵抗器２４ｃを介してオペアンプ２４ａの出力
端子に接続されており、このオペアンプ２４ａの出力端
子は、オペアンプ２４ｄの＋入力端子に接続されている
。

【００２５】上記のオペアンプ２４ｄは、−入力端子が
抵抗器２４ｆを介してオペアンプ２４ｄの出力端子に接
続されていると共に、抵抗器２４ｇを介してオペアンプ
２４ｅの出力端子および−入力端子に接続されてる。ま
た、このオペアンプ２４ｅの＋入力端子は、電源および
ＧＮＤに接続された可変抵抗器２４ｈに接続されている
。そして、これらのオペアンプ２４ａ・２４ｄ・２４ｅ
を有した直流増幅器２４は、整流器２３を介して入力さ
れた遅延時間幅信号ｃを直流信号ｄに変換して出力する
ようになっている。

【００２６】上記の直流増幅器２４は、ダイオードや抵
抗器、電界コンデンサ等からなるバリキャップ２５ａ・
２５ｂに接続されており、これらのバリキャップ２５ａ
・２５ｂに直流信号ｄを出力するようになっている。上
記のバリキャップ２５ａ・２５ｂは、単安定マルチ回路
２６ａ・２６ｂの時定数を決定するようになっており、
これらの単安定マルチ回路２６ａ・２６ｂは、バリキャ
ップ２５ａ・２５ｂに入力された直流信号ｄから上述の
遅延時間幅信号ｃのパルス幅に等しい時定数が設定され
るようになっている。

【００２７】上記の一方の単安定マルチ回路２６ａには
、クロマローテーション信号Ｌが入力されるようになっ
ている。尚、このクロマローテーション信号Ｌは、通常
再生時がヘッド切換信号に同期した信号である一方、サ
ーチ時等の磁気ヘッド１が複数の記録トラックを横切っ
て再生する場合がヘッドアンプ切換信号に同期した信号
である。

【００２８】また、他方の単安定マルチ回路２６ｂには
、ＮＯＴ回路２７を介して反転したクロマローテーショ
ン信号ｅが入力されるようになっている。そして、これ
らのクロマローテーション信号Ｌ・ｅが入力される単安
定マルチ回路２６ａ・２６ｂは、２入力のＮＯＲ回路２
８の入力端子にそれぞれ接続されており、これらの入力
端子にクロマローテーション信号Ｌ・ｅの立ち上がりエ
ッジに同期し、且つ遅延時間幅信号ｃのパルス幅に等し
いパルス幅を有する時間幅信号ｆ・ｇを出力するように
なっている。

【００２９】尚、上記の時間幅信号ｆ・ｇは、バリキャ
ップ２５ａ・２５ｂと単安定マルチ回路２６ａ・２６ｂ
とで形成されるようになっているが、これに限定される
ことはなく、例えば電子ボリュームを直流信号ｄで制御
して形成されるようになっていても良い。

【００３０】上記のＮＯＲ回路２８は、出力端子がＤ−
Ｆ／Ｆ回路２９のクロック端子２９ａに接続されており
、このクロック端子２９ａに両時間幅信号ｆ・ｇを論理
和した合成信号ｈを出力するようになっている。また、
このＤ−Ｆ／Ｆ回路２９は、上記のクロック端子２９ａ
の他、Ｄ端子２９ｂも有しており、このＤ端子２９ｂに
は、クロマローテーション信号Ｌが入力されるようにな
っている。そして、このＤ−Ｆ／Ｆ回路２９は、クロッ
ク端子２９ａに入力された合成信号ｈの立ち上がりエッ
ジでＤ端子２９ｂに入力されたクロマローテーション信
号Ｌをラッチして補正クロマローテーション信号Ｌ１を
出力し、合成信号ｈの立ち下がりエッジで補正クロマロ
ーテーション信号Ｌ１の出力を停止するようになってい
る。これにより、上記の補正クロマローテイション信号
Ｌ１は、クロマローテーション信号Ｌよりも書込みスタ
ート信号ＷＳと読出しスタート信号ＲＳとの時間差分と
なる遅延時間幅信号ｃのパルス幅が遅延されたものにな
っている。

【００３１】上記のタイムシフター回路２０から出力さ
れる補正クロマローテーション信号Ｌ１は、図２に示す
ように、周波数変換回路（ｆ−ＣＯＮＶ）７に入力され
るようになっている。また、この周波数変換回路７には
、上述の時間軸補正回路６から出力される補正輝度信号
Ｄおよび補正低域変換クロマ信号Ｇも入力されるように
なっており、補正低域変換クロマ信号Ｇは、図４に示す
ように、周波数変換回路７のＬＰＦ回路３０を介してｆ
−ＣＯＮＶ（Ｍ）回路３１に入力されるようになってい
る一方、補正輝度信号Ｄは、水平同期分離回路（ＳＹＮ
Ｃ・ＳＥＰ）３３に入力されるようになっている。

【００３２】上記のｆ−ＣＯＮＶ（Ｍ）回路３１には、
ｆ−ＣＯＮＶ（Ｓ）回路３２が接続されている。このｆ
−ＣＯＮＶ（Ｓ）回路３２には、上述の水平同期分離回
路３３とＡＦＣ回路３４と位相回転発生器であるＰＳ−
ＲＯＭ３５とで構成された第１回路系と、ＩＤ・ＧＥＮ
Ｅ回路４１に接続された基準ｆｃ信号発生器（Ｘ−ＯＳ
Ｃ）３６と位相比較器３７とＶＣＯ回路３８とでＡＰＣ
ループを形成する第２回路系とが接続されており、上記
の第２回路系は、基準信号ｆｃをｆ−ＣＯＮＶ（Ｓ）回
路３２に出力するようになっている。

【００３３】また、上記の第１回路系は、補正低域変換
クロマ信号Ｇと同一周波数で同一位相回転をした連続波
信号（ＰＳ・４０・ｆＨ　）を補正クロマローテーショ
ン信号Ｌ１に同期してｆ−ＣＯＮＶ（Ｓ）回路３２に出
力するようになっており、ｆ−ＣＯＮＶ（Ｓ）回路３２
は、第２回路系からの連続波信号（ＰＳ・４０・ｆＨ　
）と第１回路系からの基準信号ｆｃとで局部発振信号（
ｆｃ＋ＰＳ・４０・ｆＨ　）を形成するようになってい
る。

【００３４】上記の局部発振信号（ｆｃ＋ＰＳ・４０・
ｆＨ　）および補正低域変換クロマ信号Ｇが入力される
ｆ−ＣＯＮＶ（Ｍ）回路３１は、１Ｈ・ＤＥＬＡＹ回路
３９の入力側と出力側とに接続されている。この１Ｈ・
ＤＥＬＡＹ回路３９の出力側は、ＩＤ・ＧＥＮＥ回路４
１に接続されたＢＰＦ回路４０に接続されており、この
ＢＰＦ回路４０を介して隣接トラックからのクロストー
ク成分を除去し、正規のクロマ信号である副搬送波クロ
マ信号Ｈを出力するようになっている。

【００３５】上記の副搬送波クロマ信号Ｈを出力する周
波数変換回路７は、図２に示すように、合成器９の一方
の入力側に接続されている。一方、この合成器９の他方
の入力側には、副搬送波クロマ信号Ｈに時間合わせする
ＤＥＬＡＹ回路８が接続されており、このＤＥＬＡＹ回
路８には、時間軸補正回路６から補正輝度信号Ｄが入力
されるようになっている。そして、上記の合成器９は、
副搬送波クロマ信号ＨとＤＥＬＡＹ回路８で時間合わせ
された補正輝度信号Ｅとを合成して複合カラー映像信号
Ｉを出力するようになっている。

【００３６】上記の構成において、時間軸補正回路の動
作について以下に説明する。

【００３７】磁気テープに記録された複合カラー映像信
号は、図２に示すように、再生系の磁気ヘッド１で再生
映像信号Ａとして読み取られることになる。この際、上
記の再生映像信号Ａは、磁気ヘッド１の速度変動等で時
間軸が変動しており、この時間軸変動を有した状態でヘ
ッドアンプ回路２に入力され、所定の電圧レベルに増幅
された再生映像信号ＢとしてＨＰＦ回路３およびＬＰＦ
回路４に入力されることになる。そして、ＨＰＦ回路３
に入力された再生映像信号Ｂは、ＦＭ変調波Ｂが分離さ
れ、このＦＭ変調波Ｂが復調器５で輝度信号Ｃに復調さ
れた後、時間軸補正回路６に入力されることになる一方
、ＬＰＦ回路４に入力された再生映像信号Ｂは、低域変
換クロマ信号Ｆが分離され、この低域変換クロマ信号Ｆ
が時間軸補正回路６に入力されることになる。

【００３８】上記の時間軸変動を有した状態で周波数変
換回路７に入力された輝度信号Ｃおよび低域変換クロマ
信号Ｆは、図１に示すように、Ａ／Ｄ変換器１０・１１
にそれぞれ入力されることになる。そして、これらのＡ
／Ｄ変換器１０・１１は、書込みクロック発生回路１４
からの輝度信号Ｃに同期した書込みクロック信号ＣＫＷ
が入力されるタイミングで、輝度信号Ｃと低域変換クロ
マ信号Ｆとをデジタル値の輝度データＣｄと低域変換ク
ロマデータＦｄとに変換し、メモリ１２・１３に出力す
ることになる。

【００３９】メモリ１２・１３に入力された輝度データ
Ｃｄと低域変換クロマデータＦｄとは、システムコント
ローラ１５からの書込みスタート信号ＷＳで０番地のア
ドレスから記憶を開始し、上述の書込みクロック信号Ｃ
ＫＷのタイミングで順次記憶されることになる。この後
、メモリ１２・１３に記憶された輝度データＣｄと低域
変換クロマデータＦｄとは、システムコントローラ１５
からの読出しスタート信号ＲＳで０番地のアドレスから
読み出しが開始されることになり、この読み出しは、基
準信号Ｋに同期した読出しクロック信号ＣＫＲのタイミ
ングで実行されることになる。

【００４０】これにより、メモリ１２・１３から出力さ
れる輝度データＣｄと低域変換クロマデータＦｄとは、
時間軸変動が除去された状態になり、輝度データＣｄは
、Ｄ／Ａ変換器１７でアナログ信号に変換された後、プ
ロセッサ１９で安定した同期信号等が挿入されて補正輝
度信号Ｄに形成されることになる。一方、低域変換クロ
マデータＦｄは、Ｄ／Ａ変換器１８でアナログ信号に変
換されて補正低域変換クロマ信号Ｇに形成されることに
なる。

【００４１】また、上記のシステムコントローラ１５か
ら出力される書込みスタート信号ＷＳと読出しスタート
信号ＲＳとは、タイムシフター回路２０にも入力されて
おり、図３に示すように、タイムシフター回路２０のフ
リップフロップを構成するＮＡＮＤ回路２１・２２にそ
れぞれ入力されることになる。以下、このタイムシフタ
ー回路２０の動作を図５の波形図と共に説明する。

【００４２】先ず、書込みスタート信号ＷＳがＮＡＮＤ
回路２１の入力端子２１ａに入力されると、遅延時間幅
信号ｃが出力されることになり、この遅延時間幅信号ｃ
は、読出しスタート信号ＲＳがＮＡＮＤ回路２２の入力
端子２２ａに入力された時に停止されることになる。こ
れにより、遅延時間幅信号ｃは、パルス幅が書込みスタ
ート信号ＷＳと読出しスタート信号ＲＳとの時間差に等
しいものになっている。

【００４３】上記の遅延時間幅信号ｃは、整流器２３で
整流された後、直流増幅器２４に入力されることになる
。この直流増幅器２４に入力された遅延時間幅信号ｃは
、ゲイン調整およびバイアス調整されてパルス幅に比例
した直流信号ｄに変換された後、一端部に固定バイアス
電圧が印加されたバリキャップ２５ａ・２５ｂにそれぞ
れ入力されることになる。そして、上記のバリキャップ
２５ａ・２５ｂは、入力された直流信号ｄから遅延時間
幅信号ｃのパルス幅で示された書込みスタート信号ＷＳ
と読出しスタート信号ＲＳとの時間差に等しい時定数を
単安定マルチ回路２６ａ・２６ｂに設定することになる
。

【００４４】また、上記の単安定マルチ回路２６ａ・２
６ｂには、クロマローテーション信号ＬとＮＯＴ回路２
７で反転されたクロマローテーション信号ｅとがぞれぞ
れ入力されており、単安定マルチ回路２６ａ・２６ｂは
、これらのクロマローテーション信号Ｌ・ｅの立ち上が
りエッジに位相が一致し、且つ設定された時定数で書込
みスタート信号ＷＳと読出しスタート信号ＲＳとの時間
差に等しいパルス幅の時間幅信号ｆ・ｇを出力すること
になる。

【００４５】上記の時間幅信号ｆ・ｇは、ＮＯＲ回路２
８で論理和されて合成信号ｈとされた後、Ｄ−Ｆ／Ｆ回
路２９のＤ端子２９ｂに入力されることになる。この際
、Ｄ−Ｆ／Ｆ回路２９のクロック端子２９ａには、クロ
マローテーション信号Ｌが入力されており、このクロマ
ローテーション信号Ｌは、合成信号ｈの立ち上がりエッ
ジに同期した位相を有した補正クロマローテーション信
号Ｌ１として出力されることになる。

【００４６】上記の補正クロマローテーション信号Ｌ１
は、図２に示すように、周波数変換回路７に入力される
ことになる。また、この周波数変換回路７には、上記の
補正クロマローテーション信号Ｌ１の他、補正輝度信号
Ｄと、１Ｈ毎に搬送波の位相が９０°ずつ回転し、且つ
１フィールド毎に回転方向が反転した信号（ｆｓ：ＰＳ
・４０・ｆＨ　）である補正低域変換クロマ信号Ｇとが
入力されており、図４に示すように、この補正低域変換
クロマ信号Ｇは、ＬＰＦ回路３０を介してｆ−ＣＯＮＶ
（Ｍ）回路３１に入力されている。

【００４７】一方、上述の補正クロマローテーション信
号Ｌ１は、ＰＳ−ＲＯＭ３５に入力されており、このＰ
Ｓ−ＲＯＭ３５は、補正クロマローテーション信号Ｌ１
に同期して連続波信号（ＰＳ・４０・ｆＨ　）をｆ−Ｃ
ＯＮＶ（Ｓ）回路３２に出力することになる。このｆ−
ＣＯＮＶ（Ｓ）回路３２は、入力された連続波信号（Ｐ
Ｓ・４０・ｆＨ　）とＶＣＯ回路３８から入力された基
準信号ｆｃとで局部発振信号（ｆｃ＋ＰＳ・４０・ｆＨ
　）を形成することになり、この局部発振信号（ｆｃ＋
ＰＳ・４０・ｆＨ　）は、ｆ−ＣＯＮＶ（Ｍ）回路３１
に入力されることになる。そして、ｆ−ＣＯＮＶ（Ｍ）
回路３１は、局部発振信号（ｆｃ＋ＰＳ・４０・ｆＨ　
）で補正低域変換クロマ信号Ｇを正規の周波数ｆｃに変
換すると共に位相回転を停止させ、１Ｈ・ＤＥＬＡＹ回
路３９に出力することになる。この後、１Ｈ・ＤＥＬＡ
Ｙ回路３９を通過した補正低域変換クロマ信号Ｇは、隣
接トラックからのクロストークが除去された後、ＢＰＦ
回路４０を介して副搬送波クロマ信号Ｈとして出力され
ることになる。

【００４８】上記の副搬送波クロマ信号Ｈは、図２に示
すように、合成器９の一方の入力側に入力されることに
なる。この際、合成器９の他方の入力側には、ＤＥＬＡ
Ｙ回路８で副搬送波クロマ信号Ｈと同時に入力するよう
に時間合わせされた補正輝度信号Ｄが入力されており、
合成器９は、この補正輝度信号Ｄと副搬送波クロマ信号
Ｈとを合成して複合カラー映像信号Ｉを形成することに
なる。

【００４９】このように、本実施例の時間軸補正回路は
、図１に示すように、デジタル化された低域変換クロマ
信号Ｆである低域変換クロマデータＦｄのメモリ１２・
１３の書き込みと読み出しとに同期した書込みスタート
信号ＷＳと読出しスタート信号ＲＳとの時間差をタイム
シフター回路２０で検出し、クロマローテーション信号
Ｌの位相を上記の時間差分遅延させた補正クロマローテ
ーション信号Ｌ１で図４の局部発振信号（ｆｃ＋ＰＳ・
４０・ｆＨ　）を出力させるようになっている。

【００５０】従って、上記の局部発振信号（ｆｃ＋ＰＳ
・４０・ｆＨ　）は、位相がｆ−ＣＯＮＶ（Ｍ）回路３
１に入力される補正低域変換クロマ信号Ｇの位相と一致
することになり、副搬送波クロマ信号Ｈは、正規のクロ
マ副搬送周波数に変換されると共に、位相回転も正しく
相殺されることになる。これにより、本実施例の周波数
変換回路７を有したＶＴＲは、通常再生時は勿論、補正
クロマローテイション信号Ｌ１が高速で切り替わる高速
サーチの場合でも画面上での色抜けが防止されることに
なる。

【００５１】

【発明の効果】本発明の時間軸補正回路は、以上のよう
に、位相回転された低域変換クロマ信号をクロマローテ
ーション信号に同期した局部発振信号で正規のクロマ信
号に変換する周波数変換回路を有したＶＴＲに備えられ
、上記低域変換クロマ信号を書込みスタート信号に同期
させてメモリに記憶させた後、読出しスタート信号に同
期させてメモリから出力させる時間軸補正回路に、上記
クロマローテーション信号の位相を書込みスタート信号
と読出しスタート信号との位相差分遅延させるタイムシ
フター回路が設けられた構成である。

【００５２】これにより、書込みスタート信号と読出し
スタート信号との時間差分遅延された位相を有したクロ
マローテーション信号に同期した局部発振信号で低域変
換クロマ信号を正規のクロマ信号に変換するため、局部
発振信号の位相が低域変換クロマ信号の位相と一致し、
低域変換クロマ信号の位相回転が正しく相殺されること
になり、結果として、通常再生時は勿論、クロマローテ
ーション信号が高速で切り替わる高速サーチの場合でも
画面上での色抜けを防止することが可能になるという効
果を奏する。

【図面の簡単な説明】

【図１】時間軸補正回路の回路図である。

【図２】再生系の回路図である。

【図３】タイムシフター回路の回路図である。

【図４】周波数変換回路の回路図である。

【図５】周波数変換回路内の信号状態を示す波形図であ
る。

【図６】従来の時間軸補正回路の回路図である。

【符号の説明】

１　　　　磁気ヘッド ２　　　　ヘッドアンプ回路 ３　　　　ＨＰＦ回路 ４　　　　ＬＰＦ回路 ５　　　　復調器 ６　　　　時間軸補正回路 ７　　　　周波数変換回路 ８　　　　ＤＥＬＡＹ回路 ９　　　　合成器 １０　　　　Ａ／Ｄ変換器 １１　　　　Ａ／Ｄ変換器 １２　　　　メモリ １３　　　　メモリ １４　　　　書込みクロック発生回路 １５　　　　システムコントローラ １６　　　　クロック発生回路 １７　　　　Ｄ／Ａ変換器 １８　　　　Ｄ／Ａ変換器 １９　　　　プロセッサ ２０　　　　タイムシフター回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】位相回転された低域変換クロマ信号をクロ
   マローテーション信号に同期した局部発振信号で正規の
   クロマ信号に変換する周波数変換回路を有したＶＴＲに
   備えられ、上記低域変換クロマ信号を書込みスタート信
   号に同期させてメモリに記憶させた後、読出しスタート
   信号に同期させてメモリから出力させる時間軸補正回路
   において、上記時間軸補正回路は、上記クロマローテー
   ション信号の位相を書込みスタート信号と読出しスター
   ト信号との位相差分遅延させるタイムシフター回路を有
   していることを特徴とする時間軸補正回路。