JPH0423141A - 性能測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 各被性能測定装置から共通アドレス空間内においてアク
セスし得る各被性能測定装置対応の性能測定装置で当該
被性能測定装置の性能測定を行なう性能測定装置に関し
、 短時間内の正確な性能測定、解析を為して被性能測定装
置の性能向上に寄与することを目的とし、各被性能測定
装置からの性能測定開始設定情報、アドレス及びアクセ
スモード情報を転送して来る共通バスへ接続され、予め
決められるタイムスロット内の性能測定開始設定情報、
アドレス及びアクセスモード情報に応答してセレクト信
号及びアドレスを出力する共通バス制御部と、前記セレ
クト信号、及び前記アドレス内の性能測定開始情報、又
は性能測定停止情報に応答して該アドレス対応の起動信
号、又は停止信号を発生する測定制御装置と、前記起動
信号、又は停止信号に応答して起動、又は停止される前
記アドレス対応の性能測定手段とを設けて構成した。

〔産業上の利用分野〕

本発明は、各被性能測定装置から共通アドレス空間内に
おいてアクセスし得る各被性能測定装置対応の性能測定
装置で当該被性能測定装置の性能測定を行なう性能測定
装置に関する。

情報処理装置は、その高速化、高性能化への要求が高く
、その開発もその方向へ進んでいる。そして、前記高速
化、高性能化は、マルチプロセッサ構成の下でも、同様
である。そのシステム構成の如何を問わず、装置性能を
製造段階等において測定し得る必要がある。このような
性能測定装置は、通常外付けとなっている。

〔従来の技術〕

前述のようなシステム構成で用いられる従来の性能測定
装置は、第８図に示すようなものであった。即ち、その
性能測定装置２００は、スタート／ストップレジスタ２
０２、及びカウンタ２０４を有して構成され、そのスタ
ート／スト・ンブレジスタ２０２は、デバッグインタフ
ェース２０８を介して被性能測定装置（処理装置）２０
６へ接続されてその性能を測定するものであった。その
接続形態は、共通バス２１０へ接続される各被性能測定
装置２０６毎に接続／切り離しを行なうものである。そ
して、被性能測定装置（処理装置）２０６の性能測定は
、被性能測定装置の測定対象プログラムにカウンタスタ
ート／ストップ命令を追加することで、測定対象プログ
ラムの実行時間を測定するものであった。

〔発明が解決しようとする課題〕

従来の性能測定装置２００は、各被性能測定装置（処理
装置）２０６毎に、接続替えを行なう必要があるから、
共通バス２１０へ接続される各被性能測定装置２０６の
同時性能測定は、行なうことはできなかった。そのため
に、正確な性能測定、解析を行なうことが、困難乃至不
可能であった。

又、デバッグインタフェース２０８を有しない処理装置
の性能測定は出来なかった。

本発明は、斯かる問題点に鑑みて創作されたもので、短
時間内の正確な性能測定、解析を為して被性能測定装置
の性能向上に寄与し得る性能測定装置を従供することを
その目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図を示す。この図に示す
ように、本発明は、各被性能測定装置からの性能測定開
始設定情報、アドレス及びアクセスモード情報を転送し
て来る共通バス２へ接続され、予め決められるタイムス
ロット内の性能測定開始設定情報、アドレス及びアクセ
スモード情報に応答してセレクト信号及びアドレスを出
力する共通バス制御部４と、前記セレクト信号、及び前
記アドレス内の性能測定開始情報、又は性能測定停止情
報に応答して該アドレス対応の起動信号、又は停止信号
を発生する測定制御装置６と、前記起動信号、又は停止
信号に応答して起動、又は停止される前記アドレス対応
の性能測定手段８とを設けて、構成される。

〔作　用〕

共通バス２へ接続された複数の被性能測定装置の内の、
性能測定を開始したい被性能測定手段（例えば、その中
で実行れさるプログラム）から共通バス２を経て本発明
の性能測定装置へ性能測定開始設定情報、アドレス及び
アクセスモード情報が転送されて来る。

性能測定開始設定情報、アドレス及びアクセスモード情
報を受信した共通バス制御部４は、セレクト信号を発生
すると共に、アドレスを出力する。

測定制御装置６は、前記セレクト信号、及び前記アドレ
ス内の性能測定開始情報、又は性能測定停止情報に応答
して該アドレス対応の起動信号、又は停止信号を発生す
る。

前記アドレス対応の起動信号の供給を受ける前記アドレ
ス対応の性能測定手段８は、その性能測定を開始し、そ
の後に供給される同一アドレス対応の停止信号の供給で
それまで行なっていた性能測定動作を停止する。

このような性能測定動作の開始、そして停止は、各被性
能測定装置からの前述のような性能測定開始設定情報、
アドレス及びアクセスモード情報の供給で生ぜしめれる
から、各被性能測定装置の性能測定のためにそれらの被
性能測定装置の逐一の接続替えを必要としないし、それ
らの性能測定は、並行して連続的に遂行し得る。従って
、正確な性能測定、解析を短時間の内に為し得るから、
被性能測定装置の性能改善に寄与し得る。

〔実施例〕

第２図は本発明の一実施例を示す。この実施例は、被性
能測定装置の性能測定対象（プログラム）数を４とする
例についての実施例である。第２図において、性能測定
装置２６は、前述「従来の技術」の項で説明したように
、共通バス２４（前述［従来の技術Ｊの項で説明した共
通バス２１０に対応）へ接続され、その共通バス２４に
は、複数の処理装置（第１図の処理装置１．処理装置２
参照）が接続される。その性能測定装置２６は、共通バ
ス制御部３０、カウンタスタート／ストップ制御回路２
８、カウンタ３２から成る。カウンタ３２には、パーソ
ナルコンピュータ３４が接続される。共通バス制御部３
０は、フリップフロップ回路（ＦＦ）３６、バッファ３
８、フリップフロップ回路４０、アンド回路４２、デコ
ーダ４４から成る。そのアンド回路４２からセレクト信
号が、又バッファ３８からアドレスが出力される。カウ
ンタスタート／ストップ制御回路２８は、スタート／ス
トップレジスタ４６、デコーダ４８、フリップフロップ
回路５０、フリップフロップ回路５２、フリップフロッ
プ回路５４、フリップフロップ回路５６、アンド回路５
８、アンド回路６０、アンド回路６２、アンド回路６４
から成る。スタート／ストップレジスタ４６には、第３
図に示すように前記複数の処理装置で用いられるレジス
タアドレス空間内に予め割り当てられているアドレスの
各々が一時には１つセットされる。第３図のレジスタマ
ツプの左側に示される　“Ｘｉｊ”は、アドレスの各々
を示し、Ｘは、アドレスの上位ビットを、又゛ｉｊ”は
、アドレスの下位８ビツトを示す。そして、そのｉは、
下位８ビツト（第５図参照）の内の上位４ビツトを、又
ｊは、その下位４ビツトを１６進法で示す。これら上位
４ビツト及び下位４ビツトについての詳細は、第５図を
参照して後述する。アンド回路５日、アンド回路６０、
アンド回路６２、アンド回路６４は、フリップフロップ
回路５０、フリップフロップ回路５２、フリップフロッ
プ回路５４、フリップフロップ回路５６の出力をチャネ
ルクロツタ（ＣＣＬＫ）でゲートする。それらのアンド
回路５８、アンド回路６０、アンド回路６２、アンド回
路６４の出力を受けるＣＨＯカウンタ６６、ＣＨＩカウ
ンタ６８、ＣＨ２カウンタ７０、ＣＨ３カウンタ７２は
、それぞれ前記４つの性能測定対象対応に設けられてい
る。前記ＣＨＯカウンタ６６、ＣＨＩカウンタ６８、Ｃ
Ｈ２カウンタ７０、ＣＨ３カウンタ７２の出力は、マル
チプレクサ７４を経てパーソナルコンピュータ３４へ供
給される。

第４図は、前述のスタート／ストップレジスタ４６、デ
コーダ４８、フリップフロップ回路５０、フリップフロ
ップ回路５２、フリップフロップ回路５４、フリップフ
ロップ回路５６の構成の詳細図である。そのスタート／
ストップレジスタ４６には、アドレス下位８ビツトがセ
ットされるが、その上位４ビツトが上位４ビツトレジス
タ４６Ｕに、下位４ビツトが下位４ビツトレジスタ４６
Ｌに供給される。その上位４ビツトレジスタ４６Ｕの最
下位ビット位置にスタート／ストップビットがセットさ
れ（第５図のスタート／ストップビット参照）、下位４
ビツトレジスタ４６Ｌの下位２ビット位置にチャネル識
別ビットがセットされる（第５図のチャネル識別ビット
参照）。各フリップフロップ回路５２，５４，５６．５
８は、それぞれアンド回路Ａ、Ｂ、ＪＫフリップフロッ
プ回路Ｃから成る。

第２図乃至第４図において、共通バス２４は、第１図の
共通バス２に対応し、共通バス制御部３０は、第１図の
共通バス制御部４に対応する。カウンタスタート／スト
ップ制御回路２日は、第１図の測定制御装置６に対応し
、カウンタ３ｏ、マルチプレクサ７４、パーソナルコン
ピュータ３４は、第１図の性能測定手段８に対応する。

前述のような構成の本発明装置の動作を以下に説明する
。

マルチプロセッサ構成のシステムの共通バス２４へ性能
測定装置２６が接続され、性能測定装置２６ヘパーソナ
ルコンピユータ３４が接続された状態で、該システムが
動作されており、マルチプロセッサ構成システムを構成
している複数の処理装置の内の成るプロセッサで実行さ
れつつあるプログラム（例えば、チャネルＣＨＩ）（第
６図のチャネルＣＨＩ参照）において、その実行時間測
定のための測定スタート指示（設定情報）は、第７図に
示すように測定スタートの先頭タイムスロット（第７図
の■参照）時刻に共通バス２４から性能測定装置２６へ
転送されて来てフリップフロップ回路３６にセットされ
る一方、アドレス、アクセスモード情報（レジスタライ
トアクセス情報）は、バッファ３８にセットされる。ア
ドレス、及びレジスタライトアクセス情報は、デコーダ
４４でデコードされ、そこから“Ｈ”レベルの信号を出
力する。従って、アンド回路４２からも′Ｈ°。

レベルの信号（セレクト信号）が出力される。そのセレ
クト信号（前記アクセスに対する応答）は、フリップフ
ロップ回路４０にセットされ、そこから共通バス２４を
経て性能測定アクセス元のプロセッサによる読み取りに
供される。

前記セレクト信号を受けるスタート／ストップレジスタ
４６の上位４ビツトレジスタ４６Ｕ内の最下位ビット位
置に、バッファ３８内にセットされている上位４ビツト
内のスタート／ストップビットがセットされ、下位４ビ
ツト内の下位２ビツトのチャネル識別ビットが、下位４
ビツトレジスタ４６Ｌの下位２ビット位置にセットされ
る。この時刻に上位４ビツトレジスタ４６Ｕ内の最下位
ビット位置にセットされるビットは、スタートビットで
あるから、スタート／ストップレジスタ４６からフリッ
プフロップ回路５０、フリップフロップ回路５２、フリ
ップフロップ回路５４、フリップフロップ回路５６に対
して“０”の信号が供給され、スタート／ストップレジ
スタ４６のチャネル識別ビットをデコードするデコーダ
４８から、前記酸るプロセッサで実行されつつあるプロ
グラム（例えば、チャネルＣＨＩ）を識別するデコード
信号を発生し、該デコード信号で指定されるカウンタ（
例えば、ＣＨＩカウンタ６８）のカウント動作を開始さ
せる（第６図のチャネルＣＨＩの開始参照）。

このようにして、カウント動作を開始させられたカウン
タのカウント動作が中断し中断せずして、又はそのカウ
ント動作の終了となるか否かを問わずして、前述と同様
のカウンタのカウント動作が、その他のカウンタについ
て並行して連続的に生ぜしめられる（第６図のその他の
チャネル参照）。

これにより、性能測定対象毎に、従来のような接続替え
が不要になるばかりでなく、それらの同時的にして連続
的に測定が可能になる。

前述のカウンタのカウント動作中断、又は終了は、実行
されつつあるプログラムからのストップ指示（共通バス
２４を経て与えられるアドレス内の上位４ピント内の最
下位ビットにセントされたストップビット）に応答して
為される。即ち、スタート／ストップレジスタ４６から
フリップフロップ回路５０、フリップフロップ回路５２
、フリップフロップ回路５４、フリップフロップ回Ｂ５
６に対して“１”の信号を供給することで生ぜしめられ
る（第６図のチャネルＣＨＩの停止参照）。

このようなカウンタのカウント動作開始、その停止の反
復の有無を問わず、プロセッサ性能測定対象プログラム
の各々の動作時間が、それぞれ対応カウンタ内に並行し
て連続的に計時される。

このようにして、各チャネル対応のカウンタに計測され
ているプログラム実行時間は、測定終了時にマルチプレ
クサ７４を経てパーソナルコンピュータ３４へ転送され
てプログラムの性能解析に用いられる。

なお、前記実施例のカウンタは、ソフトカウンタであっ
てもよい。

〔発明の効果〕

以上述べたところから明らかなように本発明によれば、
被性能測定対象が動作するアドレス空間内に前記被性能
測定対象毎に設けられた性能測定装置の起動／停止制御
系を構築したので、性能測定対象毎の従来のような接続
替えが不要になるばかりでなく、それらの同時的にして
連続的な測定が可能になる。従って、正確な性能測定、
解析を短時間内に行なうことが出来る。その結果を性能
改善点の洗い出し等に用いることが出来るから、被性能
測定装置の性能改善に寄与し得る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図はレジスタマツプを示す図、 第４図はカウンタスタート／ストップ制御回路の詳細図
、 第５図は本発明で用いられるアドレスの構成図、第６図
はプログラム実行時間の測定説明図、第７図は共通レジ
スタアクセスタイムチャートを示す図、 第８図は従来の性能測定方式を示す図である。 第１図乃至第３図において、 ２は共通バス（共通バス２４）、 ４は共通バス制御部（共通バス制御部３０）、６は測定
制御装置（カウンタスタート／ストップ制御回路２８）
、 ８は性能測定手段（カウンタ３０、マルチプレクサ７４
、パーソナルコンピュータ３４）である。 不死６月の＃王里フ゛Ｏ−／７図 第 図 レジ又タマ・ｌプ 第 図 ＣＣＬＫ 刀つンタ又タート／又１”＋ア制伶ｒロ鋒第４図 ＬＳ日 ７Ｆしスの壌へ圓 第５図 プＤグラムｉｔ１時間のゴリ１１定１化θ日図第６図

Claims (1)

【特許請求の範囲】
1. （１）各被性能測定装置からの性能測定開始設定情報、
   アドレス及びアクセスモード情報を転送して来る共通バ
   ス（２）へ接続され、予め決められるタイムスロット内
   の性能測定開始設定情報、アドレス及びアクセスモード
   情報に応答してセレクト信号及びアドレスを出力する共
   通バス制御部（４）と、 前記セレクト信号、及び前記アドレス内の性能測定開始
   情報、又は性能測定停止情報に応答して該アドレス対応
   の起動信号、又は停止信号を発生する測定制御装置（６
   ）と、 前記起動信号、又は停止信号に応答して起動、又は停止
   される前記アドレス対応の性能測定手段（８）とを設け
   たことを特徴とする性能測定装置。