JPH04230559A

JPH04230559A - アービトレーション・システム

Info

Publication number: JPH04230559A
Application number: JP3178785A
Authority: JP
Inventors: Lisa L Fischer; リサ、リン、フィッシャー; Stephen D Hanna; スティーブン、デール、ハンナ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-10-19
Filing date: 1991-06-24
Publication date: 1992-08-19
Anticipated expiration: 2011-10-02
Also published as: EP0481908A2; CA2051177C; US5289583A; EP0481908A3; JP2539964B2; CA2051177A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システム資源制御機構
に関し、詳細にはバスを介してシステム資源にアクセス
するバス・マスタに関する。

【０００２】

【従来の技術】以下に示す本発明の出願人による特許出
願を参考のため示す。米国特許出願第４７３０１４号、
１９９０年１月３１日出願の「プログラム式スター・バ
ス順序指定方式（ＰＲＯＧＲＡＭＭＡＢＬＥ　ＳＴＡＲ
　ＢＵＳ　ＡＲＢＩＴＲＡＴＩＯＮ　ＳＣＨＥＭＥ）」
、この発明は、複数の競合するバス・マスタのどのマス
タがシステム資源（通常、バス）へのアクセスを獲得す
るかを判断する順序指定方式に関する。米国特許出願第
５９１３５５号、１９９０年１０月１日出願の「共通バ
スを交差させる連鎖ＤＭＡデバイス（ＣＨＡＩＮＥＤ　
ＤＭＡ　ＤＥＶＩＣＥＳ　ＦＯＲ　ＣＲＯＳＳＩＮＧ　
ＣＯＭＭＯＮ　ＢＵＳＥＳ　）」、この発明は、同一バ
ス上のＤＭＡデバイス間の通信に関する。米国特許出願
第５９１３５４号、１９９０年１０月１日出願の「画像
転送中における画素の細分化および４倍化方法（ＴＥＳ
ＳＥＬＬＡＴＩＮＧ　ＡＮＤ　ＱＵＡＤＤＩＮＧ　ＰＥ
ＬＳＤＵＲＩＮＧ　ＩＭＡＧＥ　ＴＲＡＮＳＦＥＲ）」
、この発明は、画素の分断化を実行する方式に関する。および、米国特許出願第５９０１１８号、１９９０年９
月２８日出願の「迅速な非同期資源マスタースレーブ結
合（ＦＡＳＴ　ＡＳＹＮＣＨＲＯＮＯＵＳ　ＲＥＳＯＵ
ＲＣＥ　ＭＡＳＴＥＲ−ＳＬＡＶＥＣＯＭＢＩＮＡＴＩ
ＯＮ　）」、この発明は、タイミングをずらすことなく
資源のアクセスを迅速に終了させる信号に関する。

【０００３】大型のデータ処理システムは、多くの資源
を含み、それらの資源に多くの要求が出される。資源と
、それらの資源にアクセスするデバイスの数と種類は極
めて多いので、システム・プロセッサはすべての資源と
デバイス間の対話を効率的に制御できない。直接メモリ
・アクセス（以後、ＤＭＡと称する）は、プロセッサを
中断させることなくデバイスによるメモリ・アクセスが
可能になるよう開発された。ＤＭＡ制御装置は多数市場
にでているが、それらの動作は特定のシステムに適合す
るようプログラム可能である。複数のデバイスが複数の
システム資源（通常、バスとそれらが接続されたデバイ
スと資源）へのアクセスを競合すると、アービトレーシ
ョンに基づいて競合デバイスの１つにアクセスが認めら
れる。より迅速なデバイスが高率で累積するデータを転
送するように優先権がデバイスに与えられる。

【０００４】資源を制御するようになったデバイスはい
くつかのデータ転送を行なう。終了すると、そのデバイ
スは資源の制御を放棄し、他のデバイスによるアクセス
のアービトレーションが開始される。データ転送を行な
う時間は、システムが迅速に動作するようにナノ秒で測
定される。高速での動作の場合でさえ、システム動作を
できるだけ迅速にするのが望ましい。あるデバイスがあ
る資源を解放すると、次のアクセスへのアービトレーシ
ョン動作がその資源が遊んでいる間に１連の動作を行な
う。しばしば、存在しない位置や資源にアドレス指定が
行なわれて応答がなくなりデバイスが動作を継続できな
くなるような誤動作のためにデバイスが停止することが
ある。他の問題は、大型の複雑なシステムで発生するも
のだが、システムが構成された後で、それが設計通りに
動作しないことである。エラーが発生しシステムが停止
する。

【０００５】

【発明が解決しようとする課題】本発明はこうした問題
を、１つまたは２つ以上の転送が１つのデバイスによる
アクセスに残っているときを判断し、次のデバイス・ア
クセスが前のデバイスによる最後の転送の後のサイクル
で始まるように、最後の転送中にアービトレーションを
実行可能にする信号を供給することにより解決する。デ
バイスは、データを転送する複数の工程間の経過時間を
測定するタイマによりリセットされる。工程間の経過時
間が長すぎると、そのデバイスは停止する。デバイスを
停止してエラーを選択的に隠すことにより、システム上
の問題を分析し訂正することが可能である。デバイスは
、アクセスが認められてバスの制御を担い、データ転送
を行なうのに必要な信号を供給するようになったバス・
マスタにより通常制御される。最もひろい意味において
、バス・マスタは、バス以外の資源へのアクセスが必要
であることから、システム資源マスタといえる。

【０００６】

【課題を解決するための手段】本発明は、バス・マスタ
を提供する。このバス・マスタは、バスなどのシステム
資源を介してデータを転送し、バスへのアクセスが複数
のバス・マスタからの要求信号に基づいてアービトレー
ションされ、他のバス・マスタによるバスへのアクセス
のアービトレーションを止めて現バスへのアクセスを継
続するよう信号を供給する。所与の数の転送が残ってい
ることが判定されると、バスへのアクセスのアービトレ
ーションが残りの転送が行なわれる間に開始されるよう
に供給信号を阻止する。バスとの通信に関わるステップ
を制御するバス・マスタ・シーケンサは、そのシーケン
サにより制御されたステップの遅延を記録するタイムア
ウト（時間切れ）装置を有する。タイムアウト装置は、
連続するステップ間で所定の時間が経過するとシーケン
サをリセットする。そのシーケンサは、エラーが発生す
るとシーケンサを阻止するエラー信号に応答するが、エ
ラーにはシーケンサを阻止することで選択的に防げる。

【０００７】

【実施例】直接メモリ・アクセス（ＤＭＡ）は、システ
ム・プロセッサを中断することなくデバイスとメモリま
たはデバイス間でデータを転送する。ＤＭＡ制御機構は
市場にでており、モトローラＭＣ６８４４のようなプロ
グラム式のものもある。これらの制御機構は１つのアク
セス中に複数のデータ・ワードを転送可能である。転送
が完了すると、システム資源またはバスは、順序指定シ
ステムを介して他のＤＭＡ制御機構に利用可能になる。この順序指定システムは、活動中のＤＭＡ制御機構がそ
の転送動作を終えたときに活動中の要求の優先順序に応
じてシステム資源またはバスへのアクセスを認める。

【０００８】バス・マスタは通常はＤＭＡ制御機構であ
る。ただし、データ転送チャンネルなどの他のデバイス
でもよい。バス・マスタの制御部分は、その最も効率的
な形式の状態マシンである。バス・マスタ状態マシンは
、図１乃至図２に表形式で表される。５０の状態があり
、それぞれ図１乃至図２の表の行に表されている。この
表は２つの部分に分かれて、図１は最初の２４の行を示
し、図２は２５ないし５０の行を示す。列のラベルは便
宜上図２で繰り返した。図１乃至図２の表の上部の列、
すなわち、３重線より上の列は、状態マシンに入力され
た状態と事象を表す。下部の列、すなわち、３重線より
下の列は、動作、より正確には動作を引き起こす信号を
表す。１１の状態が行Ｓ１乃至Ｓ１１で示されている。９つの事象が行Ｅ１乃至Ｅ９で示されている。それらの
事象はアルファベット順に並び、以下のように定義され
る。

【０００９】事象Ｅ１で示されたＤＭＡＲＥＱ信号は、
ＤＭＡデバイスがバス、この例ではプロセッサ・バスへ
のアクセスを要求していることを示す。複数のバス・ア
クセス要求間のアービトレーションの詳細な説明は、上
述の米国特許出願番号第４７３０１４号に詳述されてい
る。ＤＭＡＲＥＱ信号が生成されるのは、データがバス
（本明細書ではプロセッサ・バス）を介してメモリまた
は他のデバイスから読み取られたり書き込まれるときで
ある。米国特許出願第５９１３５号には、ＤＭＡ間の通
信について詳述されている。複数のデータ・ワードが転
送されるとき、すなわち、バーストのとき、ＤＭＡＲＥ
Ｑ信号は、１つまたは複数のワードだけが転送されるま
で本発明に応じて活動状態になる。最後のワードが転送
される前に本発明のＤＭＡＲＥＱ信号を非活動状態にし
て、次のＤＭＡ要求アービトレーションが、データが転
送されない間、すなわち、バスが占有されない間に中断
サイクルなしに開始される。

【００１０】事象Ｅ２で示されたＭＡＳＫＤＭＳ信号は
、通常では転送動作を終了させることになるエラー信号
をユーザが阻止できるプログラム式信号である。エラー
を隠す機能が有益なのは、設計者が一時に１つづつエラ
ーをみることができるようシステムが設計されていると
きである。存在しない位置へのアドレス指定など複数の
エラーが検出されて、抜け出せない状態での状態マシン
の停止を防ぐ。事象Ｅ３で示されたＭＯＲＥ信号は、現
在のＤＭＡバースト中に追加ワードが転送を待機してい
ることを示す。事象Ｅ４で示すＰＢＤＶＡＬ信号は、プロセッサ・バス
上のデータが有効であるか、プロセッサ・バス上の出力
アドレスまたはデータがあることを示している。

【００１１】

【事象Ｅ５で示すＰＢＨＯＬＤ信号は、プ
ロセッサ・バスアービトレーション中に使用されて、プ
ロセッサ・バスへのアクセスが次のサイクルで要求され
るかどうかを示す。その信号が活動状態になるのは、他
のサイクルへのバス・マスタまたはデータ源によるアド
レス転送中である。この信号が非活動状態になるのは、
最後のデータ・ワード転送の前のサイクル中であり、前
のバス・マスタがその転送を終了したことを確認するた
めにアービトレーション論理により監視される。終わり
から２番目のサイクル中で非活動状態になれば、次のＤ
ＭＡ要求のアービトレーション用の別のサイクルは不必
要になる。【００１２】事象Ｅ６で示すＲＥＡＤＹ信号は、データ
の準備が完了したことを示す。データ転送が読取り動作
であるときには、その信号は、データがプロセッサ・バ
スからラッチ可能であることを示す。書込み動作中では
、その信号は、データがプロセッサ・バスへの転送の準
備ができていることを意味している。事象Ｅ７で示すＳＴＲＡＴ信号は、ＤＭＡ要求またはＤ
ＭＡバースト要求が、考慮中の状態マシン、すなわち、
図１乃至図２に示された状態マシンであるＤＭＡバス・
マスタに認められたことを示す。事象Ｅ８で示すＳＴＲＢＵＳＹ信号は、プロセッサ・バ
スがデータを記憶またはロードしているときに占有され
ていることとデータが次のサイクル中に再送付されるこ
とを示す。事象Ｅ９で示すＳＴＲＬＯＡＤ信号は、考慮中のバス・
マスタに関するデータ転送の方向を示す。データ転送が
読取り動作である場合信号は活動状態であり、書込み動
作である場合非活動状態である。

【００１３】図１乃至図２の表は、各行の状態の値と事
象入力の論理積を取るものと解釈される。「１」入力は
、信号が活動状態で、「０」入力は信号が非活動状態で
あることを示す。空欄の入力は、無関係な値、すなわち
、その変数（状態または事象）が出力信号に影響を及ぼ
さないことを意味する。状態変数は常に「１」の値を持
つが、それは、その動作が状態中に生成され、状態がな
い場合生成されない。

【００１４】動作Ａ１乃至Ａ１１は、次の状態を選択し
、表を吟味すれば明らかになる。それらの動作は、Ｘ入
力により示される場合活動状態になる。動作が入力変数
の複数の集合により引き起こされるときには、すなわち
、その動作が複数の行でＸをもつ場合、入力変数の各列
に暗に隠されたＡＮＤゲートの出力がその動作のために
論理和がとられると考えられる。動作Ａ１２、Ｐ−ＢＵ
Ｓ　　ＡＤＤＲは、プロセッサ・バスにデータのアドレ
スを入力する。そのアドレスは、メモリ位置または他の
デバイスのアドレスである。動作Ａ１３　　Ｐ−ＢＵＳ
　　ＤＡＴＡは、転送するデータをプロセッサ・バスに
入力するものである。残りの動作Ａ１４乃至Ａ１７は、
同じ名前の入力変数と同じである。動作Ａ１５、ＳＴＲ
ＬＯＡＤは図１に示され、動作Ａ１７、ＰＢＨＯＬＤは
図２に示される。こうした動作により占有された行は他
の図では空欄である。状態Ａは、初期状態または遊休状
態である。ＳＴＡＲＴ入力変数が状態Ａの間、「０」、
すなわち、ＳＴＡＲＴ＝０であるとき、唯一の動作は状
態Ａを選択することである。ＤＭＡＲＥＱとＭＡＳＫＤ
ＭＳ信号が状態Ａの間非活動状態であるとき、すなわち
、ＤＭＡＲＥＱ＝０およびＭＡＳＫＤＭＳ＝０のときも
、唯一の動作は状態Ａを選択することである。したがっ
て、上記の条件下での状態Ａは、論理方程式Ａ＆（ＳＴ
ＡＲＴ’ｖ　　ＤＭＡＲＥＱ’＆ＭＡＳＫＤＭＳ’）に
応じて選択される、ただし、＆は論理ＡＮＤを表し、ｖ
は論理ＯＲを表し、’は否定すなわち論理ＮＯＴを表す
。これらの２つの条件は、表の行１と２に詳述されてい
る。

【００１５】状態Ａの間、ＤＭＡＲＥＱとＳＴＡＲＴ信
号が活動状態になる場合、すなわちＡ＆ＤＭＡＲＥＱ＆
ＳＴＡＲＴになる場合、状態Ｃが選択される。さらに、
動作Ａ１２乃至Ａ１６が初期化される。すなわち、転送
アドレスが、プロセッサ・バスに入力され、信号ＰＢＤ
ＶＡＬとＳＴＲＬＯＡＤが活動状態になり、ＤＭＡＲＥ
Ｑ信号が維持される。状態ＣはＤＭＡ開始状態である。

【００１６】状態Ｃにおいて、ＳＴＲＬＯＡＤ信号が活
動状態である場合、データ転送は読取り動作である。行
４１に示してあるように、このため、状態Ｊは次の状態
として選択される。これは、見かけ読取り状態である、
というのは、データが最初のサイクル中にバスからラッ
チされる準備状態にないからである。状態Ｃにおいて、
ＳＴＲＬＯＡＤ信号が非活動状態である場合、データ転
送は書込み動作であり、選択された次の状態は、データ
が準備状態である場合（ＲＥＡＤＹ＝１）には状態Ｅで
あり、データが準備状態にない場合（ＲＥＡＤＹ＝０）
には状態Ｇである。状態ＥはＤＭＡ書込み状態であり、
状態Ｇは待機状態である。状態Ｇから、他の待機状態である状態Ｈに移る。両待機
状態ＧとＨは、ＰＢＨＯＬＤ信号を呼び出し次のアービ
トレーションを阻止し、ＤＭＡＲＥＱ信号を呼び出して
バースト・モードで継続する。

【００１７】状態Ｈから、次の状態である状態Ｆに移る
。ＳＴＲＢＵＳＹ信号が活動状態である場合に、Ｆ状態
は、ＲＥＡＤＹ信号が非活動状態であることにより示さ
れるようにデータが書き込みの準備状態にないと再びＨ
状態を選択し、データが書き込みの準備状態であれば、
すなわち、ＲＥＡＤＹ信号が活動状態であれば再びＦ状
態を選択する。

【００１８】ＳＴＲＢＵＳＹ信号が非活動状態である場
合、プロセッサ・バス・アドレス・カウンタが増分され
、バースト長カウンタとＤＭＡ移動長カウンタが減分さ
れる。バス・アクセス中に移動するワードの数は、３つ
のレジスタにより決定される。その３つのうち２つはバ
ースト・カウンタとＤＭＡ移動カウンタである。それら
のカウンタは以下で詳述される。ＭＯＲＥ信号により合図されてバースト内でデータが増
えると、上記のサイクルが繰り返される。そうでない場
合、ＳＴＡＲＴ、ＤＭＡＲＥＱ、ＭＡＳＫＤＭＳ信号が
非活動状態であると次にＢ状態が選択される。この条件
は、考慮中のバス・マスタが次のアービトレーション中
にバスの制御を獲得しないことを意味する。ＳＴＡＲＴ
信号とＤＭＡＲＥＱまたはＭＡＳＫＤＭＳ信号が活動状
態になると、次の状態は状態Ｄである。状態Ｄは、状態
Ｃのように、開始ＤＭＡサイクル状態である。

【００１９】状態Ｄは、ＳＴＲＬＯＡＤが非活動状態で
ある場合書込み動作を意味する状態ＧまたはＥを選択し
て、上記の書込み動作が継続される。読取り動作が前述
のように状態Ｊを通して、状態Ｋを選択する。状態Ｋは
読取りループ状態であり、プロセッサ・バス・アドレス
・カウンタを増分し、バーストおよびＤＭＡ移動長カウ
ンタを減分し、プロセッサ・バスからデータをラッチす
る。これ以上データがバーストで転送されないとき、次
の選択状態は、次のバス許諾が要求されない場合または
供給されない場合に、状態Ａであり、そうでない場合、
状態Ｃである。

【００２０】以下に記載する相違を除いて、状態フロー
の上記の説明は、ＤＭＡデータ転送により実行される一
連の通常の動作である。ＭＡＳＫＤＭＳ信号が含まれて
いれば、本発明による状態マシンを用いたシステムの設
計者が、問題を分離してシステムをデバッグすることが
可能になる。従来のＤＭＡ転送は、データ転送が終了す
るまでＰＢＨＯＬＤとＤＭＡＲＥＱ信号（またはそれら
の同等信号）を活動状態に保つ。このことにより、すべ
てのデータがうまく移動されるが、次のバス・アクセス
をアービトレーションするよう他のサイクルに要求する
ことが確認される。そのバスは、このサイクル中に遊び
状態である。本発明は、アービトレーションサイクルを
ＤＭＡ動作の最後のワードの転送に重ねている。

【００２１】したがって、本発明の特色は、ＤＭＡバー
ストで転送されるよう残されたワードの数の決定である
。行２５乃至３２では、ＰＢＨＯＬＤ動作Ａ１７は、行
４１、４２、４９、５０でのＤＭＡＲＥＱ　　Ａ１６と
同様に入力Ｚをもつ。これは、Ｚ信号がある場合に信号
が呼び出されるかまたは維持されることを意味する。行
４３乃至４８は、Ｔ信号がある場合にＤＭＡＲＥＱ信号
が維持されることを示す。以下に詳述されるように、Ｚ
信号は、２つまたはそれ以上のワードが現在のＤＭＡバ
ーストでの転送を待機しているとき生成され、Ｔ信号は
、３つまたはそれ以上のワードが現在のＤＭＡバースト
で転送されているとき生成される。

【００２２】状態ＥまたはＦ、ＤＭＡ書込み状態の両方
が次の状態として選択されるときに２つまたはそれ以上
のワードが転送を待機している場合、ＰＢＨＯＬＤ信号
が呼び出されて、プロセッサ・バスへのアクセス用の次
の要求のアービトレーションを停止する。１つのワード
しか転送を待っていないとき、Ｚ信号が非活動状態にな
るので、ＰＢＨＯＬＤ信号は呼び出されず、バスアービ
トレーション論理がプロセッサ・バスへの次のアクセス
の許諾を開始できる。したがって、次のＤＭＡバス・マ
スタが、従来のシステムで可能なものより迅速にバスの
制御を行なうことができる。それは、以前の転送が終了
したことを感知するのに通常必要なサイクルがその前の
バースト転送での最後のワードの転送と重ねられるから
である。

【００２３】選択された次の状態が状態Ｊ、見かけ読取
り状態、又は状態Ｌ、複数のワード状態、であると、Ｄ
ＭＡＲＥＱ信号が維持されて、２つまたはそれ以上のワ
ードが転送されることを示すＺ信号があるとバスへの継
続アクセスを要求する。Ｚ信号が非活動状態であると、
ＤＭＡＲＥＱ信号が呼び出されないで、追加された、不
必要なバースト・サイクルを要求することなくアービト
レーション論理が次のアービトレーション順序を開始す
る。

【００２４】上記のように、３つの競合装置が、ＤＭＡ
転送動作中に移動されたワードの数を制御する。それら
の競合装置の中の２つはバースト長カウンタとＤＭＡ移
動カウンタである。第３のカウンタは、細分化長カウン
タである。細分化（ｔｅｓｓｅｌｌａｔｉｏｎ）動作は
、前述の米国特許出願第５９１３５４号に詳細に記載さ
れている。細分化長は、４が最高値である。細分化が実
行されないとき、細分化長カウンタはゼロの値に初期化
される。バースト長カウンタとＤＭＡ移動長カウンタは
、妥当な最高長、通常１６または３２ビットを持つこと
ができる。本明細書では、これらのカウンタはプログラ
マブルレジスタである。

【００２５】ＤＭＡ移動長は、最初に、転送可能なワー
ドの最高数に最初に設定され、１ワードはバスの幅によ
り決定される。全移動長は、アプリケーションの機能で
ある。バースト長レジスタは単一バーストで送られるワ
ードの数に設定される。後者では、大きな移動長を、シ
ステムを占有することなく最も効率的にシステムを利用
する複数ワード・バーストに分割して、単一のバースト
で全体の移動を終了させる。プログラマブルなので、最
適のバースト長が、特定のシステム構成用に経験的に決
定できる。この機能と互換性のあるアービトレーション
方式は、前述の米国特許出願第４７３０１４号に記載さ
れている。

【００２６】図３は、バースト長カウンタＢ０ないしＢ
Ｘ、細分化カウンタＴ０ないしＴ２、およびＤＭＡ移動
カウンタＭ０ないしＭＸを示す構成図である。Ｂ０、Ｔ
０およびＭ０レジスタは、カウンタの最下位ビットであ
る。ＢＸ、Ｔ２およびＭＸレジスタは、カウンタの最上
位ビットである。細分化時には、最高４ワードが連続す
るアドレスから移動される。したがって、新しいＤＭＡ
要求は、各細分化走査用に新しいアドレスをセット・ア
ップすることを要求される。データ・ワードを転送する
とき、カウンタは以前記載したように増分される。した
がって、バースト長カウンタ２０１は、バーストで転送
される残りの数のワードを含む。細分化カウンタ２０５
は、細分化する場合に現バス許諾中に転送される残りの
数のワードを含む。ＤＭＡ移動長カウンタ２０７は、移
動中のデータ・ワードの数を含む。

【００２７】現アクセスで移動されるデータ・ワードの
数は、未明で、複雑な変数の組合せである。たとえば、
カウンタ２０７の残りの移動長が４またはそれ以上であ
る場合、カウンタ２０１または細分化カウンタ２０５に
おいて残りのバースト長である１が制御下にある。変数
は、ＤＭＡ移動カウンタ２０７における１、２、３、ま
たは４以上の残りの移動値であり、０、１、２、３、ま
たは４以上の残りのバースト長であり、０、１、２、３
、または４の残りの細分化長である。

【００２８】図３では、移動カウンタの段２０７Ｃまた
はそれ以上が設定されるときはいつもＮＯＲゲート２１
１は低レベル出力信号を供給する。すなわち、ＮＯＲゲ
ート２１１からの低レベル信号は、移動カウンタ２０７
が４またはそれ以上、すなわち、３を超えた値を含むこ
とを示す。排他的ＮＯＲ（ＥＸＣＬＵＳＩＶＥ−ＮＯＲ
）ゲート２０９と、２つのＮＡＮＤゲート２１５及び２
１７とを有する論理ネットワークは、移動カウンタが３
以下の値を含むときに変数を変形させる。ＮＡＮＤゲー
ト２１７、Ｚ１’およびＮＡＮＤゲート２１５、Ｚ０’
からの出力信号は、以下のように２進カウントを供給す
る。Ｚ１＆Ｚ０は４以上を示し、Ｚ１＆Ｚ０’は３を示
す。Ｚ１’＆Ｚ０は２を示し、Ｚ１’＆Ｚ０’は１を示
す。

【００２９】ＯＲゲート２０３は、バースト長カウンタ
のより高次の段がゼロでない、すなわち、カウンタが４
またはそれ以上を含むことを示す信号を供給する。ＡＮ
Ｄゲート２２３Ａ−２２３Ｃの３組はカウンタの内容を
復号し、現ＤＭＡ転送中に２以上のワードしか移動のた
めに残ってないときはＮＯＲゲート２２１に信号を供給
する。したがって、ＮＯＲゲート２２１は、２以上のワ
ードが移動のために残っているとき活動状態（高レベル
）信号Ｚを供給する。

【００３０】１つまたは２つのワードが現ＤＭＡ動作で
転送される状態にあるとき、ＡＮＤゲート２２５Ａ−２
２５Ｃの他の３組の出力信号、ＮＡＮＤゲート２１７か
らのＺ１’出力信号、およびＡＮＤゲート２２３Ｃから
の出力信号は、ＮＯＲゲート２１９への入力信号となる
。３つまたはそれ以上のワードはＤＭＡ転送で移動され
る状態にあるときＮＯＲゲート２１９が活動化出力信号
Ｔを供給するように出力信号が反転される。

【００３１】ＺとＴ信号はバス・マスタ状態マシンに供
給され、上記のようにＰＢＨＯＬＤおよびＤＭＡＲＥＱ
信号を呼び出す。図４の表は、タイムアウト状態マシン
を示す。本実施例では、タイムアウト状態マシンは各バ
ス・マスタに接続される。図４の状態マシンは、図１の
それと同じように解釈される。新しい信号は事象Ｅ４（
ＰＢＤＲＥＱＸ）、Ｅ７（ＳＴＲＲＥＱ）およびＥ８（
ＳＴＲＲＥＱ２）である。

【００３２】ＰＢＤＲＥＱＸ信号は、バスへのアクセス
の要求があることを示す。そのことは、前述の米国特許
出願第４７３０１４号に詳述されている。ＳＴＲＲＥＱ
信号は、プロセッサ・バスを制御することにより記憶サ
イクルを要求するために使用される。ＳＴＲＲＥＱ２信
号は、前述の米国特許出願第５９１３５５号に記載して
あるようにプロセッサを中断することなバスにアクセス
し、他のＤＭＡデバイスと通信するよう使用されること
もある。

【００３３】ＭＹＤＭＡ信号は、監視中の信号が、タイ
ムアウト状態マシンに接続されたバス・マスタ状態マシ
ンから出力されたものであることを識別するために使用
される。カウント・ダウン・カウンタには、タイムアウ
ト（時間切れ）間隔を定める値がロードされている。そ
の値は４０ないし５０ミリ秒である。自由走行線形帰還
シフト・レジスタは、ＬＦＳＲクロックを使用するとき
に２ビット・カウンタとなるカウント・ダウン・カウン
タを減分するクロック信号を生成するために使用される
。カウンタがゼロになると、ゼロ検出回路は、それに関
連するバス・マスタ状態マシンをそのアイドル状態にリ
セットする信号を供給し、そのバスから信号を取り除く
。信号はエラー指示も設定し、バス・マスタ状態マシン
が故障したことを指示するために割り込みを発生させた
り同じような事象を起動する。

【００３４】カウント・ダウン・カウンタは、タイム・
アウト・カウンタを効果的に設定する動作Ａ７によりロ
ードさる。このカウンタは動作Ａ８により減分される。状態Ｂは、関連するバス・マスタからのＤＭＡＲＥＱ信
号が送られた時からＰＤＢＲＥＱＸ信号が生成される時
点までの時間を記録している。カウンタがゼロに減分さ
れる場合、ＤＭＡＲＥＱ信号がアービトレーションによ
り受信されなかったことを意味する。ＰＤＢＲＥＱＸ信
号が他のバス・マスタからのものであることは問題では
なく、ＤＭＡＲＥＱ信号への応答があったことを意味す
るのである。状態Ｃは、アクセス許諾からＳＴＲＲＥＱまたはＳＴＲ
ＲＥＱ２信号までの時間を記録する。これらの信号は、
アクセス許諾がＤＭＡバス・マスタにより使用されてい
ることを示す。状態Ｆは、バス・スレーブが関連するバス・マスタ信号
に応答するのにかけた時間を記録する。特に好ましい実
施例を参照して本発明を説明してきたが、当分野の技術
者には当然のことながら、請求項の精神と範囲から逸脱
しないかぎり形式と細部における変更と修正は可能であ
る。

【図面の簡単な説明】

【図１】バス・マスタ状態マシンの表形式表示を示す表
。

【図２】バス・マスタ状態マシンの表形式表示を示す表
。

【図３】ＤＭＡデータ転送で残っているワード数を判定
するＤＭＡマシンおよび回路のレジスタの論理構成図。

【図４】バス・マスタ状態マシンに接続して使用された
タイムアウト状態マシンの表形式表示を示す表。

【符号の説明】

Ｔ０．．．Ｔ２　　細分化カウンタ

Claims

【特許請求の範囲】

【請求項１】システム資源への他のアクセスのアービト
レーションを防ぐことにより前記システム資源へのアク
セスを継続させる信号を供給する手段と、残りの転送数
を判定する手段と、前記判定する手段に応答して、前記
供給する手段からの前記信号を阻止する手段と、を備え
ていることを特徴とするシステム資源を介してデータを
転送し、前記システム資源へのアクセスが、複数のシス
テム資源マスタからの要求信号に基づいてアービトレー
ションされたシステム資源マスタ装置。
【請求項２】前記残りの転送数は、実行する転送の総数
と連続して実行する転送の総数から判定されることを特
徴とする請求項１記載のシステム資源マスタ装置。
【請求項３】前記残りの転送数は、細分化に必要な走査
の数から判定されることを特徴とする請求項２記載のシ
ステム資源マスタ装置。
【請求項４】システム資源との通信に関わるステップを
制御する順序づけ手段と、前記順序づけ手段により制御
されたステップ間の遅延を調節するタイムアウト手段と
、所定の時間が連続するステップ間で経過すると前記順
序づけ手段をリセットする、前記タイムアウト手段に応
答する手段と、を備えていることを特徴とするシステム
資源と通信するシステム資源マスタ装置。
【請求項５】システム資源との通信に関連するステップ
を制御する順序づけ手段と、エラーが発生すると前記順
序づけ手段を阻止するエラー信号に応答する手段と、前
記順序づけ手段を阻止することにより前記エラー応答手
段を選択的に阻止する手段と、を備えていることを特徴
とするシステム資源と通信するするシステム資源マスタ
装置。