JPS6248259B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、データ処理システム、特に共通バス
に接続された装置相互内で非同期会話型のバス転
送を行なう場合の応答機能を含むデータ処理シス
テムに関する。

一般に、共通バスを含むデータ処理システムで
は、共通バスに少くとも１台のプロセツサと少く
とも１台以上のメモリ装置と、各種のデイスク装
置、磁気テープ装置、ラインプリンタ、カード・
リーダ等の入出力機器の制御を行なう入出力装置
が接続される。

これら装置の内の２台が、共通バスを介して行
う転送においては、転送の発生時刻、転送速度、
転送方式は、様々であり複雑である。

このようなデータ処理システムにおける非同期
会話型の転送は、バス長に対する制限が緩かなこ
と、転送速度転送方式に対する柔軟性があるため
近年多く使用される様になつてきている。

これらの共通バスに接続された装置がバス転送
を行う為には、各装置からのバス使用要求に対す
るバス使用権の割り当てに対しある一定の秩序が
必要である。

この一定の秩序を保つために優先順位回路とし
て多数の方式が使用されているが、その代表的な
ものにDaisy Chain方式がある。Daisy Chain方
式の優先順位決定方式の１つの特徴は、共通バス
に対する接続位置によつて優先順位が定まること
である。

共通バス上のある１つの装置と共通バスを介し
て情報転送を行う場合は、まずバス使用要求を発
生し優先順位回路が働き、他の上位装置がその時
バス使用要求を発生していなければ、バス使用要
求が優先順位決定回路に認められ、バス使用権を
得てバス転送を開始する。

共通バス上の２台の装置の間で行なわれる転送
には、(1)プロセツサとメモリ装置間の転送、(2)プ
ロセツサの入出力命令実行に伴う入出力制御部へ
の動作指示情報の転送、(3)入出力制御部とメモリ
の間におけるDMA（Direct Memory Access）
転送、(4)その他に割り込み情報の転送等が存在す
る。

非同期会話型の転送において、バス使用権を得
てバス転送を行う装置すなわち、マスタは転送中
表示信号をバスに送出する。これに応答して共通
バス上の装置であつて受け取り装置を指定する信
号にもとづいて情報を受け取る装置である事が判
明した装置すなわちスレーブは、自己装置がスレ
ーブであることを示す応答信号を発生する。もし
この応答信号が発生しなければ、転送中表示信号
は、無限の時間迄伸びて、他のバス転送が行えな
くなる。これを制御するために一般のデータ処理
システムにおいては、バス転送の監視タイマが存
在しており転送中表示信号が発生してからある一
定時間経ても応答信号が発生しない時は、指示さ
れたスレーブが存在しないものとして強制的に、
バス転送を打ち切り、終了させる。それゆえ、ス
レーブが存在する場合にはそのスレーブは応答信
号を、スレーブの状態（例えばビジー状態）の如
何にかかわらず必ず発生しなければならない。

マスタが、スレーブに転送を行う場合スレーブ
はその装置の状態に応じてマスタからの情報の転
送を受け付けられる場合と受け付けられない場合
が生じる。

例えばスレーブがメモリ装置であれば、それ以
前の時刻において受付けたメモリ要求に対するメ
モリ・サイクルが終了しておらず、あらたなメモ
リ要求を受け付けられない状態が存在する。同様
にスレーブが入出力制御装置のときにも以前の時
刻に指示された所定の動作が終了しておらず入出
力制御装置が現在使用中（ビジー）であり転送を
受け付けられない状態が存在する。

従来のデータ処理システムではスレーブが要求
を受付け可能であるか否かの状態の検出方法とし
ては、入出力制御装置がスレーブであれば、プロ
セツサは、入出力命令を使用して入出力制御装置
からの状態信号を読み取り、装置の使用状態を始
めとして各種の状態をプロセツサ内に読み込み、
ソフトウエアにより次の情報の転送を行えるか否
かの受付可否の判定をする方法が用いられてい
る。この状態信号の読取方法は、入出力制御装置
の全ての状態を知ることができるが、通常は装置
の使用状態のみを知ることだけで十分な場合が多
く、不要な残余の状態信号の読みとり、判断の為
に数ステツプの命令を使用しなければならない。
さらにスレーブのビジ―期間が長い場合は、状態
信号の読み取り判断を繰り返えし行なわねばなら
ず、バス転送動作を繰り返えし行なう必要が生じ
る。

このため、従来のデータ処理システムは、バ
ス・トラフイツクが増大し、ひいてはシステムの
スループツト向上に対する負の要因となり、バス
の転送回数が増大する。

また、メモリ装置にあつては、通常メモリ・ア
ドレスだけでその装置を識別されREAD／WRI―
TE動作を行うのが基本でありステータス情報の
読み取りができない。

また、データ・レデイ信号、データ・エラーな
どによる転送拒否を通知してくるのみであるた
め、装置状態を適確に把握できない。

マスタが他の装置へ情報転送を行う場合、スレ
ーブは、その装置の状態に応じてマスタからの転
送を受け付けられる場合と受け付けられない場合
が存在することは、前に述べた。

スレーブがマスタからの転送を受け付けられな
い場合としては、装置がそれ以前の時刻に受け付
けた要求動作を終了しておらず、その装置が使用
中である場合（ビジー）が最も多く起こり得る状
態である。

装置ビジーの状態には、装置により様々な状態
が存在する。これらを整理する一つの方法として
ビジー期間の長短によつて区別することができ
る。

例えばメモリ装置であれば、メモリ装置のビジ
ー期間となるサイクル・タイムは、通常１μ秒以
下であり短時間の内にビジー状態は解除される。
この様な短時間のビジーであれば、マスタは繰り
辺して転送の可否を試みて受け付けられるまで再
試行を行なう。これに対して磁気テープ装置のテ
ープ・リワインド時の様にビジー状態が解け新規
の要求を受付けられる様になるまでに、ミリ秒又
は秒単位の時間を要する場合もある。

これらのビジー期間の大きく異なるものをただ
一つの装置ビジー状態としてマスタが同一の取扱
いをすることは、システムの処理能力向上のうえ
で問題がある。

また、マルチプロセツサ構成の場合には、ある
装置をある一定期間他の装置からのアクセスを禁
止する状態が存在する。通常これはロツク機能と
呼ばれている。ロツクされる装置としては、通常
メモリ装置が用いられることが多く、メモリ装置
も通常のREAD／WRITE動作の他にその装置状
態に関してある種の論理機能を有する構成を必要
とする。

それゆえ、従来のデータ処理システムでは状態
信号の読取りの指示と応答に１回情報転送の送出
とその応答のために１回合計２回のバス転送とプ
ロセツサにおける状態情報の読取応答に対する処
理に１回、情報転送の送出応答に対する処理に１
回の合計２回の処理が必要である。

このように、従来のデータ処理システムはバ
ス・トラフイツクが増大し、ひいてはシステムの
スループツト向上に対する負の要因となり、バス
の転送回数が削減できないという欠点がある。

また、メモリ装置にあたつては、通常メモリ・
アドレスだけでその装置を識別されREAD／
WRITE動作を行うのが基本でありステータス情
報の読み取りができないという欠点がある。

また、データ・レデイ信号、データ・エラーな
どによる転送拒否を通知してくるのみであるた
め、装置状態を適確に把握できないという欠点が
ある。

以上のように従来のデータ処理システムは、状
態信号読取サイクルを必要とするという欠点があ
つた。さらに状態信号はそれぞれ対応する信号線
を用いており共通バスの信号線を多数必要とする
という欠点もあつた。

本発明の目的は、バスサイクルを削減するとと
もに装置の状態信号を送受する共通バスの信号線
を削減したデータ処理システムを提供することに
ある。

本発明のデータ処理システムは共通バスに接続
された複数の装置のそれぞれに応答回路と解読回
路とを含み、前記応答回路は前記装置のうちマス
タが前記共通バスにスレーブ装置を選択する情報
を送出したことを示す転送中表示信号に応答し
て、当該装置がスレーブである場合は前記転送中
表示信号対する応答信号を出力するとともにマス
タの転送要求を受け付けたかおよびいかなる状態
で受け付けなかつたかの拒絶理由を表示する状態
信号をエンコーダにより符号化したのち共通バス
のデータ信号線とは異なる状態表示信号線に供給
するための第１の論理回路を有し、前記マスタ中
の前記解読回路は、前記応答信号および前記状態
信号を前記共通バスから受信してデコーダにより
復号化したのち解読するための第２の論理回路を
有して構成される。

次に本発明について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示すシステムブロ
ツク図で、プロセツサCPUや、入出力制御装置
IOCおよび、メモリ装置MEMなどの複数の装置
が共通バス３に共通に接続されている。これらの
複数の装置にはそれぞれ応答回路１および状態信
号解読回路２を含んでいる。第２図は第１図に示
す実施例の動作を説明するためのタイムチヤート
である。

いま、プロセツサCPUがマスタで入出力制御
IOCがスレーブであるとすると、マスタであるプ
ロセツサCPUから転送中表示信号BSOPRO−が
共通バス３に出力される。この転送中表示信号
BSOPRO−は共通バス３に接続された複数の装
置のそれぞれの応答回路１に供給される。この転
送中表示信号BSOPRO−を応答回路１が放出す
ると、この転送中表示信号BSOPRO−が一定時
間遅延されて得られるストロープ信号BSDTST
＋を発生する。

ここでスレーブでない装置の応答回路１は、別
途共通バス３に供給されている装置指定信号が自
装置でないため、何の応答もしない。しかし、ス
レーブである装置の応答回路１は前述の装置指定
信号が自装置であるため、前述のストローブ信号
BSDTST＋が発生したときに応答信号BSA―
CKR−、並びに状態信号BSWAIT−、Ｂ―
SNAKR−を状態に応じて発生する。

第３図は第１図に示す応答回路１の詳細な１例
である。比較回路ADCMPは、転送をしようとし
ている装置すなわち、マスタが共通バスに送り出
した装置指定信号によつて自己装置が指定されて
いるか否かを示す出力信号MYMDAD−を出力す
る。この出力信号MYMDAD−が０状態（電気的
にはLOWレベル）のとき自己装置が受け取り装
置すなわちスレーブであることを示す。フリツ
プ・フロツプ３４および３５−１，３５−２，３
５−３，３５−４は、装置が使用中であるか否か
の状態を示す。フリツプフロツプ３４と３５−
１，３５−２の違いは、フリツプフロツプ３４が
１μ〜数μ秒の装置ビジーすなわち短ビジーを意
味するのに対しフリツプフロツプ３５−１，３５
−２はミリ秒および数百ミリ秒ないし秒の長時間
の装置ビジー状態が続くことすなわち、中ビジ
ー、および長ビジーを意味する。フリツプフロツ
プ３５−３は、当該装置がロツクされていること
を、また、フリツプフロツプ３５−４は、何らか
の理由で当該装置が異常をきたしていることを意
味する。

NANDゲート３２は、当該装置がマスタからス
レーブとして指定されている時会話型転送の応答
信号BSACKR−を発生させる為に使用される。

エンコーダENCは、装置状態を２進符号化す
る回路で前述の出力信号MYMDAD−によつて活
性化される。出力信号MYMDAD＋および、エン
コーダENCから出力される２進符号化された装
置の状態信号BSYENC０＋，BSYEN―Ｃ１＋，
BSYENC２＋は、マスタから送られてくる転送
中表示信号BSOPRO−からある一定の遅延時間
を遅延回路DTによつて与えられたストローブ信
号BSDTST＋によつてＤ型フリツプフロツプ３
１−１，３２−２，３１−３，３１−４にセツト
されバス・インターフエース・ゲートである
NANDゲート３０−１，３０−２，３０−３，３
０−４により状態信号BSNKR―Ｏ−，BSNKR１
−，BSNKR２−として出力される。

スレーブの装置状態を示す３ビツトの状態信号
BSNKR０−，BSNKR１−，BSNKR２−は、会
話型転送の応答信号BSACKR−の内部信号であ
る出力信号MYACKR＋によつてゲートされて共
通バス３へ出力され、バス・タイミングは、第２
図に示すようになる。

第４図は、上述の３ビツトの状態信号BSNK―
Ｒ０−，BSNKR１−，BSNKR２−と装置状態と
の関係を示している。状態信号BSNK―Ｒ０−〜
BSNKR２−は、“０”の時論理状態“真”を表わ
している。これらの状態信号が（１，１，１）の
場合は、スレーブがビジーでなく、マスタからの
転送を受け付けたことを意味している。状態信号
が（110）の場合は、スレーブは、ビジーではあ
るが比較的短時間の内にこのビジーは、解除され
るのでマスタは、待期することを要請している。
待期要請を受け取つたマスタは、繰り返えして転
送を試み状態信号が（110）以外となるまで続け
られる。なおこの状態では、マスタにおいては、
ソフトウエアへの連絡等は、行なわれない。状態
信号が（101）および（100）のときは、比較的長
時間のビジーをまた、状態信号が（011）のとき
は、装置がロツクされていることを意味する。こ
れらの状態信号をマスタが受け取つたとき、マス
タの動作は、マスタが何であるかによつて異な
る。マスタがプロセツサCPUであれば、この状
態信号は、例えばステータス・レジスタにセツト
されて、ソフトウエアに連絡され以後の処理は、
ソフトウエアに応じて行なわれる。

また、マスタが入出力制御装置IOCであれば、
転送を拒否された場合無意味に再転送を試みてバ
ス・トラフイツクを増大させることなく一定時間
他の処理を行なうなどして転送を控えた後、再転
送を試みる等の処置がとられる。状態信号が
（001）のときは、スレーブが何らかの装置異常を
きたしているために転送を拒否せざるを得ない状
態を示しており、また状態信号が（000）のとき
は、特別な意味を有し、装置指定信号でマスタが
指定した装置がスレーブとして存在しないことを
意味しソフト又はハードのエラーであることを示
す。この応答信号（000）は、例えばプロセツサ
CPUに設けられたバス転送監視タイマより発生
される。この時のマスタの動作は、マスタがプロ
セツサCPUの場合であれば、トラツプ等の手段
でソフトウエアに連絡される。マスタが入出力制
御装置IOCであれば、例えばこの状態信号をステ
ータス・レジスタにセツトし転送を中断する。

第５図は、スレーブからの応答信号を解読する
解読回路の一実施例で、マスタとなつた装置の解
読回路２のみが動作する。マスタが応答信号BS
―ACKR−を受信すると、マスタ中のデコーダ
DECが活性化され、３ビツトの状態信号BSN―
KR０−，BSNKR１−，BSNKR２−を解読し、
マスタは上述したようなマスタ動作を実行する。

上述の実施例では装置状態が３ビツトで表わし
うる場合について説明したがシステムに必要な状
態数により適宜、適当なビツト数を設定すれば良
い。

また、複数個の状態が同時に発生しうる場合に
は、適当な優先順置を設定しても良い。

なおエンコーダ、デコーダはMSIとして広く普
及しており簡単な構成でスレーブの状態をマスタ
は適確に把握することができる。

また、状態信号は２進符号化されているので共
通バスの信号線の増加は最小限におさえることが
できる。

本発明のデータ処理システムは状態信号読取サ
イクルと情報転送サイクルの２サイクルのバスサ
イクルを使用する代りに情報転送状態信号読取サ
イクルの１サイクルのバスサイクルを使用するこ
とによりバスサイクル数を削減し、バスサイクル
を有効利用できるとともに、エンコーダおよびデ
コーダを追加して状態信号を符号化復号化するこ
とにより共通バスの信号線数を削減できるという
効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すシステム・
ブロツク図、第２図は、第１図に示す実施例の動
作を説明するタイムチヤート、第３図は第１図に
示す応答回路の１例を示す回路図、第４図は、第
３図に示す状態信号と装置状態の関係を説明する
説明図、第５図は第１図に示す解読回路の１例を
示す回路図である。 CPU…プロセツサ、IOC…入出力制御装置、
MEM…メモリ装置、１…応答回路、２…解読回
路、３…共通バス、ENC…エンコーダ、ADCMP
…比較回路、DT…遅延回路、DEC…デコーダ、
３０−１，３０−２，３０−３，３０−４，３
２，５１，５２−１，５２−２，５２−３，５２
−４…NANDゲート、３１−１，３１−２，３１
−３，１−４…Ｄ型フリツプフロツプ、３４，３
５−１，３５−２，３５−３，３５−４…フリツ
プフロツプ、BSOPR０−…転送中表示信号、
BSD―TST＋…ストローブ信号、BSACKR−…
応答信号、BSNKR０−，BSNKR１−，BSNKR
２−…状態信号。

Claims (1)

1. 【特許請求の範囲】 １ 共通バスに接続された複数の装置を有するデ
   ータ処理システムにおいて、前記複数の装置はそ
   れぞれ、 バス使用権を獲得した他の前記装置から前記共
   通バス上に送出される指定情報が自装置を指定し
   ているとき応答情報を前記共通バス上に送出する
   応答情報送出手段と、 前記応答情報の送出時から処理要求を受け付け
   られるようになるまでの時間を示す状態情報を前
   記共通バス上に送出する状態情報送出手段とを備
   え、 前記バス使用権を獲得した他の装置は前記状態
   情報に応答して要求が受け付られるまで前記処理
   要求を繰り返し送出するかまたは前記バス使用権
   を放棄するかを選択することを特徴とするデータ
   処理システム。