JPH0423041A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、データ処理装置に関し、特に、そのパイプラ
イン処理の制御技術に関するものである。

［従来の技術〕 高性能データ処理装置では、命令をパイプライン方式で
処理することが一般的であるが、この場合、パイプライ
ンを楕成する各要素の処理時間が、常に一定であれば、
パイプラインの制御は単純である。

しかし、命令の処理をパイプラインで行う場合、命令の
取り出し待ち・オペランドの取り出し待ち・先行命令に
よる結果の格納持ち等の各種ケースが発生し、各要素の
処理時間を常に一定にすることは不可能である。

そこで、このような場合のために、特殊な制御を備える
必要がある。

このようなパイプラインの制御の第１の従来技術技術と
しては、特開昭５８−１９５９６４号公報に記載されて
いる。各要素毎に独立した制御ステージを持ち、各要素
間で要求一応答形式のインターフェースを備え、さらに
要求を一時的にキューイングする技術が知られている。

また、第２の従来技術としては、特願昭６２−１９６７
３０号公報に記載されている、要素間にキューを持たず
、命令制御ステージを実行制御ステージに同期させて処
理をする技術が知られている。

［発明が解決しようとする課題］ しかし、前記、第１の従来技術によれば、要求一応答イ
ンターフェースが複雑となり、またキューイングするた
めのバッファ等の物量が多くなる、という問題がある。

また、このキューイングの効果が現われるのは、後段の
要素の処理時間が何らかの理由で延びて要求がキューイ
ングされ、次に後段の要求が短時間で処理され始め、そ
の間に前段の要素の処理時間の延びが発生した場合であ
る。

このように都合良く処理時間の延びが発生するケースは
少なく、多くの場合ボトルネック（特定の要素の処理だ
けが延びてしまい、そこのキューが満杯になってしまう
）が発生するため、物量を費やした割には効果が小さい
。

すなわち、近年データ処理装置は超高速の論理ＬＳＩを
使用して作成されるため、物量が増大すると、回路全体
の空間的法がりが大きくなり、その伝搬遅延時間が問題
となる。そのため、性能向上の効果が小さい割に物量の
多い技術は、採用しにくい、という問題がある。

また、前記、第２の従来技術によれば、比較的少ない物
量でパイプラインを構成できる、という特長はあるが命
令制御ステージと実行制御ステージの両方が必要であり
、被制御部は両者の制御を受けるので、制御が複雑にな
る、という問題がある。

また、このような複雑な制御は実現する上で、伝搬遅延
時間の遅れが問題となりやすい、また、制御ステージの
停止信号を２箇所へ分配する必要があることは、データ
処理装置のマシンサイクルを高速化する上で問題となる
場合がある。

そこで、本発明は、単純な制御により、高速なパイプラ
インの制御を少ない物量で実現することができるデータ
処理装置を提供することを目的とする。

［課題を解決するための手段］ 前記目的達成のために、本発明は、パイプライン処理を
行うデータ処理装置であって、命令処理において、計算
処理や命令実行結果格納等の命令実行期間の処理ステー
ジにおける待ち要因の発生を検出する手段と、命令フェ
ッチや命令デコードやオペランドフェッチ等の命令準備
期間の処理ステージにおける待ち要因の発生を検出する
手段と、命令実行期間の処理ステージで待ち要因が発生
した場合に、該命令実行ステージを含む命令処理および
後続する命令処理の進行を停止する手段と、命令準備期
間の処理ステージで待ち要因が発生した場合に、該命令
の処理ステージの進行を抑止する手段とを有することを
特徴とするデータ処理装置を提供する。

［作　用］ 本発明に係るデータ処理装置によれば、命令実行期間の
処理ステージで待ち要因が発生した場合には、該命令実
行ステージを含む命令処理および後続する命令処理の進
行を停止するため、前記キューをもうける必要がない。

一方、命令準備期間の処理ステージで待ち要因が発生し
た場合には、該命令の処理ステージの進行を抑止するた
め、先行命令の実行は停止されない。

［実施例］ 以下、本発明の一実施例を説明する。

第１図に、本発明に係るデータ処理装置のパイプライン
制御部の構成を示す。

図示するように、パイプライン制御部は、命令制御部１
０、マイクロプログラム実行制御部２ｏ、メモリアクセ
ス制御部３０．動作制御部４０、先行命令完了待ち制御
部５０から構成される。

説明の便宜上、命令は、３サイクルの準備期間とそれに
続く複数サイクルの実行期間（その長さは命令により異
なり、マイクロプログラムにより制御される）により実
行されるものとし、準備期間は、命令フェッチ、命令デ
コード、オペランドフェッチの３サイクルよりなるもの
とする。

命令制御部１０からは、現在３サイクルの準備期間の中
のどのサイクルを実行中であるかを示す３つの制御信号
５ＴＧＤＩＯＩ、５ＴＧＡ１０２．５ＴＧＥ１０３出力
される。

マイクロプログラム実行制御部２ｏがらは、命令の実行
終了を示す制御信号ＥＯＰ２０４、後続命令を開始して
も良いことを示す制御信号５ＴＡＲＴＮＴ２０２、メモ
リアクセスを起動する制御信号ＭＲＥＱ２０３、および
、その他の多数の制御信号が出力される。

メモリアクセス制御部３ｏは、制御信号ＭＲＥＱ２０３
の指示により、メモリをアクセスし、図示されていない
データレジスタへメモリ読み出しデータを格納する。

また、このとき、要求されたデータが何らかの理由で直
ちに得ることができない場合、他の部分の実行を待たせ
るために、制御信号 ＭＷＡ　Ｉ　Ｔ　３０１をデータが得られるまでＩＩ　
Ｉ　ＩＩにする。

動作制御部４０は、制御信号ＭＷＡＩＴ３０１と、その
他の停止要因信号と、上位機能部よりの指示等によりセ
ットリセ、トさ九るフリップフロップ４１０の出力の全
ての否定のＡＮＤを取った信号を動作制御信号４０１と
して出力する。

先行命令完了待制御部５０は、先行命令による結果の格
納の完了待ちを行なう必要があるがどうかを検査し、結
果格納完了待ち信号１１２を出力する。

以下、まず、待ち状態が生じない場合における命令処理
の動作を説明する。

フリップフロップ４１０がセットされると、動作が開始
され準備期間における１サイクル目であることを示す制
御信号５ＴＧＤＩＯＩがＩｔ　Ｉ　ＩＩとなる。

この制御信号により命令取り出しが開始され、それが完
了すると、命令取り出し完了待ち信号１１１が４１０”
となる。

それにより、制御信号５ＴＧＤ　　１０１がＩＩ　ＯＩ
Ｔにされ、準備期間の２サイクル目であることを示す制
御信号５ＴＧＡ１０２がｔＬ　Ｉ　ＩＩとなる。

この制御信号により、Ｌ轟−あ５０は、マイクロプログ
ラム実行制御部２０の制御信号２０５を参照して、先行
命令による結果の格納の完了待ちを行なう必要があるか
どうかを検査し、待つ必要がなければ結果格納完了待ち
信号１１２をＬｒ　ＯＩＩとする。

それにより、制御信号５ＴＧＡ１０２がｔｒ　Ｏ＊＋に
さお、準備期間の３サイクル目であることを示す制御信
号５ＴＧＬ１０３がｕ　１　ｕとなる。

この制御信号によりオペランドの取り込みが行なわれる
。

オペランドの取り出しが完了すると、オペランド取り出
し完了待ち信号１１３がＩＩ　ＯＩＩとなり。

それにより制御信号５ＴＧＬ１０３がＮ　ＯＩＩにされ
、命令の準備期間が終了したことを示す。それと同時に
実行開始制御信号１０４が′１″にされ、マイクロプロ
グラム実行制御部２０に送られる。

この信号によりマイクロプログラム実行制御部において
、次のマイクロプログラムの実行が開始され、実行期間
であることを示す制御信号５ＴＧＥ２０１が′１″″と
なる。

制御信号５ＴＧＥ２０１が１１１　ＩＩになると、マイ
クロプログラム実行制御部２０から送出されている多く
の実行制御信号が有効となり、命令の実行が開始される
。

もし、命令の実行中にオペランドアクセスが必要になれ
ば、メモリアクセス要求信号２０３がメモリアクセス制
御部３０へ送出される。

メモリアクセス制御部２０ではメモリアクセス動作を行
なうが、待ち状態が発生する時は、動作待ち制御信号＠
５０１をＬＬ　Ｉ　ＩＩにすることで、動作制御部４０
に通知する。

一方、命令の実行の終了が近づき１次の命令の準備を開
始しても良い時期に、マイクロプログラム実行制御部２
０は１次命令開始信号２０２をＩＩ　Ｉ　ＩＩにする。

これにより命令制御部１０の制御信号５ＴＧＤ］、０１
が１１１　ＩＩになり、次の命令の準備期間が開始され
る。

このとき、命令の準備期間が開始されても、前命令の実
行期間継続するため、準備期間と実行期間が重なってい
るパイプライン動作が行なわれる。

命令の実行が完全に終了すると、マイクロプロダラム制
御２０は、命令終了信号２０４をＩＩ　Ｌ　ｊＪにする
。これにより、実行期間であることを示す制御信号５Ｔ
ＧＥ２０１が１１０″′にされ、全ての実行制御信号が
′０″となる。

ここで、参考として、命令が２個連続して実行される場
合の、通常動作における各制御信号のタイミングを第２
図に示す。

次に、命令の準備期間中に待ち状態が発生する場合、特
に先行命令の結果の格納完了待ちが発生する場合の動作
について説明する。

第３図に、命令が、２個連続して実行され、後続の命令
で先行命令の結果の完了待ちが発生している場合の各制
御信号のタイミングを示す。

後続の命令で先行命令の結果の完了待ちが発生している
場合とは、後続命令がオペランドとして先行命令の実行
結果を使用する場合に、その結果が得られてからオペラ
ンドとして取り出す必要がある場合である。

このような状況は、前述したように、先行命令完了待ち
制御部５０により準備期間の第２サイクルで検出され、
先行命令の結果の格納完了待ち信号１１２が“１″にな
ることにより命令制御部１０に通知される。

命令瀬御部１０においては、この信号により、通常は１
サイクルで終了する命令の準備期間の第２サイクル目が
２サイクル持続し、後続の命令のオペランド読み出しが
遅らされ、後続の命令は先行命令の結果の格納が完了し
た後にオペラン１〜の取り出しが許可される。

なお、この待ち状態は、後続の命令の準備期間でしか発
生せず、先行命令の実行は遅滞なく行なわれるため、デ
ッドロック等は発生せず、必ず完了することになる。

次に、命令実行期間中に待ち状態が発生する場合につい
て説明する。

第４図は先行する命令の実行期間中に、オペランドアク
セス待ちが発生した場合のタイムチャートである。

実行期間の第２サイクル目で、メモリアクセス要求信号
２０３がＩＩ　Ｉ　ＩＩになり、その結果とじて動作待
ち制御信号３０１がｕ　１　ｎになる。動作待ち制御信
号３０１がＬＬ　Ｉ　ＩＩになると、動作制御部４０の
出力信号である動作制御信号４０１が１１０　Ｔ７とな
り、マイクロプログラム実行制御部２０の動作が停止す
る。

同時に命令制御部１０も停止し、状態の遷移が行なわれ
なくなる。これにより、実行している先行命令が停止す
ると、後続の＄備期間中の命令も停止するため、パイプ
ラインの要素間にキューが存在しなくても、処理が進ま
ないのでデータが保持され、誤動作することはない。

次に、第５図に本実施例に係るデータ処理装置の構成の
概略を示す。

図中、６０はメモリ、７０はパイプラインを実行する演
算機であり、８０が第１図に示したパイプライン制御部
である。

なお、以上の実施例では９次命令開始信号を実行期間中
にしか発行しないこととしたが、これは準備期間中に発
行し、命令処理のピッチを小さくし、性能を向上するよ
うにしても良い。

このようにした場合でも、本実施例によれば、以上の説
明と何ら異なること無く、パイプライン処理に待ちが発
生した場合においても正しく処理を行うことができる。

また、前記実施例では、同時に一命令だけを実行するデ
ータ処理装置を例にとり説明したが、演田器を複数備え
た場合は、同時に複数命令の実行を制御することも可能
である。

この場合は、複数の動作制御部を備え、その全ての動作
制御信号のＡＮＤを取ったもので、命令制御部を動作さ
せようにすれば同様に実現できる。

以上のように、本実施例によれば、パイプライン各要素
間にキューを備えなくても、待ち状態が発生するパイプ
ライン処理を制御することができるため、物量を少なく
でき、また、パイプライン各要素間での要求・応答イン
ターフェースが存在しないため、制御を簡単に行うこと
ができる。

［発明の効果コ 以上のように、本発明によれば、単純な制御により、高
速なパイプラインの制御を少ない物量で実現することが
できるデータ処理装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータ処理装置のパイ
プライン制御部の構成を示すブロック図。 第２図はパイプライン制御部の通常時の動作を示すタイ
ムチャート、第３図はパイプライン制御部の命令の準備
期間に待ち状態が発生した場合の動作を示すタイムチャ
ート、第４図はパイプライン制御部の命令の実行期間に
待ち状態が発生した場合の動作を示すタイムチャート、
第５図はデータ処理装置の概略構成を示すブロック図で
ある。 １０・・・命令制御部、２０・・・マイクロプログラム
実行制御部、３０・・・メモリアクセス制御部５４０・
動作制御部、５０・・・先行命令完了待ち制御部。 ６０・・・メモリ、７０・・・演算器、８０・・・パイ
プライン制御部。 出願人　株式会社　日　立　製　作　所代理人　弁理士
　　富　１）利子 第 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、パイプライン処理を行うデータ処理装置であつて、 命令処理において、命令実行期間の処理ステージにおけ
   る待ち要因の発生を検出する手段と、命令準備期間の処
   理ステージにおける待ち要因の発生を検出する手段と、
   命令実行期間の処理ステージで待ち要因が発生した場合
   に、該命令実行ステージを含む命令処理および後続する
   命令処理の進行を停止する手段と、命令準備期間の処理
   ステージで待ち要因が発生した場合に、該命令の処理ス
   テージの進行を抑止する手段とを有することを特徴とす
   るデータ処理装置。